JPH021694A

JPH021694A - 光電変換装置

Info

Publication number: JPH021694A
Application number: JP63017294A
Authority: JP
Inventors: Junichi Nishizawa; 潤一西澤; Naoshige Tamamushi; 玉蟲　尚茂; Hideo Maeda; 秀雄前田
Original assignee: Nikon Corp; Semiconductor Research Foundation
Current assignee: Nikon Corp; Semiconductor Research Foundation
Priority date: 1988-01-29
Filing date: 1988-01-29
Publication date: 1990-01-05
Also published as: US4952996A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、新規な横接合型の静電誘導トランジスタ又は
パンチングスルーバイポーラトランジスタからなる光電
変換装置に関する。この種の光電変換装置は、特に固体
撮像装置に有用である。

〔従来の技術〕

従来、静電誘導トランジスタ（以下、ＳＩＴという）か
らなる光電変換装置には、縦型構造のもの（特開昭５５
−１５２２９号参照）と横接合型構造のもの（特開昭５
９−１０８４６１号参照）がある。

横接合型ＳＩＴは、縦型構造のものに比べ、蓄積ゲート
の拡散深さが浅くてよいため、■制御が容易で、そのた
め素子特性（特に電流−電圧特性）が個々のＳ１７間で
ばらつくことがないはか、■微細化できるという利点が
ある。

従来の横接合型ＳＩＴの構造を第２図に示す。第２図（
ａ）は概略平面図であり、同図（ｂ）は概略斜視図であ
る。

ｎ型基板２１上にｐ゛埋込ゲート領域２５が形成され、
その上にｎ−チャンネル領域２２が設けられており、そ
の領域２２の表面層にｎ゛ソース領域２３及びｎｏ　ド
レイン領域２４と、それらの間にｐ°表面ゲーｔ４Ｉ域
２６があり、両ゲート領域２５．２６の間を複数個の格
子ゲート領域２７が橋渡ししている。

格子ゲー＋領域２７相互の間隔をＷとすると、ドレイン
電流は、間隔Ｗに位置するｎ−チャンネル領域２２中を
流れ、その際、電流はゲート領域２５．２６．２７に蓄
積された光電荷量に応じて変化するゲート電位によって
制御される。

尚、２８は、光電変換装置１個を１画素として画素と画
素を分離する分Ｒ領域である。

ｐ°表面ゲート領域２６の上には、酸化膜２９を介して
ゲート電極３０があり、ＭＯ３構造のゲートキャパシタ
ｃＧ３１を構成している。これは、リセットその他の場
合に必要なもので、単一画素の場合には不要である。分
離領域も同様である。

〔発明が解決しようとする問題点〕

しかしながら、従来の横接合型ＳＩＴには、次のような
問題点があった。

（１）ｐ”埋込ゲート領域２５や格子ゲート領域２７の
形成などに複雑な製造工程を必要とする。

（２）　ＳＩＴの特性は、格子ゲート領域２７の間隔Ｗ
によって大きく左右されるが、従来のＳＩＴでは、格子
ゲート領域２７は埋込ゲート領域２５に至るまで深く拡
散されていなければならないので、どうしても拡散の制
御が難しく、そのため格子間隔Ｗのばらつきが多い、そ
の結果、光電変換装置の素子特性（特に電流−電圧特性
）が個々にばらつき、安定しない。

（３）深い位置にある埋込ゲート領域２５や深く拡散し
た格子デー１４Ｊ域２７が必要なため、光電変換装置を
微細化することが困難である。

本発明の目的は、このような問題点を解決し、（１）複
雑な製造工程を必要とせず、（２）深い拡散が不要で、
そのため「製造工程のばらつき」によるＳＩＴの特性の
ばらつきがなく、（３）微細化の容易な横接合型ＳＩＴ
又はパンチングスルーバイポーラトランジスタからなる
光電変換装置を提供することにある。

〔問題点を解決するための手段〕

本発明は、低濃度の不純物を含有する半導体基板１１と
、該基板１１上に形成された基板と反対又は同一導電型
の低不純物濃度のチャンネル領域１２と、該領域の一部
にそれぞれ設けられた基板と反対導電型の高不純物濃度
のソース領域Ｉ３及びドレイン領域１５と、該ソース領
域１３又はドレイン領域１５のいずれか一方を取り囲む
ように形成された基板と同一導電型の蓄積ゲート領域１
４であって、前記ソース領域１３とドレイン領域１５に
よって挟まれた部分の一部に切り欠き部を有するＭ積ゲ
ート領域１４とからなり、前記蓄積ゲート領域１４に取
り囲まれたソース領域１３又はドレイン領域１５のいず
れか一方から、前記切り欠き部に位置するチャンネル領
域１２を通って、他方へと、ソース又はドレイン電流が
、基板１１平面にほぼ平行に流れ、該ソース又はドレイ
ン電流は、蓄積ゲート領域１４に蓄積された光電荷量に
応じて変化する蓄積ゲート電位によって制御されること
を特徴とする光電変換装置を提供する。

〔作用〕

ここでは、ｐ基板を例にして第１図を引用して本発明の
光電変換装置（ＳＩＴ又はパンチングスルーバイポーラ
トランジスタ）の作用を説明する。

第１図（ａ）はＳＩＴ又はパンチングスルーバイポーラ
トランジスタの概略平面図であり、同図（ｂ）は概略斜
視図である。

ｐ基板１１上にはｎ−又はｐ−チャンネル領域１２があ
り、該領域１２の表面層の一部に形成されたｎ゛ソース
領域１３を取り囲むようにｐ°蓄積ゲート領域１４があ
る。蓄積ゲート領域１４の一部に間隔Ｗの切り欠き部が
あり、この切り欠き部の外側にｎｏ　ドレイン領域１５
がある。

ゲートキャパシタＣ９１６は、リセットその他の場合に
だけ必要なもので、酸化膜その他の絶縁膜１７を介して
蓄積ゲーＤＩ域璽４の上の一部に形成されている。

チャンネル領域１２の全面に入射した光は、そこで光電
変換されて、その結果生じた光電荷は、蓄積ゲート領域
１４に蓄積され、該領域Ｉ４の電位の変化ΔＶ、＝ΔＱ
／Ｃとなる。ここで、ΔＱは蓄積された電荷量で、Ｃは
蓄積ゲート領域の容量である。

この蓄積ゲート領域菖４の電位変化に従って、ドレイン
電流゛１□が、ＳＩＴの■。、−ｖ。特性に従い増幅さ
れ、ｐ′蓄積ゲート領域１４の間隔Ｗに位置するｎ−又
はｐ−チャンネル領域菖２中を矢印のように流れる。

ここで、チャンネル領域１２が基板１１と反対導電型の
低不純物濃度となっているものをＳＩＴと称し、同一導
電型の低不純物濃度となっているものをパンチングスル
ーバイポーラトランジスタと称する。

パンチングスルーバイポーラトランジスタは、チャンネ
ルのポテンシャルが容量結合的にゲート電圧により制御
され、ＳＩＴ特性を示す。そこで、これ以下の説明では
、ＳＩＴとパンチングスルーバイポーラトランジスタを
合わせてＳＩＴと呼ぶことにする。

従って、本発明のＳＩＴ特性は、蓄積ゲート領域１４の
ゲート間隔Ｗと、ゲート長し、ゲート拡散深さなどによ
り決定される。

尚、第１図では、ソース領域１３を取り囲むように蓄積
ゲート領域曹４を設けたが、これとは逆にドレイン領域
１５を蓄積ゲート領域１４で取り囲んでもよい。

以下、実施例により本発明を具体的に説明するが、本発
明はこれに限定されるものではない。

〔実施例１〕第３図（ａ）は、固体撮像装置に使用した本実施例にか
かる１個の光電変ｔ’Ａ装置の概略平面図であり、同図
（ｂ）は概略斜視図である。

これは、光電変換装置を固体撮像装置に応用した例であ
り、光電変換装置（ＳＩＴ　）それ自体は、第１図のも
のと全く同一のものであるので、説明を省く。

ＳＩＴは分離領域３２により１個の画素として分離され
ている。分離領域３２は、誘電体による分離やＰＮ接合
分離などが用いられる。

第３図（ｃ）は、この固体撮像装置の全体的回路の一例
を示すもので、５ＩＴＷＪ素３０１−Ｉｆ〜ｍｎのソー
スには列ライン３０２が接続し、続出し選択回路３０７
を経てビデオライン３１１に接続される。読出し選択回
路３０７は、水平走査回路３０６により走査される０列
ライン３０２の他の一端には、列ラインリセット回路３
０８が接続される。一方、ＳＩ？画素３０１のドレイン
は、第１の行ライン３０４に接続され、行選択回路３１
２を経て、電源電圧ｖ０が印加される。第１の行ライン
３０４の他端には、列ラインリセット回路３１０が接続
される。

行選択回路３１２とＳＩＴ画素３０１のゲートに接続さ
れた第２の列ライン３０３は、垂直走査回路３０９によ
り走査される。

第３図（ｃ）は、−例にすぎず、例えば同図でＳＩＴ画
素３０１のソース（図（ａ）の１３）をドレインとし、
また、ＳＩＴ画素３０１のドレイン（図（ａ）の１５）
をソースとして接続してもよく、また、第３図（ｃ）で
ビデオライン３菖１に負荷抵抗ＲＬを介して電源電圧Ｖ
。Ｉｌを印加し、第１の行ライン３０４を行選択回路３
１２を介して接地し、各列・行リセット回路３０８．３
１０をそれぞれ列・行セツト回路として回路構成しても
よい。このＳＩＴ画素は高光感度のノーマリオン型ＳＩ
Ｔに匹敵する高光感度を有する。

更に、実施例１において、ＳＩＴの構造は、第３図のも
のに限らず、第４図の構造に変形してもよい。第４図に
おいて、ｐ０蓄積ゲート領域４４は、ｎ′ソース領域１
３を取り囲むように配置され、深さ方向には蓄積ゲート
領域４４の拡散深さがソース領域１３の拡散深さより深
くなるよう（第４図（ｂ）参照）拡散されており、ゲー
ト領域４４の一部には間隔Ｗ、ゲート長しの切り欠き部
が設けられ、その外側にｎ゛　ドレイン１５が配置され
ている。　ＳＩＴのドレイン電流は、蓄積ゲート領域４
４の間隔Ｗに位置するｎ−又はｐ−チャンネル領域１２
のチャンネル部を、蓄積デー１Ｍ域４４の電位つまり光
電荷量に応じて流れる。他の電流通路は蓄積ゲートパル
ス４４により遮断されており、流れない。

従って、ドレイン電流は、チャンネル領域１２のソース
１３−ドレイン１４の間のみに限定されて流れ、リーク
電流が少ない素子特性が得られる。

〔実施例２〕第５図は、・本実施例にかかる光電変換装置の概略平面
図である。

ここでは、ＭＯＳゲート構造からなるゲートキャパシタ
Ｃｓ５６は、ｎ１ソース領域５３−ドレイン領域５５の
間のチャンネル領域５２の上及び蓄積ゲート領域５４の
間隔Ｗの切り欠き部の上に、ゲート酸化膜を介してゲー
ト電極を形成することによって、構成されている。尚、
５７は、分離領域である。

この光電変換装置の動作を説明する。光電変換により発
生した蓄積電荷は、ｐ゛蓄積ゲーＮｉ域５４とゲートキ
ャパシタＣＧ５６の真下のチャンネル領域５２内にそれ
ぞれの容量に従って分配されて蓄積される。

ゲート電圧Ｖ９の光電荷量ΔＱによる変化は、Δ■、＝
ΔＱ／Ｃとなる。Ｃは蓄積ゲート領域５４の容量とゲー
トキャパシタ０６５６の並列容量で、全容量を示す。

信号読出しゲートパルスΦ。がゲート端子に印加される
と、ゲート電圧Ｖ、はＶ、＝Δ■、＋Φ。

に上昇し、ＳＩＴの■。！　　ＶＧＳ特性に従ってドレ
イン電流１０１が流れ、信号出力が光電荷量ΔＱを増幅
した形で得られる。

実施例２においても、各拡散領域５４．５３．５５は、
表面から浅い拡散工程により形成できるため、簡単な工
程で製造でき、しかも、素子特性の「工程によるばらつ
き」が低下する。また、微細化も容易々ある。更にドレ
イン電流■。は、表面に蓄積電荷が存在するため、チャ
ンネル領域５２の固体内を流れ、そのため表面トラップ
に起因する１／ｆノイズを小さくでき、従って、暗電流
が小さくなる。そのほか、蓄積ゲート領域５４とゲート
キャパシタ０６５６が分離領域５７に接触していないこ
とからも、暗電流が小さくなる。

また、ゲートキャパシタ０．５６、ソース領域５３及び
ドレイン領域５５をセルファライン工程により製造する
こともでき、その場合には工程はより簡素化される。

実施例２の光電変換装置は、第５図の平面構造に限らず
、例えば第４図に示す構造とし、ゲートキャパシタＣＧ
１６をソース領域１３−ドレイン領域１５の間の上にゲ
ート酸化膜を介して形成してもよい。

〔実施例３〕第６図（ａ）は、固体描像装置に使用した本実施例にか
かる光電変換装置（ＳＩＴ　）　　１個を示す概略平面
図であり、同（ｂ）は概略断面図である。同（ｃ）は、
この固体撮像装置全体の回路の一例を示す回路図である
。

この光電変換装置では、ｎ゛ソース領域６３を取り囲む
ようにｐ゛蓄積ゲートｔｉＩ域６４が形成され、間隔Ｗ
の切り欠き部の外側に全画素（ＳＩＴ　）共通にｎ゛　
ドレイン領域６５を設け、分Ｍ領域と兼用した。ｐ基板
は６１、ｎ−又はｐ−チャンネル領域は６２、ゲートキ
ャパシタＣ０は６６である。

本実施例の３１丁は、分離領域がドレイン領域６５と兼
用されているため、深い拡散や溝堀り分離などの複雑な
工程が不要となり、より一層のＳＩＴ画素の微細化が図
れる。

本実施例でも、蓄積ゲート領域６４とゲートキャパシタ
ＣＧ６６とソース領域６３の構成は、実施例２のように
、ゲートキャパシタＣ０６６をソース領域６３−ドレイ
ン領域６５の間に位置するゲーＨ１域６４の間隔Ｗの切
り欠き部の上に酸化膜を介して配置することもできる。

また、第６図（ｃ）のＳＩＴ画素６０１のｎ°ソース端
子（同図（ａ）　、（ｂ）に示すソース領域６３）をｎ
゛　ドレイン端子として、或いは全画素共通のｎｏ　ド
レイン端子（同図（ａ）　、（ｂ）に示すドレイン領域
６４）を全画素共通のソース端子として、回路構成する
こともできる。

また、本実施例のＳＩＴを一次元的に配置してラインセ
ンサとして使用することもできる。

〔実施例４〕第７図は、固体撮像装置に使用した本実施例にがかる光
電変換装置（ＳＩＴ）１個を示す概略平面図である。

この光電変換装置では、ｎ０ソース領域７３を複数個（
３個）とし、これらをそれぞれ取り囲むように１個Ｑｐ
”蓄積ゲート領域７４が形成され、他方、複数個のソー
ス領域７３に対向して１個の細長いｎ９　ドレイン領域
７５が設けられ、３個のソース領域７３とドレイン領域
７５に挟まれたゲート領域７４の一部にはそれぞれ間隔
Ｗの切り欠き部（３個）がある、ｎ−又はｐ−チャンネ
ル領域は７２、ゲートキャパシタＣＧは７６、分離令頁
域は７７である。

ゲートキャパシタ００７６は、第７図のとおりゲート領
域７４の一部の上にあってもよいし、或いはソース領域
７３−ドレイン領域７５に挟まれた蓄積ゲート領域７４
の間隔Ｗの切り欠き部に位置するチャンネル領域７２の
上にあってもよい。

また、蓄積ゲート領域７４の構成は、実施例１の第４図
（ａ）のように、ソース領域７３より深く拡散させ、こ
れを取り囲むように構成してもよい。

第７図において、ソース領域７３の複数個をそれぞれ独
立に端子を設けることによって、マルチソースＳＩＴ画
素としてもよい、また、ソース領域７３を１個とするか
、又は複数個のソース領域７３を１画素内で共通に接続
することによって、ソース長を長くとり、ソース又はド
レイン電流の大きい高出力電流を実現させてもよい。

分離領域７７は、第７図のように、ドレイン領域７５と
別にしても、或いは実施例３（第６図（ａ）参照）のよ
うにドレイン領域７５と兼用させてもよい。

本発明は、以上の実施例にとどまらず、幾多の変形例が
考えられる０例えば、ゲートキャパシタＣｃを形成する
ゲート間Ｓ構造は、ＭＩＳ構造でもよい、また、分離領
域は、基板にまで達していなくとも、ある程度クロスト
ークを抑制できるので、場合により、そうしてもよい。

ＳＩＴ画素の形状は、実施例では矩形であったが、これ
に限られるものではない、例えば多角形、円形などでも
よい。

更に、ｐ″蓄積ゲート領域の不純物濃度は、高濃度ｐ゛
で説明したが、低濃度ｐ−でも中程度の不純物濃度ｐで
もよく、また、全体が均一ではなく蓄積ゲート領域内に
濃度の異なる領域を設けてもよい。

実施例では、説明の都合上、ｎ型ＳＩＴを例にしたが、
当然にｐ型ＳＩＴを用いることもできる。

本発明にかかるＳＩＴを１個に限らず２個又はそれ以上
まとめて使用し、これにより所望の光電変換装置、ライ
ンセンサ、固体撮像装置などを製作してもよい、その場
合、ＳＩＴ画素の蓄積ゲート領域に光電変換された光電
荷を蓄積し、ゲートキャパシタＣＧを介して読出しパル
スを印加し、信号出力を得る。或いは、ゲートキャパシ
タＣ，を設けずに、蓄積ゲート領域をフローティング状
態（電位が浮遊している状Ｂ）にして、ドレイン電流を
直流的に出力してもよし、蓄積ゲート領域に電極を形成
し、抵抗を介してゲートバイアス電圧を与え、そのゲー
トバイアス電圧条件で光電荷に比例した増幅されたドレ
イン電流を出力してもよい、　ＳＩＴ画素としては、上
記の実施例の全部が使用できる。その際に、１個のＳＩ
Ｔ画素からなる光電変換装置に第３図、第４回、第５図
及び第７図に示す構造のＳＩＴを使用する場合、分離領
域及びゲートキャパシタＣ６は不要である。

〔発明の効果〕

以上の通り、本発明によれば、チャンネル領域の表面層
にゲートを設けるので、（１）埋込ゲート領域の形成や格子ゲート領域など複雑
な製造工程を必要とせず、工程が簡素である、（２）浅い拡散だけで済むので、制御が容易となり、「
工程のばらつき」による個々の光電変換装置間の素子特
性のばらつきが無くなり、品質が安定する、（３）埋込ゲート領域や深く拡散した格子ゲート領域が
不要なため、光電変換装置を微細化できるなどの効果が
得られる。

そのほか、ｐ基板の場合、バンクゲートになっているの
で、ｐ基板の電位の印加方法により、飽和光量時のオー
バーフロードレインとしてｐ′蓄積ゲー）−ｎ−又はｐ
−チャンネル−ｐ基板というＰＮＰ寄生トランジスタを
動作させることができる。

更に、本発明の光電変換装置は、製造工程が、周辺回路
や読出し回路として形成されるＭＯＳ工程と共通点が多
いので、工程の共用化が図れるという利点もある。

尚、実施例１．２の光電変換装置は、特に光感度が高く
、微弱光を検出又は受光できる。実施例２のものは、ゲ
ートキャパシタＣｅ５６、ソース領域５３及びドレイン
領域５５をセルファライン工程により製造することもで
き、その場合には工程はより筒素化される。

実施例３のものは、ドレイン領域６５が分離領域と兼用
されているため、工程が−Ｎ簡素化され、画素の微細化
が図れるという利点がある。

実施例４のものは、マルチソース構造であるので、多目
的にソース端子を使用できる利点があり、また、ソース
端子を１つにまとめてマルチチャンネル構造とし、ソー
ス長を長くすることによりソース又はドレイン電流を大
きくすることができる。

【図面の簡単な説明】

第１図（ａ）は、本発明の光電変換装置（ＳＩＴ又はパ
ンチングスルーバイポーラトランジスタ）の−例を説明
するイ既略平面図であり、同図（ｂ）は斜視した概念図
である。第２［２（ａ）は、従来の固体撮像装置に使用された１
個の光電変換装置（ＳＩＴ）を説明する概略平面図であ
り、同図（ｂ）は図（ａ）のものをＡ−Ａ　”を通る垂
直平面で切断したものを斜視した概念図である。第３図（ａ）は、固体撮像装置に使用された本発明の実
施例１にかかる１個の光電変換装置（ＳＩＴ又はパンチ
ングスルーバイポーラトランジスタ）の概略平面図であ
り、同図（ｂ）は図（ａ）のものをＡ−Ａ　′を通る垂
直平面で切断したものを斜視した概念図であり、同図（
Ｃ）は、この固体撮像装置の全体的回路の一例を示す回
路図である。第４図（ａ）は、実施例１の変形例を示す概略平面図で
あり、同図（ｂ）はＡ−Ａ　”矢視概略断面図である。第５図は、実施例２にかかる１個の光電変換装置（ＳＩ
Ｔ又はパンチングスルーバイポーラトランジスタ）の概
略平面図である。第６図（ａ）は、固体撮像装置に使用された本発明の実
施例３にかかる１個の光電変換装置（ＳＩＴ又はパンチ
ングスルーバイポーラトランジスタ）の概略平面図であ
り、同図（ｂ）は概略断面図であり、同図（Ｇ）は、こ
の固体撮像装置の全体的回路の一例を示す回路図である
。第７図は、実施例４にかかる１個の光電変換装置（ＳＩ
Ｔ又はパンチングスルーバイポーラトランジスタ）の概
略平面図である。〔主要部分の符号の説明〕１１　　、６１　　　　　　　　　・・−・・・・−・
・・・・・・・−一−・基暑反１２．５２．６２．７２
・・・・・・・・・・チャンネル領域１３．５３．６３
．７３　　　ソース領域１４．４４．５４．６４・・・
・・−・−蓄積ゲート領域１５．５５．６５．７５　　
　　ドレイン領域３２．５７．７７・−・−・・・・・
・−・・−・・・・−・−分離領域１６．５６．６６．
７６・・−・−・・−ゲートキャパシタ第５図

Claims

【特許請求の範囲】

低濃度の不純物を含有する半導体基板と、該基板上に形
成された基板と反対又は同一導電型の低不純物濃度のチ
ャンネル領域と、該領域の一部にそれぞれ設けられた基
板と反対導電型の高不純物濃度のソース領域及びドレイ
ン領域と、該ソース領域又はドレイン領域のいずれか一
方を取り囲むように形成された基板と同一導電型の蓄積
ゲート領域であって、前記ソース領域とドレイン領域に
よって挟まれた部分の一部に切り欠き部を有する蓄積ゲ
ート領域とからなり、前記蓄積ゲート領域に取り囲まれ
たソース領域又はドレイン領域のいずれか一方から、前
記切り欠き部に位置するチャンネル領域を通って、他方
へと、ソース又はドレイン電流が、基板平面にほぼ平行
に流れ、該ソース又はドレイン電流は、蓄積ゲート領域
に蓄積された光電荷量に応じて変化する蓄積ゲート電位
によって制御されることを特徴とする光電変換装置。