JPS59108464A

JPS59108464A - 固体撮像装置

Info

Publication number: JPS59108464A
Application number: JP57217760A
Authority: JP
Inventors: Masaharu Imai; 今井　正晴; Junichi Nishizawa; 潤一西澤; Soubee Suzuki; 鈴木　壮兵衛; Naoshige Tamamushi; 玉蟲　尚茂
Original assignee: Olympus Corp; Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1982-12-14
Filing date: 1982-12-14
Publication date: 1984-06-22
Also published as: DE3345135A1; JPH0414545B2; US4587562A; DE3345135C2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は固体撮像装置に関するものである。

従来固体撮像装置としてはＣＯＤ等の電荷転送素子を用
いるものや、ＭＯＳトランジスタを用いるものなどが広
く用いられている。しかし、これらの固体撮像装置は電
荷転送時に電荷の洩れがあること、光検出感度が低いこ
と、集積度が上がらないことなどの問題がある。このよ
うな問題を一挙に、解決するものとして、静電誘導トラ
ンジスタ（５ｔａｔｉｃ　Ｉｎｄｕｃｔｉｏｎ　Ｔｒａ
ｎｓｉｓｔｏｒの頭文字をとってＳＥＴと呼ばれている
）を用いたものが新たに提案されている。例えば特開昭
５５−１５２２９号公報には、マトリックス状に配列し
たＳＩＴのソースを行導線に接続し、ドレインを列導線
に接続し、ゲートをクリア導線に接続した固体撮像装置
が示されている０また、このような固体撮像装置をざら
に発展させたものとして、ゲートにコンデンサを接続し
たものが考えられている。第１図ＡおよびＢはこのよう
なＳＩＴの構造を示す断面図および平面図である。

第１図ＡおよびＢに示すように、ｐ型基板１上にＳＩＴ
のソースを構成するｎ＋型埋込層２を形成すると共にｎ
−型エピタキシャル層８を成長ぎせ、このエピタキシャ
ル層８の表面に熱拡散法等によりｎ＋ドレイン領域４お
よびｐ＋アゲート域５を形成する。ドレイン領域４の拡
散深さは、これとソース領域２との間に形成するチャン
ネル領域の開閉を確実に行なうために、ゲート領域５の
拡散深さよりも浅くする。ドレイン領域４にはドレイン
電極６を接合して設け、ゲート領域５には絶縁層７を介
してゲート電極８を設けることにより、すなわちＭＩＳ
構造とすることによりゲートコンデンサを形成する。ま
た、隣接するＳＥＴは、それらの間にエピタキシャル層
８を分離するように絶縁層９を設けて相互に電気的に分
離する。

このような構成においては、元入力のない定常状態にお
いてゲート領域５をソース領域２に対して逆バイアスに
設定すれば、チャンネル領域は空乏化されるから、ソー
スドレイン間が順方向にバイアスされてもソースドレイ
ン間には電流が流れない。このような状態で、元入力に
よって正孔−電子対が発生すると、電子はソース領域２
またはドレイン領域４に向かい蓄積またははき出され、
正孔はゲート領域５に蓄積されてＭＩＳ構造によるゲー
トコンデンサを充電し、ゲート電位をΔｖＧだけ変化さ
せる。ここで、ゲートコンデンサの容量と、エピタキシ
ャル層８に対する空乏層容量との和をＣ６、ツＣ入力に
よって発生され、ゲート領域５に蓄積された電荷量をＱ
Ｌとすると、Δ■Ｇ−ＱＬ１０Ｇとなる。成る蓄積時間
が経過した後、ゲート電極８にゲート読出しパルスφＧ
を与えると、ゲート電位はφＧにΔ■Ｇが加わったもの
となり、ゲート領域５とドレイン領域４との間の電位は
低下して空乏層が減少し、ソース−ドレイン間に元入力
に対応したドレイン電流が流れる。このドレイン電流は
ＳＥＴの増幅作用のためΔ■Ｇが増幅度倍されたものと
なり、大きなものとなる。また、ＳＩＴのソースとドレ
インとを入れ替えても同様の動作をするものである。

第２図には上述したＳＩＴをマトリックス状に配列して
構成した固体撮像装置の回路構成を示すものであり、第
２図Ｂは同じくその動作を説明するための信号波形図で
ある。各ＳＩＴ　１（１−１、１０−２・・・は上述し
たように７−マリオフ形のｎチャンネルＳＩＴで、光入
力に対する出力ビデオ信号をＸＹアドレス方式で読み出
すようにしている。各画素を構成するＳＩＴのソースは
行毎に共通のソース線１１−１．１１−２・・−に接続
して選択的にバイアス電圧■ｓを印加し−Ｘ方向に配列
された一行のＳＩ’！’群のゲートは、行ライン１２−
１．１２−２・・・を介して垂直選択シフトレジスタ１
３に接続する。また、Ｙ方向に配列された一列のＳＩＴ
群のドレインは列ライン１４−１．１４−２・・・に接
続し、これらの列ラインはそれぞれ水平選択シフトレジ
スタ１５によって選択駆動される水平選択トランジスタ
１６−１．１６−２−Ｏ・を介してビデオライン１７に
共通に接続する。このビデオライン１７には負荷抵抗］
８を経て電圧Ｖ。を印加する。

今、ソースｌ１ｌＪＩＩ−１，１１−２・・・へのバイ
アス電圧ｖｓを適切に、例えば零ボルトに設定して。

１つのＳＩＴ画素の出力が読出される場合について考え
てみる。例えば、垂直選択シフトレジスタ１８から行ラ
イン】２−１に行選択パルスφＧ□を供給している期間
に、水平選択シフトレジスタ１５から水平選択トランジ
スタ１６−１に読出しパルスφＤユを印加すると、ＳＩ
Ｔ　１　（１−１が選択され、このＳＩＴ　］　Ｏ−１
には負荷抵抗１８、ビデオライン１７、水平選択トラン
ジスタ１６−１および列ライン１４−１を経てドレイン
電流が流れ、出力端子１９に出力電圧■。ｕｔが発生す
る。上述したようにこのドレイン電流はゲート電圧の関
数であり、このゲート電圧は光入力の関数となるから、
暗時の出力電圧からの増加分Δｖｏｕｔは光入力に対応
した電圧となる。しかも、この電圧Δ■ｏｕｔはＳＩＴ
の増幅作用によりΔｖｏが増幅度倍された大きなものと
なる。次に、水平選択シフトレジスタ１５から水平選択
トランジスタ１６−２に読出しパルスφＤ２を与えてＳ
ＩＴ　１０−２の読出しを行ない、−性分の読出しが終
了したら、垂直選択シフトレジスタ】８から次の行に行
選択パルスφＧ２を与えて、その行のＳＩＴを順次に読
出す。

かかる固体撮像装置において、ゲー）ｍ位をり゛セット
する方法としては、■ＳＩＴのゲート−ソース間のＰ−
Ｎ接合が順方向にバイアスされるようにソース線毎にバ
イアス電圧ｖｓとして立下りパルスを印加する方法、■
ゲート電極に印加する行選択パルスの振幅および幅を適
度に大きく設定して信号読出し時に同時にゲートリセッ
トする方法、の２つの方法が考えられる。しかし、上記
■の方法は行毎のリセットであるため、−行のなかでも
各ＳＩＴの信号積分時間が異なってしまう不具合がある
。また、上記■の方法は動作上不安定なリセット方式の
ため実用上問題があると共に、この場合にも■の場合と
同様の不具合がある。

本発明の目的は上述した不具合を解決し、全ての画素セ
ルの信号積分時間が同一となるように画素単位でリセッ
トし得るよう適切に構成した固体撮像装置を提供しよう
とするものである。

本発明の固体撮像装置は、光電変換領域として機能する
ゲート領域を有し、このゲート領域に蓄積きれたツＣ亀
荷に応じた画素情報を選択的に読出ス機能を有する第１
のトランジスタと、この第１のトランジスタの前記ゲー
ト領域に電気的に接続だれた領域を有し、前記ゲート領
域に蓄積された光電荷を選択的に所定の状態にリセット
する第２のトランジスタとから成る画素セルを具えるこ
とを特徴とするものである。

以下図面を参照して本発明の詳細な説明する。

第８図は本発明の固体撮像装置の画素セルの一例の構成
を示す断面図である。本例では画素セル２０を構成する
感光用および読出し用の第１のトランジスタ２１とリセ
ット用の第２のトランジスタ２２とをそれぞれＳＥＴ構
造として同一基板に形成する。すなわち、ｐ型基板２８
上に感光用−読出し用ＳＩＴ　２１のソース領域および
リセット用ＳＩＴ　２２の第１のゲート領域をそれぞれ
構成するｎ＋埋込層２４および２５を分離して形成する
と共に１これら基板２８および埋込層２４，２５上にＳ
ＩＴ　２１のチャンネル領域を形成するｎ−エピタキシ
ャル層２６．５ＩＴ２２のチャンネル領域を形成するｐ
−またはＰウェル２７をそれぞれ形成する。ｎ−エピタ
キシャル層２６の表面にはｎ＋ドレイン領域２８を形成
すると共に、このドレイン領域２８を囲むように、かっ
Ｐウェル２７の表面に亘ってｐ＋拡散層を設け、これに
よりＳＩＴ　２１のゲート領域２９およびＳＩＴ　２２
のソース領域８゜を電気的に接続して形成する。また、
Ｐウェル２７、の表面にはＳＩＴ　２２の第２のゲート
領域を構成するｎ＋アゲート域８１を形成すると共に、
ｐ　ドレイン領＃２ａ２を形成する。ＳＩＴ　２１のド
レイン領域２８にはドレイン電極８８を接合して設ける
と共に、３ＩＴ　２２のドレイン領域８２にはドレイン
電極８４を接合して設ける。なお、ＳＩＴ　２２のドレ
イン電極８４はＳＩＴ　２１の感光領域を除くすべての
領域への入射光を遮光する例えばｎより成る光遮蔽用金
属膜をもって構成することができる。

ＳＩＴ　２１のゲート領域２９には絶縁膜８５を介して
ゲート電極３６を設けると共に、このゲート電極３６を
ＳＩＴ　２２の第２のゲート領域８１に接合する。すな
わち、ＳＩＴ　２１においてはゲート部をＭＩＳ構造と
することによりゲートコンデンサを形成し、またＳＩＴ
　２　Ｂにおいては第１．第２のゲート領域２５．８１
によりそのオン・オフを制御するようにする。なお、そ
の池のｎ−エピタキシャル層２６およびＰウェル２７の
表面は絶縁膜８５で被覆する。

本発明の一実施例においては第８図に示す画素セルラ同
一基板に多数個、例えばマトリックス状に形成したもの
を用いる。この場合、隣接する画素セルはこれら間に絶
縁層を形成して分離したり、あるいは分離ゲート領域を
形成し、これに適当なバイアスを印加することにより空
乏層を形成して分離することもできる〇第４図は本発明の固体撮像装置の一例の要部の構成を示
す回路図である。本例では、第８図に示した画素セルを
同一基板に多数個マトリックス状に形成したものを用い
る。各画素セル２０−１゜２０−２．　　・・・の感光
用・読出し用ＳＩＴ　２１−１　。

２１−２．　　・・・のソースはソース線４１に接続し
てソース電圧■ｓを印加し、Ｘ方向に配列された一行の
セル群のＳＩＴ　２１−１　、２１−２　、　　・・・
のゲートおよびリセット用５ＩＴ２２−１，２２−２゜
・・・の第２のゲートは垂直選択線４２−１．４２−２
．・・・を介して垂直選択シフトレジスタ４８に接続す
る。また、Ｙ方向に配列された１列のセル群のＳＩＴ　
２１−１　、２１−２　、　　・・・のドレインは水平
選択＠４４−１．４４−２．　　・・・に接続し、これ
らの水平選択線はそれぞれ水平選択シフトレジスタ４５
によって選択駆動される水平選択スイッチ４６−１　ｐ
　４６−２ｐ　　・・・を経てビデオ線４７に共通に接
続する。このビデオ線４７には負荷抵抗４８を経てソー
スＴＩＥ圧殆よりも高い電圧ｖＯを印加し、垂直選択シ
フトレジスタ４３．水平選択シフトレジスタ４５を第２
図において説明したと同様に制御することにより出力端
子４９から時系列的に画素情報を得るようにする。

一方、Ｙ方向に配列された一列のセル群の５ＩＴ２２−
１，２２−２＊　　・・・の第１のゲートは水平リセッ
ト選択線５０−１．５０−２．　　・・・を介して水平
リセットシフトレジスタ５１に接続し、この水平リセッ
トシフトレジスタ５１と垂直選択シフトレジスタ４８と
により５ＩＴ２Ｌｌ−１，２２−２、・・・を順次選択
するようにする。また、これらＳＩＴ　２２−１　、　
２２−２　、　　・・・のドレインには、例えばドレイ
ン電極として作用するＳＩＴ　２１−１９２１−２．　
　・・・の感光領域を除くすべての領域への入射光を遮
光する光遮蔽用金属膜を介してソース電圧ｖｓに対して
適当な逆バイアスのリセット電圧■Ｒ□を印加する。

以下第４図の動作を第５図に示す信号波形図を参照して
説明する。

本例においては、各画素セルの感ツＣ用・読出し用ＳＩ
Ｔおよびリセット用ＳＥＴが共に非選択状態にあるとき
、感ｙＣ用・読出し用ＳＥＴに蓄積された信号電荷の一
部がリセット用ＳＥＴのチャンネル領域を通ってリセッ
ト電圧ＶＲ□に流れ込むように、リセット用ＳＩＴの２
つのゲートの電位、すなわち非選択時における垂直選択
線４２−１．４２−２゜・・・の電位ＶＤ（ＯＦＦ　）
および水平リセット選択線５０−１．５０−２．−−−
のｉ１位ｖＲ２を適切に設定する。すなわち、非選択時
におけるリセット用ＳＩＴのゲート電位を、感光用・読
出し用ＳＩＴがオン状態になるゲート電位よりも低く設
定する。なお、非選択時における垂直選択線４２−１．
４２−２．・・・の電位ＶＤ（ＯＦＦ）はソース電圧殆
に対して逆バイアスとする。このようにすれば、感ｙＣ
用・読出し用ＳＩＴおよびリセット用ＳＩＴが共に（１
１）非選択状態にある画素セルが、強い入射光のためにＱＬ
が非常に大きくなってΔＶＧが高くなり、始めに設定し
た逆バイアス値ＶＤ（ＯＦＦ　）に対し、ＶＤ（ＯＦＦ
）　＋　Δ■Ｇ（ΔＶＧ＞　０　）　カ設定７−スｍ圧
ｖｓに対するピンチオフ電圧を上まわるようになっても
、このピンチオフｍ圧を越える電荷は非選択下のリセッ
ト用ＳＩＴを通してリセツ）［圧ｖ８□に流出するから
、この画素セルが不所望に導通することはない。したが
って画素間の信号干渉を有効に防止することができる。

画素情報の読出しは、上述したように各電位を設定して
例えば垂直選択シフトレジスタ４８から垂直選択線４２
−１に第５図のｃＰＶｌに示すように読出しのＯＦＦレ
ベルＶＤ（ＯＦＦ　）から読出しのＯＮレベ／Ｉ／ＶＤ
（ＯＮ）への立上りの選択パルスを供給している期間に
、水平選択シフトレジスタ４５から水平選択スイッチ４
６−１に第５図のψＨ０に示すように立上りの読出しパ
ルスを与えて画集セル２０−１のＳＩＴ　２１−１を選
択し、これにより、負荷抵抗４８、ビデオ線４７、水平
選択スイッチ【　１２　１４６−１およｉＪ水平選択１ｉＪ４４−１を経テ５ＩＴ
２１−１に流れるドレイン電流に応じた出力電圧ｖｏｕ
ｔを画素セル２０−１の画素情報として出力端子４９か
ら得る。上述したように、このドレイン電流はゲート電
圧の関数であり、このゲート電圧は元入力の関数となる
から、暗時の出力電圧からの増加分Δ■ｏｕｔは光入力
に対応した電圧となる。

しかもこの電圧Δ■ｏｕｔはＳＩＴ　２１−１の増幅作
用によりΔ奄が増幅度倍された大きなものとなる。

次に、水平選択シフトレジスタ４５から水平選択スイッ
チ４６−２に第５図のψＨ２に示すように同様の立上り
の読出しパルスを与えてＳＩＴ　２１−２の読出しを行
ない、−野分の読出しが終了したら、垂直選択シフトレ
ジスタ４８から次の垂直選択線４２−２に第５図のψｖ
２に示すように同様の選択パルスを与えてその行の感光
用・読出し用ＳＩＴを順次に読出す。

画素セルのリセットは、垂直選択シフトレジスタ４８か
ら信号読出しの終了した例えば垂直選択線４２−１　ニ
、信号読出し時ノＶＤ（ＯＦＦ）からＶＤ（ＯＮ）への
立上りパルスとは逆のＶＤ　（ＯＦＦ　）からＶＦ８（
ＯＮ）への立下りパルスを印加する。なお、各画素セル
のリセット用ＳＩＴは、この％（ＯＮ）のパルスのみで
はオンにならないようにそのピンチオフ電圧を設電して
おく。この立下りパルス■Ｒ８（ＯＮ）の印加期間に、
水平リセットシフトレジスタ５１から水平リセット選択
線５ｏ−１に第５図のへ、に示すようにＶＦ２からの立
下りパルスを与えて画素セル２０−１のリセット用ＳＩ
Ｔ　２２−１を選択し、これによりＳＥＴ　２２−１の
チャンネル電位をピンチオフ電圧以上にしてこれをオン
にしてＳＩＴ　２１−１のゲート領域２９に蓄積された
電荷をＳＩＴ　２２−１のドレイン領域３２を経て流出
させ、ゲート領′Ｍ２２＋Ｊの電位を所定の初期電圧、
すなわちＳＩＴ　２１−１のソース電圧■ｓに対して逆
バイアスとなる電圧にしてＳＩＴ　２１−１をリセット
する。次に、水平リセットシフトレジスタ５１から水平
リセット選択ｉ５ｏ−ｇに第５図のψＲ２に示すように
同様の立下りパルスを与えてＳＩ’Ｉ’　２２−２を選
択してＳＩＴ　２１−２をリセット、シ、−性分のリセ
ットが終了したら、垂直選択シフトレジスタ４８から次
の垂直選択線４２−２にψ■２に示すように同様の立下
りパルスＶＲ８（ＯＮ　）を与えてその行の感光用・読
出し用ＳＥＴを順次リセットする。

なお、リセット期間は信号読出し期間の直後に限らず、
任意に設定することができ、これにより電子的なシャッ
タ効果をもたせることができる。

第６図は本発明の固体撮像装置の池の例の要部の構成を
示す回路図である。本例においては、各画素セルの感光
用・読出し用ＳＩＴのゲート雷１極と、リセット用ＳＥ
Ｔの第２のゲート電極とを分離し、感光用・読出し用Ｓ
ＩＴのゲート電極は行毎に読出し用垂直選択線５２−１
．５２−２．　　・・・を経て読出し用垂直選択シフト
レジスタ５８に接続してＶＤ（ＯＦＦ）からＶＤ（ＯＮ
）に立上る読出し選択パルスを選択的に印加し、リセッ
ト用ＳＩＴの第２のゲート電極は行毎にリセット用垂直
選択線５４−１５４−２．　　・・・を経てリセット用
垂直選択シフトレジスタ５５に接続してＶＤ（ＯＦＦ）
からＶＦ６（ＯＮ）（１５）に立下るリセット選択パルスを選択的に印加する。

すなわち、第４図においては共通の垂直選択シフトレジ
スタ４８および垂直選択ｍ４２−１，４ｆｌｌ−２，・
・・により、読出し時およびリセット時において異なる
レベルの選択パルスを印加するようにしたが、本例にお
いては垂直選択線を涜出し用とリセット用とに分離し、
これらをそれぞれ独立のシフトレジスタによって選択す
る。このようにすれは、各シフトレジスタからはオン・
オフの２つのレベルを印加すればよいから、第４図のよ
うに共通のシフトレジスタで読出し時とリセット時とで
異なるレベルの選択パルスを印加する場合に比べて回路
構成を簡単にできる。

なお、本例ではリセット用垂直選択線５４−１゜５４−
２．　　・・・を選択するためにリセット用垂直選択シ
フトレジスタ５５を用いているが、読出し用垂直選択シ
フトレジスタ５８を共用し、スイッチの切替えで読出し
用垂直選択＠５２−１．５２−２．・・・およびリセッ
ト用垂直選択線５４−１．５４−２゜°°°を選択して
異なるレベルの選択パルスを印加するよう回路構成する
ことも可能である。

り１６第７図は本発明の固体撮像装置の更に他の例の要部の構
成を示す回路図である。本例では第４図に示した水平リ
セット選択線を読出し用の水平選択線４４−１．４４−
２．−−−で共用し、読出しの終了した水平選択線を次
の水平選択線の読出しのタイミングでリセット用に選ん
でリセット電圧■Ｒ４を印加する。このため、各水平選
択線には水平選択スイッチ４６−１　、４６−２　、−
−−の他に水平選択シフトレジスタ４５からの次の水平
選択パルスによって導通する水平リセット選択スイッチ
５６−１　、５６−２、−−一を接続し、この水平リセ
ット選択スイッチを経てリセット電圧ｖＲ４を印加する
。なお、読出し用の水平選択スイッチ４６−１　、４６
−２、−−−が導通ずる電圧と、水平リセット選択スイ
ッチ５６−１．５６−２．−二が導通する電圧とが異な
る場合には、水平選択シフトレジスタ４５の出力によっ
てそれぞれ対応する電圧を発生させて印加するようにす
ればよい。

また、垂直選択線４２−１　、４２−２、−−一も同様
に読出しの終了した垂直選択線を、次の垂直選・折線の
読出しのタイミングでリセット用にＪンＴ■Ｒ８（ＯＮ
）のリセット選択電圧を印加し、これにより既に読出し
の終了した垂直選択線に接続された全ての画素セルを水
平選択方向に順次リセットする。このため、例えば各垂
直選択線４２−１゜４２−２．−−−には読出し用垂直
選択スイッチ５７−１．５７−２．−−−およびリセッ
ト用垂直選択スイッチ５８−１　、５８−２、−−−の
２個の選択スイッチを設け、これらスイッチを垂直選択
シフトレジスタ５９の出力により導通させて前の垂直選
択線にｖＲ３（ＯＮ）のリセット選択電圧を印加すると
同時に、次の垂直選択線にＶＤ（ＯＮ）の読出し選択電
圧を印加する。なお、この垂直選択線については、第６
図と同様に読出し用垂面選択線とリセット用垂直選択線
とに分離してそれぞれ独立の垂直選択シフトレジスタで
選択するようにしてもよい。

なお、本発明は上述した例にのみ限定されるものではな
く、幾多の変形または変更が可能である。

例えば感光用・読出し用トランジスタおよびリセット用
トランジスタはＳＩＴに限らず、電界効果トランジスタ
（ＦＥＴ”）をもって構成することもできるし、一方を
ＳＩＴ、他方をＦＥＴとして構成することもできる。ま
た、リセット用トランジスタはジャンクション型に限ら
ずＭＯＳ型とすることもできるし、そのゲート領域を１
つとすることもできる。更に、このリセット用トランジ
スタはゲートとドレインを画素選択端子とすることもで
きる。更にまた、感光用・読出し用トランジスタをｐチ
ャンネル型に、リセット用トランジスタをｎチャンネル
型に構成することもできる。

以上述べたように、本発明においては、画素セルを光電
変換領域として機能するゲート領域を有し、このゲート
領域に蓄積された光電荷に応じた画素情報を選択的に読
出す機能を有する感光用・読出し用トランジスタと、こ
のトランジスタのゲート領域に電気的に接続された領域
を有し、該ゲート領域に蓄積された光電荷を選択的に所
定の状態にリセットするリセット用トランジスタとをも
って構成したから、画素単位のリセットができ、したが
って全ての画素セルの信号積分時間を常に１１９　　）同一とすることができる。また、画素セルを第３図に示
したように構成して、そのリセット用ＳＩＴの非選択時
における２つのゲートの電位を適切に設定することによ
り、感光用・読出し用ＳＩＴの不所望なオン動作を有効
に防止でき、これにより画素間の信号干渉を有効に防止
することができる。更にまた、画素単位でリセットする
ものであるから、そのリセットの時期を任意に設定する
ことができ、これにより電子的なシャッタ機能を持たせ
ることができる。

【図面の簡単な説明】

第１図ＡおよびＢはＳＩＴの構成を示す断面図および平
面図、第２図ＡおよびＢはＳＩＴを用いる固体撮像装置の構成
およびその動作を説明するだめの回路図および信号波形
図、第３図は本発明の固体撮像装置の画素セルの一例の構成
を示す断面図、第４図は本発明の固体撮像装置の一例の要部の構成を示
す回路図、（２０）第５図はその動作を説明するための信号波形図く第６図
は本発明の固体撮像装置の他の例の要部の構成を示す回
路図、第７図は−同じく更に他の例の要部の構成を示す回路図
である。２０．２０−１．２０−２・・・画素セル２１．２１−
１．２１−２・・・感光用・読出し用５ＩＴ２２．２２
−１．２２−２・・・リセット用５ＩＴ２３・・・ｐ型
基板　　　　２４，２５・・・ｎ＋埋込層２６・・・ｎ
−エピタキシャル層２７・・・ｐウェル　　　　　２８・・・ｎ　ドレイン
領域２９・・・ｐ　ゲート領域　　８０・・・ｐ　ソー
ス領域８１・・・ｎ　ゲート領域　　３２・・・ｐ　ド
レイン領域３８．３４・・・ドレイン電極　８５・・・
絶縁膜３６・・・ゲート電極　　　４１・・・ソース線
４２−１．４２−２・・・垂直選択線４８・・・垂直選択シフトレジスタ４４−１．４４−２・・・水平選択線４５・・・水平選択シフトレジスタ４６−１．４６−２・・・水平選択スイッチ４７・・・
ビデオ線　　　　４８・・・負荷抵抗４９・・・出力端
子５０−１．５０−２・・・水平リセット選択線６１・・
・水平リセットシフトレジスタ５２−１．５２−２・・
・読出し用垂直選択線５８・・・読出し用垂直選択シフ
トレジスタ５４−１．５４−２・・・リセツＦ用垂直選
択線５５・・・リセット用垂直選択シフトレジスタ５６
−１．５６−２・・・水平リセット選択スイッチ５７−
１．５７−２・・・読出し用垂直選択スイッチ５８−１
．５８−２・・・リセット用垂直選択スイッチ５９・・
・垂直選択シフトレジスタ第１１ｃ（２８）第２図〜２　　　　ｆ−−ゴ４− ４２５

Claims

【特許請求の範囲】

Ｌ　光電変換領域として機能するゲート領域を有し、こ
のゲート領域に蓄積された光電荷に応じた画素情報を選
択的に読出す機能を有する第１のトランジスタと、この
第１のトランジスタの前記ゲート領域に電気的に接続さ
れた領域を有し、前記ゲート領域に蓄積された光電荷を
選択的に所定の状態にリセットする第２のトランジスタ
とから成る画素セルを具えることを特徴とする固体撮像
装置。