JP5101972B2

JP5101972B2 - 固体撮像装置

Info

Publication number: JP5101972B2
Application number: JP2007258282A
Authority: JP
Inventors: 慎一中島
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2007-10-02
Filing date: 2007-10-02
Publication date: 2012-12-19
Anticipated expiration: 2027-10-02
Also published as: JP2009089205A; US8164664B2; US20090086070A1

Description

この発明は、デジタルカメラなどに用いられる固体撮像装置に関し、特に一括シャッター機能をもつものにおいて画素部内の配線数を削減できるようにした固体撮像装置に関する。

従来、一括シャッター（グローバルシャッターとも称される）機能を有する固体撮像装置に用いられる画素部の画素として、例えば、特開平１１−２６１８９６号公報には、図５に示すような構成のものが開示されている。図５において、１はフォトダイオード等の光電変換手段で、所定時間光を受けて光電荷を蓄積して光電変換するものであり、２は光電変換手段１の光電荷を保持するためのメモリ手段、３は光電変換手段１の光電荷をメモリ手段２に転送する転送手段、４はメモリ手段２を電源電位にリセットするリセット手段、５は光電変換手段１を電源電位にリセットする排出手段、６はメモリ手段２の電荷を読み出すための読み出し手段で、このような各手段で構成される単位画素７を、２次元的に複数配列して画素部を構成するようにしている。なお、８は読み出し手段６で読み出した信号を出力する垂直信号線である。

また図５において、φＴＸ１（ｎ），φＲＥＳ（ｎ），φＴＸ２（ｎ），及びＳＥＬ（ｎ）は、それぞれ転送手段３，リセット手段４，排出手段５及び読み出し手段６のオン及びオフを制御する転送制御信号、リセット制御信号、排出制御信号及び読み出し制御信号である。なお、φＴＸ１（ｎ），φＲＥＳ（ｎ），φＴＸ２（ｎ），及びＳＥＬ（ｎ）の添え字(n) は、行位置を表し、これらの制御信号は次に述べる垂直回路から画素部の行毎にそれぞれ出力されるようになっている。

図６は、図５に示した構成の画素を用いた一括シャッタ機能を有する従来の固体撮像装置の構成例を示す図で、図示例の画素部では、４×４配列の16画素部分のみを示している。図６において、９は垂直回路、10は垂直信号線８を選択して、その垂直信号線に接続されている画素列に係る画素の信号を出力する水平回路、13は垂直回路９及び水平回路10の動作を制御するコントローラである。

次に、図７に示すタイミングチャートを参照して、図６に示した固体撮像装置の画素部の動作について説明する。なお、図７に示すタイミングチャートでは、７行の画素行をもつ画素部を想定して動作タイミングが示されている。図７に示すように、排出制御信号φＴＸ２（ｎ）を全画素一括してＨレベルとすることで、排出手段５により全画素一括の排出動作が開始する。所定の時間を経過した後、排出制御信号φＴＸ２（ｎ）を全画素一括してＬレベルとすることで排出手段５により全画素一括の排出リセット動作が完了し（時点ｔ₁ ）、全画素の露光が開始される。

所定の露光時間を経た後、全画素一括転送のタイミングにおいて、転送制御信号φＴＸ１（ｎ）により転送手段３を全画素一括してオンすることにより、光電変換手段１に蓄積された光電荷を一括してメモリ手段２に転送する（時点ｔ₂ ）。すなわち露光を終了させる。ここで、図７に示すタイミングチャートにおいて、時点ｔ₁ から時点ｔ₂ までの期間が実際の露光期間となる。そして露光が終了すると、次いで１行目から順に、読み出し制御信号φＳＥＬ（ｎ）による読み出し手段６を用いて信号レベルの読み出しを開始するようになっている。
特開平１１−２６１８９６号公報

ところで、排出手段をもつ上記構成の画素からなる画素部を備えた固体撮像装置において、一括シャッター方式により動作をさせる場合には、上記のように画素部の各行毎に４本の制御信号線を配置する必要があり、それにより開口率が低下するという問題点があった。

本発明は、従来の固体撮像装置における上記問題点を解消するためになされたもので、画素部内の配線数を低減し開口率を向上させることの可能な固体撮像装置を提供することを目的とする。

上記課題を解決するため、請求項１に係る発明は、光電変換手段と、該光電変換手段の光電変換信号を記憶するメモリ手段と、前記光電変換信号を前記メモリ手段に転送する転送手段と、前記メモリ手段をリセットするリセット手段と、前記光電変換手段に蓄積された光電変換信号を排出する排出手段と、前記メモリ手段の光電変換信号を読み出すための読み出し手段とを有する画素が複数２次元的に配列された画素部と、垂直方向に隣接する前記画素の排出手段に共通に接続され、該排出手段を制御する排出制御信号線、及び垂直方向に隣接する前記画素の転送手段に共通に接続され、該転送手段を制御する転送制御信号線が垂直方向に交互に配置され、前記画素部において前記転送手段と前記排出手段とが互いに異なる隣接画素行において同期して作動するように制御する垂直回路と、前記排出手段と前記転送手段とを各々一括して動作させるように前記垂直回路を制御する一括制御手段とを有して固体撮像装置を構成するものである。

請求項２に係る発明は、請求項１に係る固体撮像装置において、前記垂直回路は、前記画素部を挟んで配置される第１及び第２の垂直回路からなり、前記第１の垂直回路は前記排出制御信号線と前記転送制御信号線とを備え、前記第２の垂直回路は前記排出制御信号線及び前記転送制御信号線を除く前記画素の動作を制御する制御信号線を備えていることを特徴とするものである。

本発明によれば、排出制御信号線と転送制御信号線とを垂直方向に交互に配置するように構成されているので、両制御信号線を各行毎に配置する従来例に比べ、画素部における配線数を低減することができ、これにより開口率を向上させた固体撮像装置を実現できる。

次に、本発明を実施するための最良の形態について説明する。

（実施例１）
まず、本発明に係る固体撮像装置の実施例１について説明する。図１は実施例１に係る固体撮像装置の概略回路ブロック図であり、図６に示した従来例と同一又は対応する構成要素には同一の符号を付して示している。図１において、１はフォトダイオード等の光電変換手段で、所定時間光を受けて光電荷を蓄積して光電変換するものであり、２は光電変換手段１の光電荷を保持するためのメモリ手段、３は光電変換手段１の光電荷をメモリ手段２に転送する転送手段、４はメモリ手段２を電源電位にリセットするリセット手段、５は光電変換手段１を電源電位にリセットする排出手段、６はメモリ手段２の電荷を読み出すための読み出し手段、７は上記各手段で構成される単位画素で、２次元的に複数配列して画素部を構成しており、図示例では４×４配列の16画素部分のみを示している。なお、図１において、８は読み出し手段６で読み出された信号を出力する垂直信号線である。

また、図１において、９は垂直回路であり、該垂直回路９には、画素部の各行毎に各単位画素７のリセット手段４及び読み出し手段６のオン及びオフを制御するリセット制御信号φＲＥＳ（ｎ），φＲＥＳ（ｎ＋１），・・・・・を印加するリセット制御信号線と、読み出し制御信号φＳＥＬ（ｎ），φＳＥＬ（ｎ＋１），・・・・・を印加する読み出し制御信号線がそれぞれ接続されている。また、垂直回路９には、画素部の２行毎の各単位画素７の転送手段３及び排出手段５のオン及びオフを共通に制御する転送制御信号φＴＸ１（ｎ，ｎ＋１），φＴＸ１（ｎ＋２，ｎ＋３），・・・・・を印加する転送制御信号線と、排出制御信号φＴＸ２（ｎ＋１，ｎ＋２），φＴＸ２（ｎ＋３，ｎ＋４），・・・・・を印加する排出制御信号線が、行毎に交互に接続されている。なお、φＲＥＳ（ｎ），φＲＥＳ（ｎ＋１），・・・・・、φＳＥＬ（ｎ），φＳＥＬ（ｎ＋１），・・・・・、φＴＸ１（ｎ，ｎ＋１），φＴＸ１（ｎ＋２，ｎ＋３），・・・・・、φＴＸ２（ｎ＋１，ｎ＋２），φＴＸ２（ｎ＋３，ｎ＋４），・・・・・の添字、（ｎ），（ｎ＋１）・・・・・は行位置を表しており、図１においては、各制御信号線には、対応する各制御信号の表示を付して示している。また、図１において、10は水平回路であり、垂直信号線８を選択して、その垂直信号線に接続されている画素列に係る画素の信号を出力するようになっており、13は垂直回路９及び水平回路10の動作を制御するコントローラである。

ここで、本実施例においては、前記複数画素からなる画素部のうち奇数行目の各画素の転送手段と、前記奇数行目の画素行に対して副走査方向（垂直上方向）において隣接する偶数行目の各画素の転送手段に共通に接続された転送制御信号線φＴＸ１（ｎ，ｎ＋１），φＴＸ１（ｎ＋２，ｎ＋３），・・・・・が１行おきに配置されている。また、前記複数画素からなる画素部のうち偶数行目の各画素の排出手段と、前記偶数行目の画素行に対して副走査方向（垂直上方向）において隣接する奇数行目の各画素の排出手段に共通に接続された排出制御信号線φＴＸ２（ｎ＋１，ｎ＋２），φＴＸ２（ｎ＋３，ｎ＋４），・・・・・が１行おきに配置されている。

次に、図２に示すタイミングチャートを参照しながら、図１に示す実施例１に係る固体撮像装置の動作について説明する。なお、図２に示すタイミングチャートでは、８行の画素行をもつ画素部を想定して動作タイミングが示されている。図２に示すように、排出制御信号φＴＸ２（２，３），φＴＸ２（４，５），φＴＸ２（６，７）を一括してＨレベルとすることで、排出手段５による全画素一括のリセット動作が開始する。所定の時間を経過した後、上記排出制御信号φＴＸ２（２，３），φＴＸ２（４，５），φＴＸ２（６，７）を一括してＬレベルとすることで、排出手段５による全画素一括のリセット動作が完了し、全画素の露光が開始される（時点ｔ₁ ）。

所定の露光時間を経た後、全画素一括転送のタイミングｔ₂ において、転送制御信号φＴＸ１（１，２），φＴＸ１（３，４），φＴＸ１（５，６），φＴＸ１（７，８）を一括してＨレベルとすることで、転送手段３により全画素の光電変換手段１に蓄積された光電荷を一括してメモリ手段２に転送し、露光を終了させる。露光転送動作が終了すると、次いで１行目から順に、読み出し制御信号φＳＥＬ（ｎ），φＳＥＬ（ｎ＋１），・・・・・による読み出し手段６を用いて信号の読み出しを開始し、垂直信号線８に出力する。

本実施例においては、メモリ手段２をリセットするリセット制御信号線及びメモリ手段２の信号を読み出す読み出し制御信号線は、各行毎に配置されているが、垂直方向に隣接する画素の排出手段５に共通に接続され、該排出手段５を制御する排出制御信号線と、垂直方向に隣接する画素の転送手段３に共通に接続され、該転送手段３を制御する転送制御信号線とは、垂直方向に交互に配置させているので、画素部の各行に対しては、３本の制御信号線が配置されることになり、配線数を減らすことができる。これにより、画素部の構造が簡単になると共に、開口率を向上させることができる。

（実施例２）
次に、図３を用いて実施例２に係る固体撮像装置の構成について説明する。実施例２に係る固体撮像装置の構成が実施例１に係る固体撮像装置の構成との相違点は、次の通りである。すなわち、実施例１においては、単位画素が２次元的に配列された画素部の一側に垂直回路９を備え、該垂直回路９に、各行毎にリセット制御信号線φＲＥＳ（ｎ），φＲＥＳ（ｎ＋１），・・・・・と読み出し制御信号線φＳＥＬ（ｎ），φＳＥＬ（ｎ＋１），・・・・・を接続し、転送制御信号線φＴＸ１（ｎ，ｎ＋１），φＴＸ１（ｎ＋２，ｎ＋３），・・・・・と排出制御信号線φＴＸ２（ｎ＋１，ｎ＋２），φＴＸ２（ｎ＋３，ｎ＋４），・・・・・を各行に交互に接続している。これに対し実施例２においては、単位画素が２次元的に配列された画素部を挟んで一側に第１の垂直回路11を、他側に第２の垂直回路12を備え、リセット制御信号線φＲＥＳ（ｎ），φＲＥＳ（ｎ＋１），・・・・・及び読み出し制御信号線φＳＥＬ（ｎ），φＳＥＬ（ｎ＋１），・・・・・は第２の垂直回路12に接続し、転送制御信号線φＴＸ１（ｎ，ｎ＋１），φＴＸ１（ｎ＋２，ｎ＋３），・・・・・、及び排出制御信号線φＴＸ２（ｎ＋１，ｎ＋２），φＴＸ２（ｎ＋３，ｎ＋４），・・・・・は第１の垂直回路11に接続している。

ここで、リセット制御信号線φＲＥＳ（ｎ），φＲＥＳ（ｎ＋１），・・・・・及び読み出し制御信号線φＳＥＬ（ｎ），φＳＥＬ（ｎ＋１），・・・・・は、画素部の副走査方向（垂直上方向）に順次走査する制御信号であり、転送制御信号線φＴＸ１（ｎ，ｎ＋１），φＴＸ１（ｎ＋２，ｎ＋３），・・・・・及び排出制御信号線φＴＸ２（ｎ＋１，ｎ＋２），φＴＸ２（ｎ＋３，ｎ＋４），・・・・・は、画素部の全画素一括して制御する制御信号である。順次走査する制御信号を制御するためには、走査回路やデコーダ回路などが一般的に用いられ、全画素一括して制御するためには全画素を一括して駆動するためのドライバ回路などが必要になる。

本実施例においては、全画素一括制御信号と順次走査制御信号とを第１の垂直回路と第２の垂直回路に振り分けているので、順次走査するための走査回路やデコーダ回路は一側の垂直回路のみにあればよく、全画素を一括で駆動するためのドライバ回路や電源供給なども他側のみにあればよい。これにより、本実施例２では、実施例１の効果に加え、垂直回路のレイアウトが簡単になる効果もあり、より好適である。

（実施例３）
次に、実施例３について説明する。、本実施例に係る固体撮像装置の基本構成は、実施例１又は２と同じである。本実施例は、実施例１又は２に示した画素部に、図４に示す構成のカラーフィルタアレイを配置したものである。図４において、Ｇr 及びＧb は緑フィルタ、Ｂは青フィルタ、Ｒは赤フィルタを示す。このようなカラーフィルタの配列では、副走査方向（垂直方向）のカラーフィルタの繰り返し周期が２行毎に同じパターンを繰り返す、いわゆるベイヤパターンとなっている。

このようなカラーフィルタ配列のカラーフィルタアレイを、実施例１あるいは実施例２に示した画素部に配置すると、実施例１又は実施例２の画素部において、リセット制御信号線及び読み出し制御信号線は各行毎に、転送制御信号線及び排出制御信号線は各行に交互に配置されており、各制御信号線は２行毎の繰り返し構造となっている。この繰り返し構造の周期は、画素部上に配置する上記カラーフィルタアレイにおけるカラーフィルタの配列の繰り返し周期が一致する。これにより、同じカラーフィルタの中での感度差などによる周期的なパターンなどが発生せず、したがって補正などを要せず良好な画像を得ることができる。

なお、上記各実施例においては、転送制御信号線は、画素部の奇数行の各画素の転送手段と該奇数行に対して副走査方向において隣接する偶数行の各画素の転送手段に共通に接続するように画素部の奇数行毎に配置し、排出制御信号線は、画素部の偶数行の各画素の排出手段と該偶数行に対して副走査方向において隣接する奇数行の各画素の排出手段に共通に接続するように画素部の偶数行毎に配置したものを示したが、転送制御信号線は偶数行毎に、排出制御信号線は奇数行毎に入れ替えて配置してもよいことは、言うまでもない。また、上記実施例２においては、第１の垂直回路を画素部の右側に、第２の垂直回路を左側に配置したものを示したが、左右の配置換えをしてもよいことは、言うまでもない。

本発明に係る固体撮像装置の実施例１の構成を示す回路構成図である。図１に示した実施例１の動作を説明するためのタイミングチャートである。実施例２に係る固体撮像装置の構成を示す回路構成図である。実施例３に係る固体撮像装置に用いるカラーフィルタの構成を示す図である。従来の一括シャッタ機能を有する固体撮像装置に用いられる画素の構成を示す回路構成図である。図５に示した画素を用いた一括シャッタ機能を有する従来の固体撮像装置の構成例を示す回路構成図である。図６に示した固体撮像装置の動作を説明するためのタイミングチャートである。

１光電変換手段
２メモリ手段
３転送手段
４リセット手段
５排出手段
６読み出し手段
７単位画素
８垂直信号線
９垂直回路
10 水平回路
11 第１の垂直回路
12 第２の垂直回路
13 コントローラ

Claims

光電変換手段と、該光電変換手段の光電変換信号を記憶するメモリ手段と、前記光電変換信号を前記メモリ手段に転送する転送手段と、前記メモリ手段をリセットするリセット手段と、前記光電変換手段に蓄積された光電変換信号を排出する排出手段と、前記メモリ手段の光電変換信号を読み出すための読み出し手段とを有する画素が複数２次元的に配列された画素部と、
垂直方向に隣接する前記画素の排出手段に共通に接続され、該排出手段を制御する排出制御信号線、及び垂直方向に隣接する前記画素の転送手段に共通に接続され、該転送手段を制御する転送制御信号線が垂直方向に交互に配置され、前記画素部において前記転送手段と前記排出手段とが互いに異なる隣接画素行において同期して作動するように制御する垂直回路と、
前記排出手段と前記転送手段とを各々一括して動作させるように前記垂直回路を制御する一括制御手段とを有する固体撮像装置。
前記垂直回路は、前記画素部を挟んで配置される第１及び第２の垂直回路からなり、前記第１の垂直回路は前記排出制御信号線と前記転送制御信号線とを備え、前記第２の垂直回路は前記排出制御信号線及び前記転送制御信号線を除く前記画素の動作を制御する制御信号線を備えていることを特徴とする請求項１に係る固体撮像装置。