JPS59108470A - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JPS59108470A
JPS59108470A JP57218924A JP21892482A JPS59108470A JP S59108470 A JPS59108470 A JP S59108470A JP 57218924 A JP57218924 A JP 57218924A JP 21892482 A JP21892482 A JP 21892482A JP S59108470 A JPS59108470 A JP S59108470A
Authority
JP
Japan
Prior art keywords
region
layer
source
cells
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57218924A
Other languages
English (en)
Other versions
JPH0414548B2 (ja
Inventor
Junichi Nishizawa
潤一 西澤
Naoshige Tamamushi
玉蟲 尚茂
Soubee Suzuki
鈴木 壮兵衛
Tetsuo Sen
哲夫 笘
Akio Azuma
昭男 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP57218924A priority Critical patent/JPS59108470A/ja
Publication of JPS59108470A publication Critical patent/JPS59108470A/ja
Publication of JPH0414548B2 publication Critical patent/JPH0414548B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14679Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、固体撮像装置にかかり、特にSITすなわち
静電誘導型トランゾスタを使用する・固体撮像装置の改
良に関する。
SITを使用する固体撮像装置は、出発技術として特許
出願公開昭和55年第15229号公報にもっとも基本
的な装置が開示されており、更に、この装置のより具体
化されたもの、また改良されたものが特許願昭和56年
第204656号、同昭和57年第157693号とし
て提案されている。
SITは、基本的な構成はJ −FET (接合型電界
効果トランゾスタ)と同様であるが、チャンネル部分を
構成する半導体層の不純物密度が低いという特長を有し
ている。例えば一般的なJ−FETにおいては、チャン
ネル領域の不純物密度が1015ないしI Q ”cm
−’であるのに対し、SITでは1012ないし101
”cm−’程度である。
このため、チャンネル領域に形成される空乏層は、何ら
外部から電圧を印加しない熱平衡の状態においても、広
い範囲に形成され、更にはチャンネルの長さが短いとい
う特長を有する。
以上のような通常のJ −FETと異なる特長に基因し
て、熱平衡状態あるいはケ゛−トをわずかに逆バイアス
した状態でチャンネルがピンチオフ状態となり、ソース
電極の直前に電位障壁が出現し、これによってソース電
極からドレイン電極に流れる電流を構成するキャリアの
移動量の制御を行うことができる。すなわち、ドレイン
電流は、該電位障壁を越えてドレイン電極に到達するキ
ャリアの量によって決定される。
他方、前述した電位障壁の程度は、ドレイン電極に印加
(ソース電極を基準とする)されるドレイン電圧によっ
ても変化する。すなわち、ドレイン電圧が印加されるこ
とによって、静電誘導が生じ、まだチャンネル領域の不
純物密度が低いために電位障壁の高さが変化し、更には
、電位障壁のピーク点(以下「真のケ゛−ト」という)
が移動する。例えば、チャンネルがn−の半導体によっ
て形成され、正のドレイン電圧が印加されると、電位障
壁のポテンシャルが低下するとともに真のケゝ−トの位
置は、ソース電極の方向に移動する。
更に、電位障壁の程度は、チャンネル領域に入射する光
によって形成される電子−正孔対の蓄積によっても変化
する。すなわち、チャンネル領域の空乏層付近で生成さ
れた電子、正孔は、電位障壁に沿って移動して分離され
、ダート領域に蓄積される。このため、電位障壁のポテ
ンシャルが変化する。この変化の程度は、入射する光量
に対応する。従って、適当なドレイン電圧を印加するこ
とによって流れるドレイン電流ないしソース電流は、入
射光量に対応する大きさとなる。
以上のように、電位障壁の程度は、ケ8−ト電圧、ドレ
イン電圧あるいは光の入射によって変化する。従って、
例えば、光が入射してもチャンネルがOFFの状態を維
持するようにバイアス電圧を印加して入射光によるキャ
リアを蓄積し、更に、適当な読出し用の電圧を印加すれ
ば、非破壊すなわちキャリアの蓄積状態を何ら破壊する
ことなく画像情報すなわち入射光の程度を読(5) み出すことが可能となる。このような原理に基づいて固
体撮像装置を構成することができる。
第1図(〜及び(B)には、従来のSITを使用する固
体撮像装置の主要部分が示されている。
第1図(A)は、半導体による構成部分を示す平面図で
あり、同図(B)は、同図(A)の矢印■の方向からみ
た断面図である。これら第1図(A)及び(B)におい
て、シリコン(Si )などの材料を用いた不純物密度
が高いn+層の基板110上には、不純物密度の低いn
一層から成るチャンネル領域112が形成されている。
このチャンネル領域112を形成するn一層の上面には
、不純物密度が高いp+層から成るコントロールケゝ−
ト領域114が設けられており、このコントロールゲー
ト領域114の周囲には、不純物密度が高いn+層から
なるソース領域116が設けられている。
これらのコントロールケゝ−ト領域114及びソース領
域116は、適当な間隔で規則的かつ2次元のマ) I
Jクス状に配列されており一組の(6) コントロールケ−ト領域114及びソース領域116に
よって一画素に対応するセルが形成されている。
隣接するソース領域116間には、不純物密度が高いp
+層から成るフローティングケ゛−ト領域118が形成
されている。このフローティングゲート領域118は、
隣接するセルに対して共通に設けられており、図示しな
い適当な電極手段によって、ソース領域116と同電位
ないしは所定の電位に保持される。これによってチャン
ネル領域112中に空乏層ないしは電位障壁が形成され
、各セル間のチャンネルの分離が行なわれる。
また、基板110の裏面には、各セル共通のドレイン電
極128が設けられている。
以上のような構成を有する従来の固体撮像装置において
は、装置としての機能は十分有するものの各領域の構成
が複雑であり、このだめ、セル1つ当りの占有面積が広
く々って集積化の観点から好ましくない。換言すれば、
セルの占有面積を小さくして密度の高い集積化を行うと
各セルのコントロールケ−ト領域114の面積すなわち
受光面積が小さくなって感度が低下せざるを得ない。
本発明は、かかる点に鑑みてなされたものであり、高密
度の集積化を行っても十分々感度を得ることができる固
体撮像装置を提供することをその目的とする。
すなわち、本発明は、ソースないしはドレイン領域を、
ケ゛−ト領域の外周の一部分に形成し、更に、各セル間
の分離の一部を絶縁分離領域によって行う固体撮像装置
によって前記目的を達成しようとするものである。
以下、本発明を添附図面に示す実施例に従って詳細に説
明する。
第2図(A)及び(B)には、本発明にょるSITを使
用する固体撮像装置の一実施例が示されている。
この図のうち、(A)は、一部を切除した平面図であり
、(B)は、(A)の平面図の矢印■の方向から見た一
部省略した端面図である。更に、第1図(B)に対応す
る端面が第3図に拡大して示されている。
これら第2図(A)及び(B)並びに第3図において、
シリコン(Sl)々どの材料を用いた不純物密度が高い
n+層の基板10上には、不純物密度の低いn一層から
成るチャンネル領域12が形成されている。
このチャンネル領域12を形成するn一層の上面には、
不純物密度が高いp+層から成るコントロールケート領
域14が設けられておりこのコントロールケ−ト領域1
4の側部には、不純物密度が高いn+層からなるソース
領域16が設けられている。
これらのコントロールケゝ−ト領域14及びソース領域
16は、第2図(A)に示すように、適当な間隔で規則
的かつ2次元的にマ) IJクス状に配列されており、
−組のコントロールケゝ−ト領域14及びソース領域1
6によって一画素に対応するセルが形成されている。
ソース領域16は、各セルにおいて同一の位(9) 置には配置されておらず、第2図の左右方向に位置する
セルにおいて、ソース領域16が対峙するように配置さ
れている。更に、対峙するソース領域16の間には、不
純物密度が高いp+層から成るフローティングゲ−ト領
域18が形成されている。すなわち、このフローティン
グケゝ−ト領域18を中心として左右対称となるように
コントロールゲート領域14及びソース領域16が配置
されている。このフローティングケゝ−ト領域18は、
左右に位置するセルに対して共通に設けられており、図
示しない適当な電極手段によって、ソース領域16と同
電位ないしは所定の電位に保持される。これによって、
チャンネル領域12中に空乏層ないしは電位障壁が形成
され、各セル間のチャンネルの分離が行なわれる。
フローティングケ゛−ト領域18を共有する左右の1組
のセル(以下「セルブロック」という)が占有する領域
以外すなわち各セルブロック間には、絶縁層から成る絶
縁分離領域18Iがコ(10) ントロールケゝ−ト領域14に接して形成されている。
この絶縁分離領域181は、第2図(B)又は第3図に
示すように、他の領域に比較してチャンネル領域12が
形成されるn一層の深部にまで及んでおり、各セル間の
チャンネルの分離が良好に行なわれるようになっている
。すなわち、絶縁分離領域18Iは、各セルの分離を行
うという点でフローティングケゝ−ト領域18と同様の
機能を有するが、電位ないしはポテンシャルの基準を与
えるという機能はない。チャンネル領域12が形成され
ているn一層の上面には、コントロールゲート領域14
及びソース領域16の露出部分を除く全体に酸化シリコ
ン(5102)膜20が表面保護のために形成されてい
る。ソース領域16のうち露出部分には、ソース電極2
2が形成されており、更に各セルのソース領域16の並
んでいる方向に接続されている。この接続の方向は、第
2図(A)に示されているように、後述するケ゛−ト電
極の接続方向と直交する方向である。
次に、コントロールゲート領域14の露出部分には、ダ
ート電極24が絶縁層26を介して形成されている。絶
縁層z6は、例えば5102膜から成シ、前記ソース電
極22の上に延長して設けられており、この絶縁層26
上に沿ってケゝ−ト電極24が形成されている。すなわ
ち、絶縁層26によって、コントロールゲ−ト領域14
とケ8−ト電極24との間にコンデンサが形成されると
ともに、ソース電極22とケゝ−ト電極24との絶縁が
行なわれている。このケ゛−ト電極24の接続の方向と
、ソース電極22の接続の方向とは直交しており、これ
によっていずれかのセルに蓄積されている情報の読み出
しが可能となる。すなわち、複数のソース電極22の任
意の1つを選択し、複数のダート電極24の任意の1つ
を選択すれば、両電極の交わる位置のセルが選択される
基板10のうち、チャンネル領域12が形成されている
n一層と反対側には、ドレイン電極28が形成されてい
る。
次に、」二連した構造を有する固体撮像装置の電気的々
等価回路と、各電極間の接続について説明する。
第4図には、電気回路と外部装置との接続が示されてい
る。また、外部装置との接続の一部は、第3図にも示さ
れている。これらの図において、画素単位に該当するセ
ルPCは、第1図(A)において示したように、二次元
的にマトリクス状に複数個配列されている(第4図参照
)。複数のケゝ−ト電極24には、読み出しアドレス回
路30が各々接続されており、順に読み出し用のパルス
電圧が印加されるようになっている。
他方、複数のソース電極22は、スイッチング動作をす
るトランジスタ40のドレインに各々接続されている。
この複数のトランジスタ40のソースは、出力端子38
に各々接続されており、更にケ゛−トは、ビデオライン
選択回路32に各々接続されている。このビデオライン
選択回路32からは、トランジスタ40に対して順に選
択パルス電圧が出力されるようになってお(13) す、これによってトランジスタ40が順次駆動される。
トランジスタ40は、例えば通常はr OFF Jの状
態にあるSITによって構成されており、読み出しアド
レス回路30及びビデオライン選択回路32は、例えば
シフトレノスタによって構成されている。
まだ、出力端子38とアースすなわちドレイン電極28
との間には、負荷抵抗34及び電源36が接続されてお
り、これによって読み出し時のドレイン電流が形成され
、更にはドレイン電流が電圧に変換されるようになって
いる。
なお、第4図において、一点鎖線で示した領域IMが第
1図(A)等に示されている構造の部分に該当する。
次に、上記実施例の全体動作について説明する。
まず、各セルに対して光が入射すると、コントロールゲ
−ト領域14からチャンネル領域12にわたって形成さ
れている電位傾斜部分にrlA) 電子−正孔対が生成される。詳述すると、入射光は、コ
ントロールゲ−ト領域14を主として通過してチャンネ
ル領域12にまで達し、電子−正孔対が生成される。生
成された電子−正孔対のうち、電子は、ドレイン電極2
8の方向に移動し、正孔はコントロールゲ−ト領域14
の方向に移動し、蓄積される。この正孔の蓄積は、コン
トロールゲート領域14とケゝ−)電l124との間に
コンデンサが形成されていることによる。
以上の動作によって画像情報が各セルに蓄積される。次
に、ビデオライン選択回路32によって、複数あるソー
ス電極22のうちの1つに接続されているトランジスタ
40に選択ノEルス電圧が印加される。これによって該
当するトランジスタ40が駆動され、第4図に示されて
いるセルPCのうち、該当する列方向に配置されている
複数のセルPCのソース電極22及びドレイン電極28
が抵抗34を介して電源36に接続される。これによっ
て、ドレイン電流の流れる準備が終了する。々お、この
状態では、各セルpcが非導通の状態となるように、例
えば電源36の電圧等が調整されている。
以上の動作によって画像情報を読み出す対象となるビデ
オラインが選択される。次に、読み出しアドレス回路3
0によって複数あるケゝ−ト電極24に対し順にパルス
電圧が印加される。
これによって、選択されたビデオライン上に位置するセ
ルPCが順に次々と導通し、コントロールゲート領域1
4に蓄積された正孔の量すなわち入射光量に対応するド
レイン電流が抵抗34に流れ、更には抵抗34によって
電圧に変換されて出力端子38から出力される。
以上の動作によって、入射光に対応する画像一 情報は、出力端子38の電圧変化して良好に出力される
こととなる。
第5図には、本発明によるラインセンサの実施例が示さ
れている。
なお、上述した実施例と同様の構成部分については、同
一の符号が付されており、以下の説明を省略する。
このラインセンサの実施例においては、各セルのソース
領域16Lが、すべてのセルに対して共通に設けられて
おり、またフローティングケート領域18Lも同様であ
る。ラインセンサの場合には、上述したビデオラインの
選択が必要とされないので、ソース領域16Lを共通に
構成することができる。フローティングゲ−ト領域18
Lは、必ずしも共通にする必要はない。
なお、上述した実施例においても、フローティングケ゛
−ト領域18を各セル共通に構成してもよい。
ビデオライン選択回路32L及びトランジスタ40Lは
、必ずしも必要ではないが、第4図との対比のために図
示されている。
以上のように、各セルブロックが絶縁分離領域18Iに
よって良好に分離されているため、出力端子38からの
出力は、きわめて良好で更に、第1図(A)と第2図(
A)ないしは第5図とを比較すれば明らかなように、コ
ントロールゲート(17) 領域が広く々っているので、各セルの感度が向上する。
しかしながら、上記実施例においては、フローティング
ケ゛−ト領域18にも、光が入射することによって正孔
が蓄積され、セルブロックを構成する1組のセルpc間
の分離が良好に行なわれないという不都合が生ずる。
このような不都合を解消する他の実施例について説明す
る。第6図(A)、(B)には、本発明の他の実施例が
示されており、第6図(A)は第2図(A)に対応する
平面図であり、第6図(B)は第2図(B)に対応する
端面図であって、第6図(A)の矢印■から見た図であ
る。なお、この第6図(4)、(B)において、第2図
ないし第5図と同様の構成部分については、同様の符号
を用いることとし、説明を省略する。
この第7図(A)、(B)に示されている実施例では、
ソース領域46は、フローティングゲート領域18に接
近して設けられている。すなわち、ソース領域46とフ
ローティング+”−上領域1Bとの距離をWA、ソース
領域46とコントロー(18) ルケ゛−ト領域14との距離をWBとすると、WA(W
Bの関係になる。このようにすると、コントロールケ゛
−ト領域14側に形成される電位障壁力いしは拡散電位
よりもフローティングゲート領域18側に形成される電
位障壁の方が高くなるため、セルブロック内のセル26
間の分離が良好となる。
更に、本実施例においては、ソース領域46及びフロー
ティングゲ−ト領域18側に、絶縁膜42を介してアル
ミニウムのしゃ光膜44が形成されている。このだめ、
フローティンフケ8−ト領域18の部分には光が侵入せ
ず、フローティングケ゛−ト領域18に対する正孔の蓄
積が行なわれない。このだめ、セル26間の分離が良好
となる。
このようなセル間の分離の向上は、その他に、フローテ
ィングケゝ−ト領域18をコントロールゲ−ト領域14
よりもチャンネル領域12に対して深く形成することに
よっても達成でき、また、フローティングケゝ−ト領域
18の不純物密度をコントロールゲート領域14よりも
高くすることによっても達成できる。
以上のいずれかの手段あるいは複数の手段の組合せによ
って、セルブロックを構成するセル26間の分離を良好
に行うことができ、単位面積当りに配列されるセルpc
の集積度を著しく向上させることができる。
次に、上述した固体撮像装置の製造工程について第7図
(A)乃至(S)を参照し々から説明する。
まず、基板IOとしては、アンチモン(sb)が1.0
18cm−3程度ドープされているn+型のシリコン基
板を用いる。チャンネル領域12が形成されるn一層5
0は、基板IOの(111)面上に設けられる。とのn
一層50は、エピタキシャル成長させて形成する。すな
わち、n一層50は、入射光によって電子−正孔対が形
成され、更には分離されるとともに、チャンネル領域1
2が形成されるだめ、転位欠陥などを十分に除去する必
要があるからである。このn″′層50は、1170℃
の温度で5ないし10μm程度好ましくは8μmの厚さ
に形成され、不純物密度は1013ないし10  t:
m  程度好ましくは2×10Crn  程度である。
なお、n一層50における電子−正孔の再結合を防止し
て分離されたキャリア特に正孔の寿命を長くするため、
重金属に対するケ゛7タリングを施すようにしてもよい
次に、酸化膜90がn一層500表面全体にわたって形
成される。この酸化膜90の膜厚は、400X程度であ
って、酸素雰囲気中に1000℃、40分程度侵すこと
によって形成される。
酸化膜90上には、全体にわたって813 N4の被膜
92がCVD法によって1200X程度の膜厚で形成さ
れる。形成は、800℃、40分程度反応ガス雰囲気に
侵することによって行なわれる。この状態が第7図(A
)に示されている。
次に、適当なマスクを使用して、プラズマエツチングが
行なわれ、絶縁分離領域18Iに対応する部分の被膜9
2がエツチングされる。この操作は、気圧0.ITor
rのCF4及び02の混合(21) ガス雰囲気で行なわれる。このエツチングが終了した状
態が第7図(B)に示されている。
同様の操作により酸化膜90もエツチングされる。
次に酸化が行なわれ、絶縁分離領域18Iに対応するS
 102層94が形成される。この場合に、前記エツチ
ングによって露出しだn一層50に対して1μm程度の
プラズマによるエツチングを行うようにしてもよい。こ
のプラズマエツチングの操作は、例えばpcz3のガス
雰囲気中で行なわれる。この操作の終了時の状態が第7
図(C)に示されている。
次に適当なマスクを使用してプラズマエツチングを行い
、被膜92に対して、コントロールゲート領域14に対
応するp+層54及びフローティングケ゛−ト領域18
に対応するp+層56の・ぐターンが第7図(D)に示
すように形成され、更にはB B r 3などのアクセ
プタとなる不純物が注入される。この操作によって第7
図(]10に示すようにp+層54及びp+層56が形
成される。不純物(22) の注入法としては、不純物を蒸着した後に熱拡散によっ
て行ってもよく、あるいはイオン注入法によってもよい
。熱拡散による場合には、例えば1100℃の酸素又は
ウニ、ト酸素(ないしは水蒸気)雰囲気中で不純物の注
入が行なわれる。
次に、0.1. Torr 、 CF 及び02のガス
雰囲気によるプラズマエツチングにより被膜92を除去
するとともに、・フット酸化膜エツチングにより酸化膜
90を除去する。この状態が第7図(F)に示されてい
る。
次に、n一層の表面全体に、酸化膜52が形成される。
この操作は、、1100℃の酸素雰囲気に30分程度侵
すことによって行なわれ、膜厚は例えば5000X程度
である。
なお、p+層54,56(特にp+層54)は、1ない
し5μm程度、好捷しくは1ないし3μm程度の厚さに
形成され、酸化膜52は、表面保護のために形成される
次に、ソース領域16又は46に対応する一層60を形
成するだめ、マスク合せが行表われ、フォトエツチング
(ウェットエツチング)によって、一層60のパターン
が酸化膜52に第7図(功に示すように形成される。こ
の状態で熱拡散ないしはイオン注入法によって、例えば
ヒ素(As )がp+層54,56に注入された不純物
と同様に注入される。この操作によって第7図(I)に
示すように一層60が形成される。
次に、表面全体にわたって、DOPO8(リンが注入さ
れた多結晶シリコン)層62が第7図(J)に示すよう
に形成される。このDOPO6層62は、S ] H4
及びPH3のガス雰囲気によるCVD法によって形成さ
れる。
次に、適当なマスクを使用して、プラズマエツチングを
行うことによって、DOPO8層62の一部をエツチン
グし、ソース電極22に対応する電極層64を形成する
。この様子は第7図(K)に示されている。プラズマエ
ツチングには、CF4.CF4及び02あるいはPCl
3などのガス雰囲気が使用される。
次に、表面全体にわたって’I PSG(IJンガラス
)層66が層間絶縁層として第7図(L)に示すように
形成される。このPSG層66は、CVD法によって行
なわれ、例えば5IH4,02及びPH5のガス雰囲気
中で400℃程度に加熱することによって行なわれる。
あるいは、SiH4,N20及びPH6のガス雰囲気中
で750℃程度に加熱することによって行々われる。
次に、適当なマスクを使用してウェットエツチングが行
なわれ、p+層54の表面が露出される。
次に、表面全体にわたって、Si3N4による絶縁層6
8が第7図(縛に示すように形成される。
絶縁層68の形成は、SiH4及びNH6のガス雰囲気
中で400ないし700■の膜厚にCVD法により行な
われる。
次に、SnO2あるいは’1  noposによる電極
層70が、表面全体にわたって第7図(ロ)に示すよう
に形成される。この電極層70は、例えば3oooi程
度の厚さに5bCt5などを使用して(25) CVD法により形成される。
次に、適当なマスクを使用してプラズマエツチングが行
なわれ、電極層70のうちp+層54上の部分を除いた
部分が第7図(0)に示すようにエツチングされる。こ
の操作は、CCZ4r CF4 tCF4+02あるい
はPCl3などのガスを使用して行われる。
以上の操作によって、第2図ないし第5図に示されてい
る実施例における固体撮像装置が製造される。なお、第
2図ないし第5図に示されている装置は、説明ために主
要々る部分のみが示されている。まだ、ソース領域16
に対応するn+層60の位置及び形状は、第7図(槌に
おける工程において、マスクの形状を適当に変更するこ
とによって簡単に行うことができる。
次に、第6図に示されている実施例において説明しだし
ゃ光膜44の形成について第7図(P)ないしくS)を
参照しながら説明する。なお第6図に示されているしゃ
光膜44は、ゲート電極24の下側に設けられているが
、以下の操作に(26) よって形成されるしゃ光膜44は、ダート電極24の上
側に形成される。いずれの配置であっても、その機能は
同様である。
まず、適当なマスクを使用してゾ2ズマエッチングによ
りp+層56の上方の絶縁層68の一部を第7図(P)
に示すようにエツチングする。この操作は、例えばCF
4のガス雰囲気を使用して行なわれる。
次に、ウェットエツチングにより露出したPSG層66
及び酸化膜5zを第7図([相]に示すようにエツチン
グする。
次に、第7図(R)に示すように、表面全体にわたって
、1.0μm程度の膜厚でアルミニウムのしゃ光層72
を形成する。このしゃ光層72は、電子ビーム又は抵抗
加熱による真空蒸着、あるいはスパッタリングによって
行なわれる。
次に、適当なマスクを使用してしゃ光層72の一部をエ
ツチングするとともに、基板10に対してアルミニウム
による電極層80を形成する。この状態は、第7図(S
)に示されている。この電極層80の形成は、例えば7
/ターなどの方法によって行なわれる。
なお、しゃ光層フ2とp+層56とを接続するのは、し
ゃ光層を介してp+層56に適当なバイアス電圧を印加
することによって、第6図に示す実施例において説明し
たようにセルpc間の分離の向上を図るためである。
以上説明した製造工程は、−例にすぎず、他の製造工程
によって製造してもよい。まだ、使用する材料なども他
のものを使用してよく、例えば、n一層50は、不純物
が注入されていない真性の半導体でもよい。また、絶縁
層68としては、8102 + AA203 +酸化タ
ンタルあるいはこれらの複合膜でもよい。
以上の説明のように、上記いずれの実施例においてもn
一層によってチャンネルが形成される場合を示したが、
真性ないしはp−の半導体層によってチャンネルを形成
するようにしてもよい。
また、ソースとドレインは上記実施例と逆に対応させて
も、同様の作用を奏することができる。
ビデオラインの選択あるいは読み出し用のノ9ルス電圧
の印加についても同様であって、上記実施例と逆にして
もよい。
また、駆動用のトランジスタ40は、通常のトランジス
タを使用してもよく、このトランジスタ40及び読み出
しアドレス回路30、ビデオライン選択回路32を撮像
装置と一体化して集積回路として構成するようにしても
よい。材料としては、主としてシリコンを用いたが、本
発明は何らこれに限定されるものではなく、ゲルマニウ
ム、m−v族化合物半導体等を用いることもできる。
更に、カラーの画像情報を得るためには、セルpcのマ
トリクスを、例えば赤(匂、緑(G)、青(B)に対応
して構成し、入射光を色フィルタにかけることによって
R,G、Hの光を分離して各セルPCに入射させるよう
にすればよい。
以上説明したように、本発明よれば、各セルブロック間
をチャンネル領域の深部に及ぶ絶縁層によって形成する
とともに、各セルのソース(29) (−!たはドレーン)領域をゲート領域の一側部のみに
配置することとしたので、セル当りの受光領域の占める
割合が増し、感度の低下を招くことなく集積度の向上を
図ることができるというすぐれた効果を有する。
【図面の簡単な説明】
第1図(A) 、 (B)は従来の固体撮像装置の半導
体部分の構成を示す図、第2図(A)は本発明による固
体撮像装置の一部を示す平面図、第2図(B)は第2図
(A)の矢印■から見た一部省略した端面図、第3図は
第2図(B)の一部を拡大して示す端面図、第4図は電
気回路の構成を示す回路図、第5図は本発明によるライ
ンセンサの実施例を示す一部破断した平面図、第6図囚
は本発明の他の実施例を示す平面図、第6図(B)は第
6図(4)の矢印■から見た一部省略した端面図、第7
図(4)ないしくS)は製造工程の一例を示す説明図で
ある。 主要部分の符号の説明 1z・・・チャンネル領域、 14・・・ダート領域、 (qn) 16・・・ソース領域、 18I・・・絶縁分離領域、 24・・・ケゝ−ト電極、 P C・・・ セ ル 。 #f負大灘人  西1 尚− 特許出願人  富士写真フィルム株式会社(31) 第1図 1tじ 第7図 92 第7図 第7図 第7図

Claims (1)

  1. 【特許請求の範囲】 1、ゲート電極にコンデンサが形成されているSITに
    よって構成されたセルが複数個配列され、各セルに入射
    する光の量に対応するキャリアがチャンネル領域に接す
    る第1のケ゛−ト領域に蓄積されることによってソース
    領域及びドレイン領域を流れる電流が変化する固体撮像
    装置において、 前記ソース領域及びドレイン領域のうちのいずれか一方
    は、第10ケ゛−ト領域の周縁近くに部分的に形成され
    、 前記チャンネル領域の深部に及ぶ絶縁分離領域によって
    各セル間の分離の一部が形成され、該分離の残りの部分
    は、第1のケ゛−ト領域と同じ導電型で第1のケ゛−ト
    領域とは独立した第2のケ゛−ト領域によって形成され
    ていることを特徴とする固体撮像装置。 2、特許請求の範囲第1項記載の装置において、前記セ
    ルは2次元に配列され、各セルは、隣りあう2つのセル
    ごとに1つのセルブロックをなし、1つのセルブロック
    は、2つの第1のケ゛−ト領域と、該2つの第1のケゝ
    −ト領域の間に配置され該2つの第10ケ゛−ト領域に
    共通な単一の第2のダート領域と、該第1および第20
    ケゝ−ト領域の間にそれぞれ配置された前記ソース領域
    およびドレイン領域のうちの前記一方と、これらを包囲
    する絶縁分離領域とを含むことを特徴とする固体撮像装
    置。 3、特許請求の範囲第1項記載の装置において、前記セ
    ルは1次元に配列され、該セルの1次元配列は、第1の
    ダート領域の片側に前記ソース領域およびドレイン領域
    のうちの前記一方ならびに前記第2のゲート領域を含み
    、該配列の他方の側には前記絶縁分離領域が形成されて
    いることを特徴とする固体撮像装置。
JP57218924A 1982-12-14 1982-12-14 固体撮像装置 Granted JPS59108470A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57218924A JPS59108470A (ja) 1982-12-14 1982-12-14 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57218924A JPS59108470A (ja) 1982-12-14 1982-12-14 固体撮像装置

Publications (2)

Publication Number Publication Date
JPS59108470A true JPS59108470A (ja) 1984-06-22
JPH0414548B2 JPH0414548B2 (ja) 1992-03-13

Family

ID=16727450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57218924A Granted JPS59108470A (ja) 1982-12-14 1982-12-14 固体撮像装置

Country Status (1)

Country Link
JP (1) JPS59108470A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156982A (ja) * 1984-12-28 1986-07-16 Canon Inc 光電変換装置
JPH04102374U (ja) * 1991-02-07 1992-09-03 日本ビクター株式会社 クランプ回路
EP1310999A2 (en) * 2001-11-13 2003-05-14 Kabushiki Kaisha Toshiba Solid image sensor using junction gate type field-effect transistor as pixel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5038531A (ja) * 1973-08-07 1975-04-10
JPS5630371A (en) * 1979-08-18 1981-03-26 Semiconductor Res Found Semiconductor image pickup unit
JPS5795769A (en) * 1980-12-05 1982-06-14 Fuji Photo Film Co Ltd Semiconductor image pickup device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5038531A (ja) * 1973-08-07 1975-04-10
JPS5630371A (en) * 1979-08-18 1981-03-26 Semiconductor Res Found Semiconductor image pickup unit
JPS5795769A (en) * 1980-12-05 1982-06-14 Fuji Photo Film Co Ltd Semiconductor image pickup device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156982A (ja) * 1984-12-28 1986-07-16 Canon Inc 光電変換装置
JPH0523550B2 (ja) * 1984-12-28 1993-04-05 Canon Kk
JPH04102374U (ja) * 1991-02-07 1992-09-03 日本ビクター株式会社 クランプ回路
EP1310999A2 (en) * 2001-11-13 2003-05-14 Kabushiki Kaisha Toshiba Solid image sensor using junction gate type field-effect transistor as pixel
EP1310999A3 (en) * 2001-11-13 2006-03-01 Kabushiki Kaisha Toshiba Solid image sensor using junction gate type field-effect transistor as pixel
US7236197B2 (en) 2001-11-13 2007-06-26 Kabushiki Kaisha Toshiba Solid-state image sensor using junction gate type field-effect transistor as pixel
US7508017B2 (en) 2001-11-13 2009-03-24 Kabushiki Kaisha Toshiba Solid-state image sensor using junction gate type field-effect transistor as pixel
US7679667B2 (en) 2001-11-13 2010-03-16 Kabushiki Kaisha Toshiba Solid-state image sensor using junction gate type field-effect transistor as pixel

Also Published As

Publication number Publication date
JPH0414548B2 (ja) 1992-03-13

Similar Documents

Publication Publication Date Title
JP2848268B2 (ja) 固体撮像装置およびその製造方法
US5567632A (en) Method for fabricating solid state image sensor device having buried type photodiode
JP4354931B2 (ja) 固体撮像装置及びその製造方法
US4743955A (en) Photoelectric converting device
JP2797993B2 (ja) 固体撮像装置およびその製造方法
JPH05267695A (ja) 赤外線撮像装置
JPH11274461A (ja) 固体撮像装置とその製造方法
JPH07107928B2 (ja) 固体撮像装置
US7091463B2 (en) Solid state image pickup device with polysilicon transfer electrodes
US5210049A (en) Method of making a solid state image sensor
JP2959460B2 (ja) 固体撮像装置
JPS59108470A (ja) 固体撮像装置
JPH08255888A (ja) 固体撮像装置およびその製造方法
JP5030323B2 (ja) 固体撮像素子
US20190051682A1 (en) Solid-state imaging device and method of manufacturing the same
JPS59158681A (ja) 固体撮像装置
US4502203A (en) Method for fabricating semiconductor photodetector
JP3105781B2 (ja) 固体撮像装置
JPS59108472A (ja) 固体撮像装置
JPS59108473A (ja) 固体撮像装置
JPH1197666A (ja) 固体撮像装置およびその製造方法
JPH08204164A (ja) 積層型固体撮像装置及びその製造方法
JP3320589B2 (ja) 固体撮像素子及びその製造方法
JPH0473346B2 (ja)
JPH05183184A (ja) 固体撮像装置の製造方法