JPH04102374U - クランプ回路 - Google Patents

Abstract

(57)【要約】 【目的】 ビデオ信号を処理する際に使用する応答性が
良くしかもサグが非常に少なく動作の安定したクランプ
回路を提供すること。 【構成】 入力信号Ｖｉを保持するサンプルホ−ルド回
路３と、このサンプルホ−ルド回路３の保持電圧Ｖｓと
入力信号Ｖｉとの差電圧（Ｖｉ−Ｖｓ）を所定の基準電
圧Ｖｒｅｆに加算して出力信号Ｖｏを出力する演算回路
４とから構成した。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、ビデオ信号の処理において使用するクランプ回路に関する。

【０００２】

【従来の技術】

従来のクランプ回路は、図４に示すように構成されている。入力端子１はバッ ファ回路４１を通してコンデンサ４２の一方の端子に接続され、コンデンサ４２ の他方の端子はバッファ回路４４の入力端子およびスイッチ手段４３の一方の端 子に接続され、バッファ回路４４の出力は出力端子５に接続されている。一方、 スイッチ手段４３の他方の端子は基準電圧Ｖｒｅｆに接続されると共に制御信号 を制御端子２からゲ−トに供給している。

【０００３】 制御端子２から制御信号が供給されるとスイッチ手段４３が動作しコンデンサ ４２に入力信号と基準電圧Ｖｒｅｆとの差分だけの電荷を充電させる。従って、 制御信号が停止すると、制御信号が停止した時点の入力信号と基準電圧Ｖｒｅｆ の差分だけ充電されているので、この充電された電荷分に相当する電圧だけレベ ルシフトした信号が出力端子５から得られる。

【０００４】

【考案が解決しようとする課題】

しかしながら、コンデンサ４２が信号回路に直列に挿入されているため、低い 周波数を通過させようとするとコンデンサ４２の容量が大きくなりクランプ回路 の応答性が悪くなる。また応答性を良くしようとするとサグが大きくなる等問題 が多かった。 本考案は、応答性が良くしかもサグがなく安定性の良いクランプ回路を提供す ることにある。

【０００５】

【課題を解決するための手段】

上記課題を解決すべく本考案は、入力信号を保持するサンプルホ−ルド回路と 、このサンプルホ−ルド回路の保持電圧と前記入力信号との差電圧を所定の基準 電圧に加算して出力する演算回路とから構成したものである。

【０００６】

【作用】

サンプルホ−ルド回路の保持電圧から変化した入力信号の変化分を基準電圧に 演算処理して出力する。

【０００７】

【実施例】

以下に本考案の実施例を添付図面に基づいて説明する。図１は本考案に係るク ランプ回路の構成を示すブロック図、図２は同じく回路図である。

【０００８】 図１に示すようにクランプ回路は、サンプルホ−ルド回路（Ｓ／Ｈ）３と演算 回路４とから成り、入力端子１から入力された入力信号Ｖｉが制御端子２に入力 される制御信号のタイミングでサンプルホ−ルド回路３に保持される。この保持 電圧Ｖｓはサンプルホ−ルド回路３より出力され入力信号Ｖｉ及び基準電圧Ｖｒ ｅｆと共に演算回路４に入力されて演算処理される。 そして演算回路４の出力信号Ｖｏは、 Ｖｏ＝Ｖｉ−Ｖｓ＋Ｖｒｅｆ となり出力端子５から出力される。従って、入力信号Ｖｉが保持された時点の電 圧、即ち保持電圧Ｖｓに等しい場合には、演算回路４の出力信号Ｖｏは入力信号 Ｖｉを基準電圧Ｖｒｅｆにシフトした状態で出力される。その後入力信号Ｖｉが 変化すると入力信号Ｖｉと保持電圧Ｖｓとの差電圧分（Ｖｉ−Ｖｓ）だけ基準電 圧Ｖｒｅｆを中心として出力信号Ｖｏが変化する。つまり、出力端子５には保持 電圧Ｖｓを基準電圧Ｖｒｅｆに置き換えた信号が出力される。

【０００９】 クランプ回路の回路構成は図２に示すように、サンプルホ−ルド回路３が増幅 率１の非反転回路を構成する演算増幅器２１，２３とゲ−ト回路２２と抵抗Ｒ２ ０及びコンデンサＣ１とから構成され、演算回路４が演算増幅器２４と抵抗Ｒ２ １〜Ｒ２４とから構成されている。なお、２１と２３はＢＩ−ＦＥＴ入力の演算 増幅器である。入力端子１が増幅率１の非反転回路を構成する演算増幅器２１の 非反転入力端子（＋端子）に接続されると共に抵抗Ｒ２１を通して一端を基準電 圧Ｖｒｅｆに接続した抵抗Ｒ２２の他端と演算増幅器２４の非反転入力端子（＋ 端子）に接続されている。また、演算増幅器２１の出力端子はゲ−ト回路２２と 抵抗Ｒ２０を通してコンデンサＣ１に接続されている。抵抗Ｒ２０とコンデンサ Ｃ１の接続点は増幅率１の非反転回路を構成する演算増幅器２３の非反転入力端 子（＋端子）に接続され、演算増幅器２３の出力端子は抵抗Ｒ２３の一端に接続 されている。抵抗Ｒ２３の他端は演算増幅器２４の反転入力端子（−端子）に接 続されると共に抵抗Ｒ２４を通して演算増幅器２４の出力端子に接続されている 。

【０００１０】 ここで、抵抗値がＲ２１＝Ｒ２２，Ｒ２３＝Ｒ２４の場合において、入力端子 １に入力信号Ｖｉが入力されている時に制御端子２を介してゲ−ト回路２２に制 御信号が入力されると入力信号Ｖｉが抵抗Ｒ２０を通してコンデンサＣ１に充電 される。この充電された電圧、即ち保持電圧Ｖｓが抵抗２３を通して演算増幅器 ２４の反転入力端子（−端子）に入力され、同時に非反転入力端子（＋端子）に 抵抗Ｒ２１，Ｒ２２を通して入力される入力信号Ｖｉと基準電圧Ｖｒｅｆとで演 算処理されて演算回路４の出力信号Ｖｏは、 Ｖｏ＝Ｖｉ−Ｖｓ＋Ｖｒｅｆ となり出力端子５から出力される。

【０００１１】 図３は別の回路図を示したものである。サンプルホ−ルド回路３が増幅率１の 非反転回路を構成する演算増幅器３１とゲ−ト回路３２と抵抗Ｒ３０及びコンデ ンサＣ１とから構成され、演算回路４が演算増幅器３３，３４と抵抗Ｒ３１〜Ｒ ３４とから構成されている。なお、３１と３３はＢＩ−ＦＥＴ入力の演算増幅器 である。入力端子１が増幅率１の非反転回路を構成する演算増幅器３１の非反転 入力端子（＋端子）に接続されると共に演算増幅器３４の非反転入力端子（＋端 子）に接続されている。また、演算増幅器３１の出力端子はゲ−ト回路３２と抵 抗Ｒ３０を通してコンデンサＣ１に接続されている。抵抗Ｒ３０とコンデンサＣ １の接続点は演算増幅器３３の非反転入力端子（＋端子）に接続され、反転入力 端子（−端子）は抵抗Ｒ３３を通して基準電圧Ｖｒｅｆに接続されている。演算 増幅器３３の反転入力端子（−端子）は抵抗Ｒ３４を通して演算増幅器３３の出 力端子に接続され、その出力端子は抵抗Ｒ３１を通して演算増幅器３４の非反転 入力端子（＋端子）に接続されている。そして、演算増幅器３４の反転入力端子 （−端子）は抵抗Ｒ３２を通して演算増幅器３４の出力端子に接続されている。

【００１２】 ここで、抵抗値がＲ３１＝Ｒ３２，Ｒ３３＝Ｒ３４の場合おいてに、入力端子 １に入力信号Ｖｉが入力されている時に制御端子２を介してゲ−ト回路２２に制 御信号が入力されると、演算回路４の出力信号Ｖｏは、 Ｖｏ＝２（Ｖｉ−Ｖｓ）＋Ｖｒｅｆ となり、基準電圧Ｖｒｅｆに入力信号Ｖｉと保持電圧Ｖｓとの差電圧分（Ｖｉ− Ｖｓ）を２倍した電圧を加減算した出力信号Ｖｏを得ることができる。

【００１３】

【考案の効果】

以上説明したように本考案によれば、入力信号をコンデンサによる交流結合と する必要がないのでコンデンサの容量に拘らず応答性を向上出来る。 また、サンプルホ−ルド回路を信号通過回路とは別個独立に配置しているため 信号通過に伴う回路上の制約を受けずにサンプル保持時間に関しての性能を追求 してサンプリング周期を長くすることが出来る。

【図面の簡単な説明】

【図１】本考案に係るクランプ回路の構成を示すブロッ
ク図

【図２】本考案に係るクランプ回路の回路図

【図３】本考案に係るクランプ回路の別回路図

【図４】従来技術の回路図

【符号の説明】

３…サンプルホ−ルド回路、４…演算回路、Ｖｉ…入力
信号、Ｖｒｅｆ…基準電圧、Ｖｓ…保持電圧。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 入力信号を保持するサンプルホ−ルド回
   路と、このサンプルホ−ルド回路の保持電圧と前記入力
   信号との差電圧を所定の基準電圧に加算して出力する演
   算回路とから構成したことを特徴とするクランプ回路。