JPS6057600A - サンプルホ−ルド回路 - Google Patents
サンプルホ−ルド回路Info
- Publication number
- JPS6057600A JPS6057600A JP16551483A JP16551483A JPS6057600A JP S6057600 A JPS6057600 A JP S6057600A JP 16551483 A JP16551483 A JP 16551483A JP 16551483 A JP16551483 A JP 16551483A JP S6057600 A JPS6057600 A JP S6057600A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- resistance
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
β°ｒ業上の利用分野
本発明ｔ−Ｆ、 Ａ／ Ｄ変換Ｈ：（の＋）ｉｉ Ｉ蒙
なととして月１い１゛、れる、サンプルホールド回路に
関する・ものてあ、、）１、従来例の構成とその問題点 アナログ値をデジタル値に変換するＡ／Ｄ コ／ハ−夕
の前段に用いられる回路として、人カイ、−；弓を標本
化するーリーンプルホールト回路かあるか、この回路の
Ｔ＋’ ｌ″ｌ−により、Ａ／Ｄ変換４＋ｉ性の多くが
決定され、非常に重要な回路である〇 第１図にサンプルホールド回路の遠来例を示ず１．１は
人力信シシ、２はバッファーを形成するエミッタフォロ
ワー回路を構成するトランジスタ１．ｌＪ、電流源、４
ｉ１、標本化を行うスイッチ、５ （ｒ、Ｊ’、Ｊｉ
Ｆｉ：を保持するコノデンサ−６は出カバ、ファーろ一
形成するエミッタフォロワー回路を構成するトランジス
タ、１１、′１ｌＬｂｊ（： ｊｌ’ｌｊ、８に１ご出
力１’ｌｆ＋ｉ、９（ｒ」、市：ｉ）；ｉて、（すろ。
なととして月１い１゛、れる、サンプルホールド回路に
関する・ものてあ、、）１、従来例の構成とその問題点 アナログ値をデジタル値に変換するＡ／Ｄ コ／ハ−夕
の前段に用いられる回路として、人カイ、−；弓を標本
化するーリーンプルホールト回路かあるか、この回路の
Ｔ＋’ ｌ″ｌ−により、Ａ／Ｄ変換４＋ｉ性の多くが
決定され、非常に重要な回路である〇 第１図にサンプルホールド回路の遠来例を示ず１．１は
人力信シシ、２はバッファーを形成するエミッタフォロ
ワー回路を構成するトランジスタ１．ｌＪ、電流源、４
ｉ１、標本化を行うスイッチ、５ （ｒ、Ｊ’、Ｊｉ
Ｆｉ：を保持するコノデンサ−６は出カバ、ファーろ一
形成するエミッタフォロワー回路を構成するトランジス
タ、１１、′１ｌＬｂｊ（： ｊｌ’ｌｊ、８に１ご出
力１’ｌｆ＋ｉ、９（ｒ」、市：ｉ）；ｉて、（すろ。
入力（ｒニーｙ’ １←１．（スイッチ４か閉じられて
いる場合は）トランジスタ２及び電流α１（３により）
ｌｆｌ）成されるバッファ及び標本化信−弓に同期して
動作するスイッチ４を介して容’ｊｊ： ５をドライブ
し、そ−こに入力信号と同ｔ５１ ｆｆ、電圧が発生す
る。標本化パルスか印ｈ＋：された時（・まスイッチ４
か切り離され、コンデンサー５の電圧ケ」、標本時点の
電圧を保持する。
いる場合は）トランジスタ２及び電流α１（３により）
ｌｆｌ）成されるバッファ及び標本化信−弓に同期して
動作するスイッチ４を介して容’ｊｊ： ５をドライブ
し、そ−こに入力信号と同ｔ５１ ｆｆ、電圧が発生す
る。標本化パルスか印ｈ＋：された時（・まスイッチ４
か切り離され、コンデンサー５の電圧ケ」、標本時点の
電圧を保持する。
この電灯（ｒ、１高入力インピーダンスのトランジスク
らを介して出力昂１；８に取り出される。
らを介して出力昂１；８に取り出される。
第２図に、・了５１１ン１に示ず回路の特１クニを示す
。時間１つ 以前のＩＸ： 、態ではスイッチ４か閉じ
られており、出力に日、人力信−シづ１と同様の信−号
が発生し、（↓（１′本化１１″ｆ刻ｔ１ においてス
イッチ４が開いて電圧が保乃゛１ノに態になる。しかし
ながら通常は、スイノチヲ１ｊｊｌ ｌ １１．ｉ ｉ
−るパルレス汐吊しやバッファートラン−ジスタロに対
して回路インピーダンスが急激に変化することやスイッ
チ４の誘導性成分の存在等により、リンキングを生しる
。このリンギングによるオーバー／ニート・アンダーツ
ニート電圧が定められた１ｉ’？度に対する許容電圧に
入る時刻ｔ２ と標不化時ｋ］１１つ との時間縞ｔＳ
をセトリング時間と呼んでいる３、このセトリング時
間ｔｓ をできるだけ短くすることが高速化を図るため
に必要である。
。時間１つ 以前のＩＸ： 、態ではスイッチ４か閉じ
られており、出力に日、人力信−シづ１と同様の信−号
が発生し、（↓（１′本化１１″ｆ刻ｔ１ においてス
イッチ４が開いて電圧が保乃゛１ノに態になる。しかし
ながら通常は、スイノチヲ１ｊｊｌ ｌ １１．ｉ ｉ
−るパルレス汐吊しやバッファートラン−ジスタロに対
して回路インピーダンスが急激に変化することやスイッ
チ４の誘導性成分の存在等により、リンキングを生しる
。このリンギングによるオーバー／ニート・アンダーツ
ニート電圧が定められた１ｉ’？度に対する許容電圧に
入る時刻ｔ２ と標不化時ｋ］１１つ との時間縞ｔＳ
をセトリング時間と呼んでいる３、このセトリング時
間ｔｓ をできるだけ短くすることが高速化を図るため
に必要である。
ところて、ｉ＋ｆＢ常のサンプルホールド回路におＶ／
−１て（・−１、−ｔ＝ ｌ・ＩＪ ７グに達した後は
バッファー回路の入力電流ろ：、とによる電荷の放電の
ため、時間とともにだんだんと出力型ｒ７Ｈが低下する
ドウループと叶（ｄ］柱る！１．５′性をイコしており
、これにより楯変か低下する。このｉ・ウループを少な
くするために（・コ、バラ、 ファーをＦＥＴ にして
入力ハイアス電流を減らずという方法か用いられるかそ
の用台け１．リン］・雪を生じ易い３、 このように、従来の回路でｒ」、七ノドリング及びドウ
ループ！１、冒ど１なとを向上さぜることｄ、限界があ
った・・ 発明の目的 本発明、別掲）かる従来の問題に鑑み、デバイスの特１
イ１″向Ｉ−によらず、回路方式の改善により、高速化
、高ｉ！ｉ度化、低消費電力化を図ったサンプルホール
ド回路ｕ、 ：Ｉ；’１を供することを目的とするＣ３
発明の（１１（成 本発明（桟、人力信号を差動型の線型増幅１）：）にＪ
：す、人力１計シじに対し線型な関係にある一方の極１
〆１を有する出力信号とこの出力信シシに灯して相捕関
係にある他方の出力電圧をつくり出し、この２つ一″の
出カイ１謙じを（夕１′Ｉ）ｌり化してこの標本化され
た信号を７！′動十（力として取り出し、１ｈ１相モー
トとして発生ずるリンキング成分やドウループ成分を打
ち消して、高工・ゼなセノＩ・す／グ特１牛を有し、ド
ウループ成分牛（セしめないサンプルホールド回路を可
能とするものである。
−１て（・−１、−ｔ＝ ｌ・ＩＪ ７グに達した後は
バッファー回路の入力電流ろ：、とによる電荷の放電の
ため、時間とともにだんだんと出力型ｒ７Ｈが低下する
ドウループと叶（ｄ］柱る！１．５′性をイコしており
、これにより楯変か低下する。このｉ・ウループを少な
くするために（・コ、バラ、 ファーをＦＥＴ にして
入力ハイアス電流を減らずという方法か用いられるかそ
の用台け１．リン］・雪を生じ易い３、 このように、従来の回路でｒ」、七ノドリング及びドウ
ループ！１、冒ど１なとを向上さぜることｄ、限界があ
った・・ 発明の目的 本発明、別掲）かる従来の問題に鑑み、デバイスの特１
イ１″向Ｉ−によらず、回路方式の改善により、高速化
、高ｉ！ｉ度化、低消費電力化を図ったサンプルホール
ド回路ｕ、 ：Ｉ；’１を供することを目的とするＣ３
発明の（１１（成 本発明（桟、人力信号を差動型の線型増幅１）：）にＪ
：す、人力１計シじに対し線型な関係にある一方の極１
〆１を有する出力信号とこの出力信シシに灯して相捕関
係にある他方の出力電圧をつくり出し、この２つ一″の
出カイ１謙じを（夕１′Ｉ）ｌり化してこの標本化され
た信号を７！′動十（力として取り出し、１ｈ１相モー
トとして発生ずるリンキング成分やドウループ成分を打
ち消して、高工・ゼなセノＩ・す／グ特１牛を有し、ド
ウループ成分牛（セしめないサンプルホールド回路を可
能とするものである。
実施例の１説明
第３図ｋｌ：本発明の実施例におけるサンプルホールド
回路を示し説明を容易にするために従来例と先ｉｉｎ安
素の首月は第１図と同様にしている。１ｏＡ。
回路を示し説明を容易にするために従来例と先ｉｉｎ安
素の首月は第１図と同様にしている。１ｏＡ。
１０Ｂは人力信−シづを線型に変換するためのトラン／
メタ１１（は抵抗、１２Ａ、１２Ｂ はバイアス電流源
、１３Ａ、１３Ｂは負荷抵抗、１４はしきり値Ｉ１１の
′］ｉ１、Ｊト源である。
メタ１１（は抵抗、１２Ａ、１２Ｂ はバイアス電流源
、１３Ａ、１３Ｂは負荷抵抗、１４はしきり値Ｉ１１の
′］ｉ１、Ｊト源である。
抵抗１１の両４１，１の電圧はｌ・ランジスタ１０Ａ及
び１０Ｂのベースエミッタ間電圧が電流に対してり・ｊ
故的’ｌ’！ｉ性を有することから、入力電圧１としき
い（Ｉｌ′１′市月二１４間の′［ｕ位差とほぼ等しく
なり、回路の外１称１′１−に、］：り抵抗１１の抵抗
値に対する抵抗１３八、１３Ｂの抵抗値の比で決する利
得倍された’１１．．Ｉ［か負イ；・’ｊ 、１ｉ（４
’ｉ’ｌ、１３Ａ 、 １３Ｂに発生ずる電圧の差電圧
と乙、−で出力に現ね、る。］だ、抵抗１３Ａに発生す
る出力電圧と抵抗１３Ｂに発生する出力電圧はしさい値
′電圧１４を対称軸として相捕的な電圧となる、 さらにこの２つの出力を従来例と間際回路部の入力とし
て標本化を行う。このときの夫々の出力ｙ、ｉｉ ８
Ａ及び８Ｂの出力波形は第４図Ａのようになる。つＡり
一方の出力Ａと、他方の出力Ｂは標本化スイッチ４Ａ、
、４Ｂを閉じているときは出力Ａと出力ＢｉＪ、相捕的
な電圧となり、標本化スイッチ４八、４Ｂを開き標本化
を行った以後は回路の対称性から夫々の出力ともに同じ
リンギング！晴ｆトシドゥル−ブ牛Ｈ’ｌ−となを。そ
こでこの２つの出力電圧の差動電圧をとったものを第４
図Ｂに示す、標本化を行−〕ゾこり、降のリンギング成
分はかなりの部分が同相成分となり、さらにドウループ
成分は殆んどが同相成分となるので 差動出力型１にと
して１はリンギングをかなり迎え／こ、ドウループ成分
の殆んどない出力となる。
び１０Ｂのベースエミッタ間電圧が電流に対してり・ｊ
故的’ｌ’！ｉ性を有することから、入力電圧１としき
い（Ｉｌ′１′市月二１４間の′［ｕ位差とほぼ等しく
なり、回路の外１称１′１−に、］：り抵抗１１の抵抗
値に対する抵抗１３八、１３Ｂの抵抗値の比で決する利
得倍された’１１．．Ｉ［か負イ；・’ｊ 、１ｉ（４
’ｉ’ｌ、１３Ａ 、 １３Ｂに発生ずる電圧の差電圧
と乙、−で出力に現ね、る。］だ、抵抗１３Ａに発生す
る出力電圧と抵抗１３Ｂに発生する出力電圧はしさい値
′電圧１４を対称軸として相捕的な電圧となる、 さらにこの２つの出力を従来例と間際回路部の入力とし
て標本化を行う。このときの夫々の出力ｙ、ｉｉ ８
Ａ及び８Ｂの出力波形は第４図Ａのようになる。つＡり
一方の出力Ａと、他方の出力Ｂは標本化スイッチ４Ａ、
、４Ｂを閉じているときは出力Ａと出力ＢｉＪ、相捕的
な電圧となり、標本化スイッチ４八、４Ｂを開き標本化
を行った以後は回路の対称性から夫々の出力ともに同じ
リンギング！晴ｆトシドゥル−ブ牛Ｈ’ｌ−となを。そ
こでこの２つの出力電圧の差動電圧をとったものを第４
図Ｂに示す、標本化を行−〕ゾこり、降のリンギング成
分はかなりの部分が同相成分となり、さらにドウループ
成分は殆んどが同相成分となるので 差動出力型１にと
して１はリンギングをかなり迎え／こ、ドウループ成分
の殆んどない出力となる。
リ）−のことから、容量ｓＡ 、５Ｂの容量［直を下げ
ることかてへ、ｌ・ライブ回路の電力を下げることかで
きる他、セトｌ）ングを速くすることができる。っ ところで本発明に、１・・けるサンプルホールド回路に
７１）・いてｆｃＪ：、ｆＣ米のサンプルホールド回路
と違い２つの出力端を有し、との差動電圧を用いること
をｌ特徴としている０、 とのたゆこの：１１回路の後に接続されるＡ／Ｄ コン
ハークには工夫を安するか、例えば第５図に示し／（二
よつな入出力特性を有する単位回路を第６図のように接
続して構成した縦続型Ａ／Ｄ変換器への適用か省えられ
る。つ寸り第６図において出力ａ及び出力すは人力電位
差零を対称軸として入力型１１゜極性に７・１称な折れ
返し特＋Ｌを有し、出力ａと出力すは相補的な電圧関係
にある。さらに単位回路中にＯ−１比・１佼８：）があ
りこれは入力電位差の極性に応した出力和：圧を発生さ
ぜるものである。
ることかてへ、ｌ・ライブ回路の電力を下げることかで
きる他、セトｌ）ングを速くすることができる。っ ところで本発明に、１・・けるサンプルホールド回路に
７１）・いてｆｃＪ：、ｆＣ米のサンプルホールド回路
と違い２つの出力端を有し、との差動電圧を用いること
をｌ特徴としている０、 とのたゆこの：１１回路の後に接続されるＡ／Ｄ コン
ハークには工夫を安するか、例えば第５図に示し／（二
よつな入出力特性を有する単位回路を第６図のように接
続して構成した縦続型Ａ／Ｄ変換器への適用か省えられ
る。つ寸り第６図において出力ａ及び出力すは人力電位
差零を対称軸として入力型１１゜極性に７・１称な折れ
返し特＋Ｌを有し、出力ａと出力すは相補的な電圧関係
にある。さらに単位回路中にＯ−１比・１佼８：）があ
りこれは入力電位差の極性に応した出力和：圧を発生さ
ぜるものである。
第６図の１７．ｌ；成例にお−では本発明のサンプルホ
ールド回路を１４．単位回路を１５Ａ〜１らＣ比ｆ殴イ
１；を１６．Ａ／Ｄ変換出カマ’：！：を１７Ａ〜１７
Ｄて示している。−リンプルホールド回路１４が１′つ
の２つの出力はｒｌｉ、位回路１５Ａ〜１５Ｃの入力形
式が差動にな−、ていることがら滴［１］でき、各段の
接１っ゛じが差動型になっていることから、ノイズに強
く、セトリング偶イ／１やｌ’７１７１度’ｌ肖” ！
１の良好なＡ／Ｄ変換器が実現できる。） 発明の動滑 以上のように、本発明によれば入力信号を線型変換し２
つの相捕出力を発成する回路手段と、この２つの出力を
夫々標本化する回路手段を有し、標本化され／ζ信−′
；３の差動出力を用いることにより、リンギングやドウ
ループの発生を抑えた高速＋ 品′ｊ精度なサンプルホ
ールド回路を得ることがてきる。
ールド回路を１４．単位回路を１５Ａ〜１らＣ比ｆ殴イ
１；を１６．Ａ／Ｄ変換出カマ’：！：を１７Ａ〜１７
Ｄて示している。−リンプルホールド回路１４が１′つ
の２つの出力はｒｌｉ、位回路１５Ａ〜１５Ｃの入力形
式が差動にな−、ていることがら滴［１］でき、各段の
接１っ゛じが差動型になっていることから、ノイズに強
く、セトリング偶イ／１やｌ’７１７１度’ｌ肖” ！
１の良好なＡ／Ｄ変換器が実現できる。） 発明の動滑 以上のように、本発明によれば入力信号を線型変換し２
つの相捕出力を発成する回路手段と、この２つの出力を
夫々標本化する回路手段を有し、標本化され／ζ信−′
；３の差動出力を用いることにより、リンギングやドウ
ループの発生を抑えた高速＋ 品′ｊ精度なサンプルホ
ールド回路を得ることがてきる。
第１図に、従来のサンプルホールド回路図、第２図は従
求のサンプルホールド回路の特注図、第３図は本発明の
実施例回路図、第４図（Ａ） 、（Ｂ）は本発明の実施
例の特性図、第６図は縦続型Ａ／Ｄ コンバークに用い
られるイ）１位回路の入出力特性図、第６［）ｌ （ｒ
Ｊ木究（す１を適用した縦続型Ａ／Ｄ 変換器の回路１
〕１である。、 １− 人力信シシ、４Ａ 、４Ｂ・・・・標本化を行う
スイッチ、５Ａ、５Ｂ ・電圧保持用コンデンサー、１
０Ａ、１０Ｂ 線型変換を行うトランジスタ７、 代１（１１人の氏多 弁理士 中 尾 敏 男 はが１
名第１図 第３図 Ｂ槃開 第５図 第６図
求のサンプルホールド回路の特注図、第３図は本発明の
実施例回路図、第４図（Ａ） 、（Ｂ）は本発明の実施
例の特性図、第６図は縦続型Ａ／Ｄ コンバークに用い
られるイ）１位回路の入出力特性図、第６［）ｌ （ｒ
Ｊ木究（す１を適用した縦続型Ａ／Ｄ 変換器の回路１
〕１である。、 １− 人力信シシ、４Ａ 、４Ｂ・・・・標本化を行う
スイッチ、５Ａ、５Ｂ ・電圧保持用コンデンサー、１
０Ａ、１０Ｂ 線型変換を行うトランジスタ７、 代１（１１人の氏多 弁理士 中 尾 敏 男 はが１
名第１図 第３図 Ｂ槃開 第５図 第６図
Claims (2)
- （１） 人力袷シシを、線型変換した第１の出力信号と
＋’＋ｆｌ記出力隼シツに討し相補的な電圧関係にある
第２の出力信号を発生ずる回路手段と、前記第１．第２
の出力信号をそれぞれ標本化する回路手段を有し、前記
標本化された２つの信号の電位差をもって標本化出力と
したことを特徴とするサンプルホールド回路。 - （２）回路手段が、第１．第２のトランジスタを有し、
凸ＩＩＲ己第１のトう／ジスタのベースをバイアス電源
に接続し、？ｊＪ記第２のトランジスタのベースを入力
信壮に接続し、夫々のエミッタ間に抵抗を有し、大々コ
レクタに負荷回路を接続してなることを！１４徴とする
特許請求の範囲第１項記載のサンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16551483A JPS6057600A (ja) | 1983-09-08 | 1983-09-08 | サンプルホ−ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16551483A JPS6057600A (ja) | 1983-09-08 | 1983-09-08 | サンプルホ−ルド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6057600A true JPS6057600A (ja) | 1985-04-03 |
Family
ID=15813839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16551483A Pending JPS6057600A (ja) | 1983-09-08 | 1983-09-08 | サンプルホ−ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057600A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6325896A (ja) * | 1986-07-17 | 1988-02-03 | Nec Corp | 標本化保持回路 |
| JPS6325897A (ja) * | 1986-07-17 | 1988-02-03 | Nec Corp | 標本化保持回路 |
| JPH0729391A (ja) * | 1993-07-08 | 1995-01-31 | Fujitsu Ltd | サンプルホールド回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107398A (en) * | 1980-01-17 | 1981-08-26 | Trw Inc | Differential sampleeholding circuit |
-
1983
- 1983-09-08 JP JP16551483A patent/JPS6057600A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107398A (en) * | 1980-01-17 | 1981-08-26 | Trw Inc | Differential sampleeholding circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6325896A (ja) * | 1986-07-17 | 1988-02-03 | Nec Corp | 標本化保持回路 |
| JPS6325897A (ja) * | 1986-07-17 | 1988-02-03 | Nec Corp | 標本化保持回路 |
| JPH061640B2 (ja) * | 1986-07-17 | 1994-01-05 | 日本電気株式会社 | 標本化保持回路 |
| JPH0632238B2 (ja) * | 1986-07-17 | 1994-04-27 | 日本電気株式会社 | 標本化保持回路 |
| JPH0729391A (ja) * | 1993-07-08 | 1995-01-31 | Fujitsu Ltd | サンプルホールド回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| JPS61273796A (ja) | サンプルホ−ルド回路装置 | |
| JP2003529258A (ja) | 追跡および保持増幅器 | |
| JPS6057600A (ja) | サンプルホ−ルド回路 | |
| JPH05504223A (ja) | アナログ信号のための標本化回路 | |
| US4458200A (en) | Reference voltage source | |
| JPS636908A (ja) | 定電流源回路 | |
| JPH0993086A (ja) | スイッチトキャパシタ回路及びこれを用いた信号処理回路 | |
| JPS61251214A (ja) | 電源回路 | |
| JPS62130013A (ja) | 遅延装置 | |
| JP2572758B2 (ja) | 直流再生回路 | |
| JPS61248604A (ja) | バイアス回路 | |
| JPS6215958B2 (ja) | ||
| JPS62292081A (ja) | イメ−ジセンサ信号続出回路 | |
| TW202412007A (zh) | 追蹤與保持電路 | |
| SU618833A1 (ru) | Дифференциальный усилитель | |
| JPS58122698A (ja) | サンプルホ−ルド回路 | |
| JPS59215179A (ja) | フイ−ドバツククランプ回路 | |
| JPS639100A (ja) | 標本化保持回路 | |
| JPS63231800A (ja) | サンプル・ホ−ルド回路 | |
| JPH0666902B2 (ja) | クランプ回路 | |
| JPH02128523A (ja) | オフセット補正回路 | |
| JPS58101399U (ja) | サンプルホ−ルド回路 | |
| JPH0237812A (ja) | 入出力変換回路 | |
| JPS63252070A (ja) | フイ−ドバツククランプ回路 |