JPS61248604A

JPS61248604A - バイアス回路

Info

Publication number: JPS61248604A
Application number: JP60090327A
Authority: JP
Inventors: Hiroyuki Sasaki; 浩行佐々木; Kaoru Izawa; 伊澤　芳
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1985-04-26
Filing date: 1985-04-26
Publication date: 1986-11-05
Also published as: JPH0562842B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔、産業上の利用分野〕この発明は、増幅器に動作点を設定し、あるいは帰還回
路に特定の直流レベルを設定するバイアス回路に係り、
特に、バイアス電圧の立ち上がりスピードの高速化に関
する。

〔従半の技術〕

第４図に示すように、バイアス回路は、電源電圧ＶＣＣ
を分圧抵抗２．４で分圧し、半導体集積回路、で構成さ
れる轡合、その分圧点に形成された端子６に電源電圧ｖ
ｃｃに含まれるノイズやリップル成分を除去するための
コンデンサ８が接続され、抵抗２．４０分圧点に発生さ
せた特定の電圧、たとえば、電圧Ｖｃｃ／２は、低イン
ピーダンス化を図るための増幅利得Ｇｖを持たないバッ
ファ増幅器１０を介して出力端子１２から取り出され、
図示してない増幅器の入力バイアスや増幅器の帰還回路
の直流レベルを設定する帰還バイアスに供給される。

〔発明が解決しようとする問題点〕

このようなバイアス回路に付加されているコンデンサ８
に容量の大きなものを用いて抵抗との時定数を大きくす
れば、電源からのノイズやリップル成分の除去比を高く
できるが、その分だけ電源の投入からバイアス電圧出力
の立ち上がりに時間がかかり、定常電圧値への到達が遅
くなる欠点がある。

そこで、この発明は、電源からのノイズやリップル成分
の除去比を向上させるとともに、バイアス電圧出力の立
ち上がりを急速化しようとするものである。

〔問題点を解決するための手段〕

すなわち、この発明は、特定の電圧を分圧する分圧抵抗
の接続点にコンデンサを付加してなるバイアス回路にお
いて、前記電圧の印加時に前記コンデンサを急速に充電
するプリチャージ回路を付加したものである。

〔作　　　用〕

したがって、この発明は、電源の投入時、コンデンサに
プリチャージ回路によって充電電流を補充し、コンデン
サの充電時間を短縮することによって、バイアス電圧出
力の立ち上がりを速めている。

したがって、コンデンサの容量を太き（でき、電源から
のノイズおよびリップル成分の除去比を高めることが可
能である。

（実　施　例〕以下、この発明の実施例を図面を参照して詳細に説明す
る。

第１実施例第１図はこの発明のバイアス回路の実施例を示し、第４
図に示すバイアス回路と同一部分には同一符号を付しで
ある。

第１図に示すように、このバイアス回路には、電源の投
入時、すなわち、電圧ＶＣＣの印加時、コンデンサ８を
急速に充電するプリチャージ回路２０が付加されている
。このプリチャージ回路２０には、ダイオード２２を介
在させた分圧抵抗２４．２６によって分圧回路が構成さ
れている。

この実施例の場合、分圧抵抗２．４の抵抗値Ｒｚ、Ｒａ
は、電源電圧Ｖｃｃの中点バイアスを得るため、Ｒｚ＝
Ｒａに設定されており、分圧抵抗２４．２６の抵抗値Ｒ
ｚａ−、’　Ｒｔｂも同様に、Ｒ２４＝Ｒ２６に設定さ
れている。このとき、ダイオード２２のカソードにおけ
る分圧点電位は、分産抵抗２．４の分圧点電位に比較し
、定索状態ではダ４オード２２の順方向降下ＶＦの１７
２の値（Ｖ　Ｆ／２）だけ低い値に設定されている。

これら分圧点電位を比較するため、電圧比較器２８がダ
イオード２２のカッニド側を反転入力端子（−）側にし
て設置され、その比較出力はコンデンサ８に充電電流を
流すためのスイッチング素子としてのトランジスタ３０
のベースに加えられている。トランジスタ３６のコレク
タ側には、電流制限用抵抗３２が挿入され、その導通時
にはコンデンサ８にプリチャージ電流が流れるようにな
っている。

以上の構成に基づき、その動作を第２図を参照して説明
する。

電源の投入時、０点の電位は瞬時に立ち上がり、一方、
Ｂ点の電位はコンデンサ８が未充電であるため、０点の
電位より低（なり、比較器２８の出力はＬ（低電位）レ
ベルとなる。この出力によって、トランジスタ３０が導
通し、電源電圧ＶＣＣから抵抗３２を通じてコンデンサ
８にプリチャージ電流が流れる。

この結果、第２図に示す充電特性Ｘの区間ａのように、
コンデンサ８は急速に充電される。この充電は、Ｂ点の
電位Ｖ、が、中点電位Ｖｃｃ／２よリダイオード２２の
順方向降下ｖＦの１／２だけ（ｉいｉｌｉ位ｖｃ　　（
＝ＶＣＣ／２−ＶＦ／２）に到達するまで行われる。

また、このとき、トランジスタ３０の導通によって、抵
抗２に対して抵抗３２が並列に接続されることになり、
たとえば、抵抗２の抵抗値をＲｇｓ抵抗３２の抵抗値を
Ｒ３□とし、Ｒ２＞Ｒ３□のとき、Ｒｇ’・Ｒ３ｔ／　
（Ｒｚ　＋Ｒ８２）＜Ｒｓｔとなり、コンデンサ８の充
電電流をより大きくすることができ、Ｂ点の電位ｖ３は
、中点電位Ｖｃｃ／２よりグイオ−ド２２の順方向降下
Ｖ、の１／２、すなわちＶＦ／２だけ低い電位■、に速
やかに到達させることができる。

この結果、比較器２８の出力はＨ（高電位）レベルとな
り、トランジスタ３０は非導通状態となり、この時点か
らコンデンサ８の充電は、抵抗２のみを介して行われ、
第２図の充電特性Ｘの区間すの充電となる。この場合、
コンデンサ８は予めプリチャージされるので、定常電圧
に移行する時間はその分だけ速くなり、プリチャージ回
路２０を設置しないで抵抗２のみで充電する場合（第２
図の充電特性Ｙによる充電電圧ｖｙ）に比較し、定常の
バイアス電圧出力に移行する全時間はｔＰだけ速くなる
。

なお、第２図に示す充電特性Ｘの区間ａ、ｂの電圧をそ
れぞれ■。、■、とすると、これらは、次の通りである
。

ＶＸＩＩ　＃　Ｒ４／　（Ｒｏ　＋Ｒａ　）　　・Ｖｃ
ｃ　’（１−ｅｘｐ　（−ｔ／Ｃｏ　　・Ｒｏ　）　１
・・・・ｉｌｌ ■Ｘｂ＃ｖｙ　−Ｒ４／　（Ｒ２＋Ｒ４）　・ｖＣｃ・
（１ｅｘｐ　（ｔ／Ｃｏ　　−Ｒｚ　）　　）・　・　
・　・（２）ただし、式（１）、（２）において、Ｒ４は抵抗４の抵
抗値、Ｃ８はコンデンサ８の容量、Ｒｏは抵抗２．３２
の並列回路の合成抵抗値（＝Ｒ２・Ｒ３！／（Ｒｇ　＋
Ｒ３□））である。

第２実施例第３図はプリチャージ回路２０の具体的な実施例を示し
ており、電圧比較器２８はトランジスタ３４．３６、抵
抗３８および定電流源４０からなる差動増幅型比較器で
構成され、前記トランジスタ３０は、トランジスタ４２
．４４および抵抗４６からなるダーリントン接続回路で
構成されている。第３図において、Ｂ、Ｃは、第２図の
Ｂ点、０点に対応する。したがって、このような回路に
よれば、極めて簡単な構成で、バイアス電圧出力の立ち
上がりの急速化が容易に実現される。

〔発明の効果〕

以上説明したように、この発明によれば、電源の投入時
、コンデンサにプリチャージ回路によって充電電流を補
充し、コンデンサの充電時間を短縮してバイアス電圧出
力の立ち上がりを高速化できることにより次のような効
果が得られる。

ｉａｌ　　電源の投入と同時的に安定したバイアス電圧
出力を得ることができる。

Ｔｂ）　　プリチャージによって電圧の立ち上がりを速
くすることができるので、コンデンサの容量や分圧抵抗
の抵抗値を大きくすることができ、電源からのノイズお
よびリップル成分の除去比を高めることができる。

【図面の簡単な説明】

第１図はこの発明のバイアス回路の実施例を示す回路図
、第２図はその充電特性を示すグラフ、第３図はプリチ
ャージ回路の具体的な回路構成を示す回路図、第４図は
従来のバイアス回路を示す回路図である。２．４．２４．２６・・・分圧抵抗、８・・・コンデン
サ、２０・・・プリチャージ回路、２２・・・ダイオー
ド、２８・・・電圧比較器、３０・・・スイッチング素
子としてのトランジスタ。第１図２，４・・・分圧抵抗８・・・コンデンサ２ｏ・・・プリチャージ回路第２図 □↑ 第３図第４図

Claims

【特許請求の範囲】

（１）特定の電圧を分圧する分圧抵抗の接続点にコンデ
ンサを付加してなるバイアス回路において、前記電圧の
印加時に前記コンデンサを急速に充電するプリチャージ
回路を付加したことを特徴とするバイアス回路。
（２）前記プリチャージ回路は、電圧の印加に応じて瞬
時に立ち上がるとともに前記コンデンサが定常電圧に充
電されたときその充電電圧より一定電圧だけ低い分圧点
を持つ抵抗分圧回路と、この抵抗分圧回路の前記分圧点
の電圧と前記コンデンサの電圧とを比較する比較器と、
コンデンサの充電電圧が前記抵抗分圧回路の前記分圧点
より低いとき前記比較器が発生する比較出力により導通
して前記コンデンサに充電電流を流すスイッチング素子
とから構成したことを特徴とする特許請求の範囲第１項
に記載のバイアス回路。