JPS59215179A - フイ−ドバツククランプ回路 - Google Patents

フイ−ドバツククランプ回路

Info

Publication number
JPS59215179A
JPS59215179A JP58089404A JP8940483A JPS59215179A JP S59215179 A JPS59215179 A JP S59215179A JP 58089404 A JP58089404 A JP 58089404A JP 8940483 A JP8940483 A JP 8940483A JP S59215179 A JPS59215179 A JP S59215179A
Authority
JP
Japan
Prior art keywords
transistor
resistor
voltage source
potential
clamp circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58089404A
Other languages
English (en)
Inventor
Tetsuo Motomura
元村 哲夫
Fusao Ushio
潮 房雄
Nobuyuki Ogawa
伸幸 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58089404A priority Critical patent/JPS59215179A/ja
Publication of JPS59215179A publication Critical patent/JPS59215179A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、映像信号の直流分再生を行なう場合に用いる
クランプ回路に関するものであり、特に集積回路を用い
たクランプ回路において有効なりランプ回路を提供する
ものである。
従来例の構成とその問題点 第1図に従来のクランプ回路のブロック図を示す。図に
おいて、1は映像信号発生源、2は結合容量、3は反転
映像増幅器、4はスイッチ、5は電流源、7はレベル比
較器、8は基準電圧源である。
映像信号発生源1よシ供給される正極性映像信号は、容
量2を通して、反転映像増幅器3に入力される。この出
力信号は、端子10に負極性映像信号として、次段に接
続されると共に、レベル比較器7の一方の入力端に入力
される。このレベル比較器7の他方の入力端子には、電
圧源8よシ基準電位が印加されており、前述の映像出力
信号との差電圧によって、スイッチ4の開閉制御を行な
う。映像出力信号が基準電位より高電位の場合、スイッ
チ4を閉じることで、電流源5より容量2へ電荷を供給
し、反転映像増幅器30人力電位を上昇させる。逆に、
映像出力信号が基準電位よシ低電位の場合、スイッチ4
を開放し、容量2に蓄えられた電荷は、映像増幅器30
入カインピーダンスによって電荷を放電し、映像増幅器
3の入力電位を低下させる。
すなわち、端子1oに現れる負極性映像信号の最高電位
(すなわち同期先端)が、基準電位と同電位となるよう
クランプ動作を行なうのである。
以下、この従来例の具体的な構成および動作を第2図に
おいて説明する。図において、映像信号発生源1より、
容量2を介してトランジスタ150ベースへ正極性映像
信号が入力される。トランジスタ15と16および抵抗
26と27はインピーダンス変換器を構成しておシ、映
像信号はトランジスタ16のエミッタより抵抗28を通
し、増幅用トランジスタ17のベースへ入力され、はぼ
、抵抗30と抵抗29の比の利得で反転増幅され、トラ
ンジスタ17のコレクタへ現れる。この負極性映像信号
はインピーダンス変換器のトランジスタ18のエミッタ
よりトランジスタ190ベースへ入力すれる。トランジ
スタ19と20はレベル比較器を構成しており、トラン
ジスタ2oのベースには、基準電圧源8が接続されてい
る。トランジスタ21.22はスイッチ回路を(Ilj
 成しI・ランラスタ190ベース電位が、電圧源8よ
り高電位の場合にはトランジスタ19のコレクタ電位(
スなわちトランジスタ21のベース電位)が、トランジ
スタ20のコレクタ電位(すなワチトランジスタ22の
ベース電位)より、低電位となり、トランジスタ21が
導通し、トランジスタ22が遮断スル。この時、定電流
源41よりトランジスタ23と24で構成されるカレン
トミラー回路を通し、はぼ抵抗37と抵抗38の比に分
割された電流が容量2に対して供給される。この電流は
容量2を充電すると共に、トランジスタ15のベース電
位を上昇させる。この上昇分は、トランジスタ17で反
転され、トランジスタ19のベース電位を低下させる。
トランジスタ190ベース電位が電圧源8の電位よシ低
電位の場合には、トランジスタ21が遮断、トランジス
タ22が導通し、電流源41からノミ流は、カレントミ
ラー回路を通過後、グランドへ流出し、帰還路は形成さ
れ々い。この場合、容量2に充電された電荷は、トラン
ジスタ16のベース電流として放電し、トランジスタ1
5のベース電位を低下させる。この低下分は、トランジ
スタ17のコレクタで反転さし、従って1−ランジヌタ
19のベース電位を上昇させるのである。
本回路例では上記動作によって、トランジスタ18のエ
ミッタに現れる負極性映像−信号の最高電位点、すなわ
ち、同期先端を基準電圧源8の電位にクランプするので
ある。
さて、ここにおいて、クランプが成立する条件は、充電
時に供給可能な最大電荷′1fchが放電電荷id0よ
りも大きいこと(V c h/li、、、。〉1)であ
るが実際には映像信号の平均輝度レベルの変動に対する
応答特性や、同期信号に混入するノイズや高周波成分の
影響に対するクランプゐ安定性を考慮するとi。hとt
dcO比は1以上のある限られた値の範囲になければな
らない。この値は例えば6o±瞥ah 30程度の狭い値である。もしも  /?d0が小さす
ぎる場合には、平均輝度レベルの急檄な変化には良く追
従するが、ノイズによって、クランプされる電位が変化
しやすく、又、サグも発生しやtch すく々る。一方  /′#doが大きすぎる場合は上記
と逆の特性となる。
’)ah そこで、従来例の充放電電荷比  / r#dcを求め
てみる。充放電による電圧の変化が小さく、充放電の電
荷は時間に直線的に比例すると考えられるので )ah    ’ch ’ tch が得られる。ここで、’ahは最大充電電流、tohは
充電時間で、同期信号の幅に比例する。idcは放電電
流、tdoは放電時間である。
ここで’ahは、電流源の電流値で決まる一定の値であ
る。またtch/ld0はほぼ同期信号の幅とげR半走
査時間の比で決まり、一定の値となる。
一方1da  u l・ランジスタ15のベース電流で
決まり、トランジスタ15の直流電流増幅率をhFEト
ランジスタ15のエミッタの電位ヲvE15 、抵抗2
6の抵抗値をR26とし、トランジスタ16のベースよ
す見たトランジスタ16の入力インピーダンスをR26
より充分大きく設定した場合となる。従って0)式は(
2)式より 寥da    vElidc となる。
ここで、hFE及びR26のバラツキを考える。
一般に集積回路においては、トランジスタや抵抗の相対
的な精度は良く保たれるが、個々のチップ間の絶対値の
バラツキは非常に大きいことが知られている。例えば、
hFICは100を中心に50から260程度バラツキ
、抵抗は設計値に対して±30%30%パラツクある。
このようにバラライタ場合上記の充放電電荷比は(3)
式よシ設計中心値に対して30%から286%程度まで
バラツク。
この場合の最小値と最大値の比は約10倍にも達つし、
他の部品のバラツキも考慮するとこの比はさらに大きく
なシ、従って精度の高いクランプ回路は実現困難となる
発明の目的 本発明は、上記欠点を除去するものであり、しかも、同
期区間(あるいはベデヌタル区間)において、映像信号
源インピーダンスに比し、充分高い入力インピーダンス
を設定することで、同期信号波形の歪を軽減するもので
ある。
発明の構成 本発明のフィードバッククランプ回路は、可変電圧源よ
り、高抵抗を通して帰還させる構成であシ、映像区間に
おいては、可変電圧源を開放することで放電時定数を充
電時定数に比し、高く設定し、しかも抵抗精度、トラン
ジスタの直流増幅率のバラツキに対して安定なりランプ
回路を実現するものである。
実施例の説明 第3図に本発明のクランプ回路のプロ、り図を示す。図
において、6はスイッチを内蔵した可変電圧源、11と
12は抵抗である。映像信号発生源1より結合容量2を
通して、反転映像増幅器3に人力された中極性映像信号
は、端子1oにおいて負極性映像信号となシ次段に接続
されると共に、レベル比較器7に入力される。レベル比
較器7の他方の入力端子には、基準電圧源8より基準電
位が印加されている。このレベル比較器7の出力で可変
電圧源6を制御する。仮に端子10の電位が基準電位よ
シ高電位の場合には、その差電圧に比例する電位を可変
電圧源6に発生させると共に、可変電圧源内のスイッチ
を導通させ、抵抗11を介して容量2を充電する(この
時、抵抗12は可変電圧源6の負荷抵抗となっている)
。この充電分は、映像増幅器3で反転され、端子1oの
電位を低下させる。
逆に、端子1oの電位が基準電位に比し、低電位の場合
、可変電圧源内のスイッチを開放することで、容量2の
蓄積電荷は、抵抗11と12を通して放電される(ただ
し、映像増幅器30入カインピーダンスは、抵抗11と
12の和に比し、充分大きく設定しであるものとする。
)。この放電分は、映像増幅器で反転され、端子10の
電位を上昇させる。すなわち、端子10に現れる負極性
映像信号の最高電位(同期先端)が、基準電位と等しく
なるよう、クランプ動作を行なうのである。
第4図に、本発明の実施例を示し、原子、これに基づき
詳細な説明を行なう。
映像信号発生源1よシ、結合容量2を介して1■−’、
 )Yi4性映像映像信号トランジスタ160ベースへ
入力される。トランジスタ16と抵抗27はインピーダ
ンス変換器であシ、映像信号は抵抗28を通して、増幅
用1−ランジスタ17のベースへ入力され、はぼ、抵抗
3oと抵抗29の比で決定される利得で反転増幅され、
トランジスタ17のコレクタへ現れる。この負極性映像
信号は、インピーダンス変換器であるトランジスタ18
のエミッタよりトランジスタ19のベースへ入力サレる
トランジスタ19と20はレベル比較器でアシ、トラン
ジスタ20のベースには、基準電圧源8が接続されてい
る。また、定電流源41よりトランジスタ23と24で
(構成されるカレントミラー回路を通し、はぼ抵抗37
と抵抗38の比で分割された電流が、トランジスタ2゛
3のコレクタよりトランジスタ21および22に流出し
ている。
仮に、トランジスタ19のベース電位とトランジスタ2
0のベース電位に差がある場合には、両方のコレクタ電
位に差を生じる。トランジスタ21と22は電流分配器
を構成しており、前述の差電圧が電流分配器の入力ダイ
ナミックレンジよシ小さい場合には、その差電圧に比例
した電流配分ヲ行ない、トランジスタ21のコレクタか
らはトランジスタ42のベーヌヘ、トランジスタ22の
コレクタからは、グランドへ電流を流す。前述の差電圧
が電流分配器の入力ダイナミックレンジより大きい場合
には、トランジ・スタ21または、22の一方を遮断し
、他方へトランジスタ23より電流を供給する。仮にト
ランジスタ190ベース電位が、トランジスタ20のベ
ース電位よりわずかに高い場合には、トランジスタ42
を導通させ、そのエミフタにベース電流値を1b42.
直流増幅率をhyH、12の抵抗値をR12とすると、
(1+hFE)ib42・R12の電圧を発生し、抵抗
11を介して容量2へ電荷を供給し、トランジスタ16
のベース電圧を」二外させる。この上昇分は、トランジ
スタ17のコレクタで反転され、トランジスタ19のベ
ース電位を低下させる。
逆に、トランジスタ160ベース端子がトランジスタ2
0のベース電位より低い場合には、トランジスタ21は
遮断もしくは微少電流しか流れずトランジスタ42は、
はぼ遮断状態となる。この時、容量2の蓄積電荷は抵抗
11.12を油しグランドへ流出し、トランジスタ16
のベース電位を低下させる。この低下分はトランジスタ
17のコレクタで反転され、トランジスタ19のベース
電位を上昇させる。このようにして、端子10に現れる
負極性映像信号の最高電位(すなわち、同期先端)を基
準電圧源8の電位と等しくする シンクチヮプクランプ
動作を行なうのである。
さて、I・ソンンスク42の出力インピーダンスを、抵
抗12に比し充分低く設定し、且つ、電源電圧を抵抗1
2で除算した値に対し、トランジスタ42の最大ベース
電流と直流増幅率の蹟を充分大きく設定することで、ト
ランジスタ42はスイッチを内蔵した可変電圧源とみな
すことができる。
さて、トランジスタ42周辺の等価回路を第5図に示し
、これを基にクランプ条件を以下算出する。図において
、53はトランジスタ21よりトランジスタ42のベー
スへ電流を供給する電流源、54はトランジスタ420
ベース端子、56はトランジスタ42の内部等価電流源
、50は映像信号源インピーダンス、62はトランジス
タ16のベースよりみたトランジスタ16の入力インピ
ーダンス、55はトランジスタ160ベース端子である
。充電時には、トランジスタ42のエミッタより抵抗1
1を通して容量2に電荷を供給する。
この時、映像信号源インピーダンス6oに対して抵抗1
1の値を十分大きくすればクランプ回路が動作した時の
波形歪は無視できる。放電時には電流源63は遮断し、
従ってトランジスタ42も遮断し、この時容量2の電荷
は、抵抗11.12に流れる電流及びトランジスタ16
のベース’t 流で放電する。この時のトランジスタ1
6のベース電流は、抵抗27の値を大きく取ることで、
抵抗11及び12を通して流れる電流に比べて無視でき
る程度に小さく出来る。そこで、第5図における充放電
電荷の比” h”kc2を取ると となる。ここで、■、はトランジスタ42のエミッタ電
位、v2は端子56の電位、tohは充電時間、τ2 
は充電時定数、tdcは放電時間、τ1は放電時定数で
あり、容量2の容量値を02、抵抗11の抵抗値をR1
1、抵抗12の抵抗値をR12とするとτ2−C2R1
4,τ1−C2(R41+R12)である。ところで、
充放電時における容量20両端における電圧変化は微少
であり、τ4.τ2はtch r tdcに対して十分
大きいので(4)式は )dC2R11・v2・ tcIc となる。ここでvl  は回路構成で決まり電源電圧に
近いほぼ一定の鎖、v2 は回路構成で決まる一ch 定の値であり、  / tdc も前述のように一定で
粂る。従って(5)式は、 と書き変られる。ここで人は一定の定数である。
従って、A及びR41,R12を適当に選ぶことで任意
の充放電電荷の比を得ることが出来る。
(6)式よシ明らかなように、充放電電荷の比は(3)
式とは異な、シ、hFEO項が入っておらず従ってhF
Eのバラツキの影響を受けない。さらに、抵抗の項は分
母と分子に一次式で入っており、従ってR11とR12
の相対的な精度が保たれておれば、例え絶対値がバラツ
キても充放電電荷の比は一定に保たれる、このことは、
特に集積回路のような回路においては極めて都合が良く
、素子のバラツキに影響されずに、一定の充放電電荷比
を得ることが可能である。
発明の効果 以」二述べたように本発明によれば、クランプ回路の充
放電電荷の比を任意に設計可能であり、その時、充放電
電荷の比は回路素子のバラツキの影響を受けず一定の値
となり、従って安定なりランプ回路を実現出来る。
ところで、第3図ではシンクチップクランプ回路のブロ
ック図を示したが、第6図の如く若干の変更により、ペ
デスタルクランプ回路とすることがijJ能である。図
において、9はペデスタル区間抜き取シ回路であり、1
3はヌイソチである。
ペデスタル区間のみ13を導通させることで、端子1o
にペデスタルレベルが基準電圧源8と同電位の負極性映
像信号が取り出せるのである。
【図面の簡単な説明】
第1図は従来のフィードバッククランプ回路のブロック
図、第2図は同クランプ回路の具体的な電気回路図、第
3図は本発明によるフィードバッククランプ回路の一実
施例のブロック図、第4図は同実施fllの具体的な電
気回路図、第5図は本発明の回路例の等価回路図、第6
図は本発明を用いたペデスタルクランプ回路のブロック
図である。 1・・・・・・映倣信号発生流、2・・・・・・結合容
量、3・・・・・・反転映像増幅器、6・・・・・・可
変電圧源、7・・・・・・レベル比較器、8・・・・・
・基準電圧源、1Q・・・・・・出力端子、11.12
・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図 第4図 第5図 鰻l 第 6 図

Claims (2)

    【特許請求の範囲】
  1. (1)入力映像信号の同期区間、あるいはペデスタル区
    間において、その区間の電位と基準電位との差電圧に比
    例した電圧を発生させる可変電圧源と、その可変電圧源
    とグランド間に接続された第一の抵抗と、前記可変電圧
    源と入力結合容量との間に接続された第二の抵抗とを有
    し、前記第一の抵抗の抵抗値と第二の抵抗の抵抗値の和
    と前記入力結合容量の容量値の積で決定される放電時定
    数と前記第二の抵抗の抵抗値と前記容量値の積で決定さ
    れる充電時定数を有することを特徴とするフィードバッ
    ククランプ回路。
  2. (2)可変電圧源を可変電流源とエミッタホロアで構成
    し、映像区間において、前記エミッタホロアのベース・
    エミッタ間に逆バイアス電圧全印加することで可変電圧
    源を遮断することを特徴とする特許請求の範囲第1項記
    載のフィードバッククランプ回路。
JP58089404A 1983-05-20 1983-05-20 フイ−ドバツククランプ回路 Pending JPS59215179A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58089404A JPS59215179A (ja) 1983-05-20 1983-05-20 フイ−ドバツククランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58089404A JPS59215179A (ja) 1983-05-20 1983-05-20 フイ−ドバツククランプ回路

Publications (1)

Publication Number Publication Date
JPS59215179A true JPS59215179A (ja) 1984-12-05

Family

ID=13969700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58089404A Pending JPS59215179A (ja) 1983-05-20 1983-05-20 フイ−ドバツククランプ回路

Country Status (1)

Country Link
JP (1) JPS59215179A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS621377A (ja) * 1985-06-27 1987-01-07 Sharp Corp テレビジヨン受像機におけるクランプ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS621377A (ja) * 1985-06-27 1987-01-07 Sharp Corp テレビジヨン受像機におけるクランプ回路

Similar Documents

Publication Publication Date Title
JPH03259611A (ja) アクティブ・フィルタ
US6922474B2 (en) Shock sound prevention circuit
US6940985B2 (en) Shock sound prevention circuit
JPS59108418A (ja) 信号発生回路
JP2707461B2 (ja) 波形整形回路
JPS59215179A (ja) フイ−ドバツククランプ回路
US4314326A (en) Rectifying circuit with zero correction
JPH0993086A (ja) スイッチトキャパシタ回路及びこれを用いた信号処理回路
JP4132157B2 (ja) 入力電流補償装置を含む増幅回路
US4035738A (en) Low noise amplifier
JPS6057600A (ja) サンプルホ−ルド回路
JPH07202593A (ja) 電圧電流変換回路
JPS63138806A (ja) 演算増幅回路
JPS61248604A (ja) バイアス回路
JP3123581B2 (ja) 高速複合反転増幅器
JPS63208374A (ja) クランプ装置
JPS5914856Y2 (ja) 対数変換装置
JPS62130013A (ja) 遅延装置
JPS63245004A (ja) 低周波増幅回路
JPS6358491B2 (ja)
JPH06339046A (ja) クランプ回路
JPH06252695A (ja) フィルタ自動調整回路および基準電流発生回路
JPS58181315A (ja) 階段波発生回路
JPH03136474A (ja) 帰還形ピーククランプ回路
JPS5834767B2 (ja) 測光回路の温度補償回路