JPS636908A

JPS636908A - 定電流源回路

Info

Publication number: JPS636908A
Application number: JP61149376A
Authority: JP
Inventors: Shizuo Yagi; 八木　志津夫; Isao Akitake; 秋武　勇夫; Hironori Hanabusa; 花房　宏典; Shuzo Matsumoto; 脩三松本
Original assignee: Hitachi Ltd; Hitachi Video Engineering Co Ltd
Current assignee: Hitachi Image Information Systems Inc; Hitachi Ltd
Priority date: 1986-06-27
Filing date: 1986-06-27
Publication date: 1988-01-12
Anticipated expiration: 2009-12-21
Also published as: JPH06105856B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ＭＯＳ　（Ｍｅｔａｌ　　０ｘｉｄｅ　　Ｓ
ｅｍ１ｃｏｎｄｕｃｔｏｒ）型半導体集積回路化に好適
な回路構成をとる定電流源回路に関する。

〔従来の技術〕

第６図は、従来より周知の固定バイアス法による定電流
源回路を示す回路図である。同図において、ＭｌはＰチ
ャネルＭＯＳＦＥＴ　（以下、トランジスタと略す）、
Ｒ＋　、Ｒ２，ＲＬはそれぞれ抵抗、■１は電源、■、
はトランジスタＭ１に流れるドレイン電流、■。、はト
ランジスタＭｌ　のゲート・ソース間電圧を示す。

第７図は第６図に示すトランジスタＭ１のゲート・ソー
ス間電圧ＶＧＳ対ドレイン電流■、の静特性を示すグラ
フである。

以下、第６図、第７図を参照して動作説明をする。

第７図から分かるように、トランジスタＭ１のゲート・
ソース間電圧Ｖａｓが一定であればドレイン電流ＩＩ、
も一定となり、負荷抵抗ＲＬの大きさには関係なく一定
の電流■。か流れる。

ここで、トランジスタＭ１のゲート電圧は、抵抗Ｒ，，
Ｒ１の抵抗比と電源■１の電圧で決定される。したがっ
て、電Ｒｖ　＋の電圧が一定であれば、トランジスタＭ
、のゲート・ソース間電圧ＶＧＳは一定に保たれ、トラ
ンジスタＭ１は定電流源として動作する。

しかし、トランジスタＭ、のゲート・ソース間電圧Ｖ（
３対ドレイン電流１．特性には、製造時に生じる特性ば
らつきや温度依存性がある。すなわち、従来の定電流源
回路では、定電流となるべきドレイン電流Ｉ、は、製造
時の特性ばらつき、温度変動に対して考慮が払われてい
なかったため、常に一定電流を維持するに足りるものと
いうことは出来なかった。

〔発明が解決しようとする問題点）半専体製造工程ではトランジスタの特性ばらつきが大き
い。また、トランジスタは抵抗やコンデンサなどに比べ
温度特性が悪い。すでに述べたように、従来技術は、ト
ランジスタの特性ばらつきおよび温度変動について配慮
されておらず、定電流源の電流値が大きく　（通常ＭＯ
３ＩＣプロセスでは定格電流の倍から半分程度）変動す
るという問題があった。

本発明は、トランジスタの特性ばらつき、温度特性によ
る定電流源の電流ばらつきを抑えることを解決すべき問
題点としている。従って本発明の目的は、かかる問題点
を解決した定電流源回路を提供することにある。

〔問題点を解決するための手段〕

上記目的は、トランジスタＭ、に流れるドレイン電流ｒ
ｏを検出し、該ドレイン電流■。が−定になるようにト
ランジスタＭ１のゲート電圧を制御することにより達成
される。

トランジスタＭ＋　のドレイン電流■、を検出するため
に、該トランジスタＭＩとベア性のとれた第２のトラン
ジスタを設けてカレントミラー回路を構成する。該第２
のトランジスタのドレイン側に第１のスイッチ回路と、
該スイッチ回路と直列に接続されるコンデンサ（容量）
と、該コンデンサの電荷を充放電させる第２のスイッチ
回路とからなる電流検出回路を設け、第１のスイッチ回
路が導通している時間とコンデンサの容量値とそのとき
のコンデンサ両端の電圧値より、トランジスタＭ１のド
レイン電流値■、を検出し、これを予め設定した電圧値
と比較することにより、該ドレイン電流■、の大小を判
定し、それにより、第２のトランジスタのゲート電圧す
なわちトランジスタＭ１のゲート電圧を制御することに
より、トランジスタＭｌ　のドレイン電流Ｉｎを一定に
するという目的が達成される。

〔作用〕

上記電流検出回路において、第１のスイッチ回路はコン
デンサと第２のトランジスタのドレイン間を一定周期で
一定時間だけ導通させる。第２のスイッチ回路は、第１
のスイッチ回路によってコンデンサに蓄積された電荷を
第１のスイッチ回路の動作と同期して放電させるように
動作する。

これらの動作によって、第２のトランジスタに流れるド
レイン電流を電圧変換した状態でコンデンサの両端から
検出することができる。

サンプルホールド回路は、前記コンデンサの両端の電圧
を前記第１のスイッチ回路と同期してサンプリングした
後、ホールドする。基準電圧発生回路は一定値の電圧を
発生する。

比較回路は、前記サンプルホールド回路の出力電圧と前
記基準電圧発生回路の基準電圧とを比較し、それらの電
圧の差分に応じた誤差電圧（又は、電流）を出力する。

平滑回路は、比較回路の出力電圧（誤差電圧）を平滑化
する。該平滑化された電圧を第２のトランジスタのゲー
ト（トランジスタＭ、のゲート）に加えることによって
、トランジスタＭ、のドレイン電流は、第１のスイッチ
回路が導通状態になっている時間とコンデンサの容量値
と基準電圧で決定される値に維持されるので、トランジ
スタＭ。

の特性バラツキや温度依存性に関係な（−定電流を得る
ことが出来る。

〔実施例〕

次に図を参照して本発明の詳細な説明する。

第１図は本発明の一実施例を示す回路図である。

同図において、１は電流検出回路、２はサンプルホール
ド回路、３は基準電圧発生回路、４は比較回路、５は平
滑回路である。そのほか、ＭＩ、ＭｚはそれぞれＰチャ
ネルＭＯ３ＦＥＴ（以下、トランジスタと略す）、Ｖｌ
、Ｖ２はそれぞれ電源、Ｒ＋　、ＲＬはそれぞれ抵抗、
Ｓｔ　、Ｓｚ　、Ｓ３はそれぞれスイッチ回路、Ｃ＋　
、Ｃｚ　、Ｃｘはそれぞれコンデンサ、Ａｔ　、Ａｚは
それぞれ増幅器を示す。

第２図（ａｌは、第１図におけるスイッチ回路ｓ１の導
通状態、ｆｂ）はスイッチ回路Ｓｔの導通状態、（Ｃ１
はスイッチ回路Ｓ３の導通状態を示す状態図である。

先ず、第１図、第２図を参照して、第１図における各部
回路の個々の動作について説明する。トランジスタＭ１
は、抵抗Ｒ’Ｌを負荷とする定電流源用トランジスタと
して動作している。

電流検出回路１について説明する。スイッチ回路Ｓ２は
、コンデンサＣＩの蓄積電荷を一定周期で放電させる。

スイッチ回路Ｓ１は、スイッチ回路Ｓ２の動作と同期し
て動作することによりコンデンサＣ１とトランジスタＭ
２のドレインとを接続し、コンデンサＣ１によるサンプ
ルホールドの制御を行う。すなわちコンデンサＣ１は、
トランジスタＭ２のドレイン電流をスイッチ回路Ｓｌを
介してサンプリングし、ホールドする。

トランジスタＭ２は、トランジスタＭ、　と同極性のも
のを用いてカレントミラー回路を構成する。

したがって、トランジスタＭ２のドレイン電流１ｏｚに
は、トランジスタＭ、のドレイン電流■。に比例した電
流が流れる。

前記トランジスタＭ２のドレイン電流ＴＤｔは、スイッ
チ回路Ｓｌが導通（ＯＮ状態）している時間とコンデン
サＣＩの容量値より、コンデンサＣ８の両端間電圧とし
て検出することができる。

ここで、スイッチ回路Ｓ１が導通している時間をｔｌ、
コンデンサＣＩの容量をＣ２とすればコンデンサＣ３の
両端間電圧■。は、１゜Ｖｃ　＝　　　　　Ｉ　ｏｚ　　　　　　　　　　−−
（１）となり、トランジスタＭ２のドレイン電流ｒｏｚ
は、コンデンサＣＩの両端間電圧■。とじて検出できる
。

サンプルホールド′回Ｂ２について説明する。サンプル
ホールド回路２は、コンデンサＣ７の両端間電圧を前記
スイッチ回路Ｓ、と同期して動作するスイッチ回路Ｓ、
によりコンデンサＣ２に取り込んでサンプリングし、ホ
ールドする。ここで、増幅器Ａ１は、インピーダンス変
ＦＩＡ器として動作している。

基準電圧発生回路４は、前記（１）式の関係より、トラ
ンジスタＭ２のドレイン電流ＩＤ２に相等する一定電圧
（基準電圧■２）を発生する。

比較回路４は、前記基準電圧発生回路３より発生させら
れた基準電圧■２と、前記サンプルホールド回路２のコ
ンデンサＣ２に蓄積された電圧情報とを比較し、その結
果を誤差電圧として電圧情報で出力する。ここで、増幅
器Ａ２は比較器として動作する。該増幅器Ａ２の出力イ
ンピーダンスは、非反転入力３反転入力の信号レベルが
等しいとき、ハイインピーダンス状態となる。

平滑回路５は、比較回路４より発生された出力電圧の平
滑化を行う。

次に全体の回路動作について説明する。

電流検出回路１にてトランジスタＭ２のドレイン電流Ｉ
Ｄ２をコンデンサＣＩにて電圧変換した後、該電圧をサ
ンプルホールド回路２のコンデンサＣ２でサンプリング
し、ホールドする。比較回路４によりコンデンサＣ２に
サンプルホールドされた電圧情報と基準電圧発生回路３
より発生される基準電圧が比較される。

ここで、この比較結果として、基準電圧■２よりもコン
デンサＣ２に蓄積された電圧が小さい場合を考えると、
比較回路４の出力は接地電圧に近い電圧になる。該出力
電圧は平滑回路５のコンデンサＣ３に蓄積された電荷を
放電させる動作を行なう。したがって、コンデンサＣ３
の両端間電圧は低くなる。すなわち、これによりトラン
ジスタＭ、、Ｍ、のゲート・ソース間電圧を大きくする
方向に動作し、トランジスタＭ＋　、Ｍｚのドレイン電
流を増加させる。

次に、コンデンサＣ２に蓄積された電圧と基準電圧■２
とが等しい場合について考える。このとき、比較回路４
の出力はハイインピーダンス状態となり、平滑回路５の
コンデンサＣ３の電荷はホールドされた状態となる。す
なわち、トランジスタＭ、、Ｍ、のゲート・ソース間電
圧が一定に保たれトランジスタＭｌ　は定電流源として
動作する。

次に、コンデンサＣ２に蓄積された電圧が基準電圧■２
より大きい場合について考える。このとき、比較回路４
の出力は電源電圧に近い電圧を出力する。その結果、平
滑回路５のコンデンサＣ１の両端間電圧が高くなり、ト
ランジスタＭ、、Ｍ２のゲート・ソース間電圧を小さく
する方向に動作する。すなわち、トランジスタＭ、、Ｍ
ｚのドレイン電流を減少させる動作を行う。

本実施例によれば、トランジスタの特性バラツキおよび
温度変動に影響されない定電流源回路を構成することが
できる。

尚、増幅器Ａ１はインピーダンス変換器として利用して
いるので、増幅器の代わりにソースホロワ等を用いても
良いことは明らかである。また、抵抗ＲＬは電ｍｔＸ用
トランシタ〜１１　の負荷として用いているので、抵抗
ＲＬＯ代わりにトランジスタ等のアクティブ素子を用い
ても良いことは明らかである。

また、第１図では、電流検出回路ｌに並列接続される電
流源としてのトランジスタＭｌは１個であるが、複数個
の電流源としての複数個のトランジスタを電流検出回路
１に並列接続しても、各電流源はそれぞれ同様に定電流
源として機能する。

第３図は本発明の他の実施例を示す回路図である。

第３図において、第１図におけるのと同一機能を有する
ものは同一符号を付しである。Ｍ３　、　Ｍ４はそれぞ
れＮチャネルＭＯ３ＦＥＴ、■３は電源、■４は基準電
圧源である。本実施例の動作は前述の実施例の動作説明
より類推的に容易に理解されるであろう。

本実施例によれば、ＮチャネルＭＯ３ＦＥＴの特性バラ
ツキおよび温度変動に影響されない定電流源回路を構成
することができる。

第４図は本発明の更に他の実施例を示す回路図である。

第４図において、第１図におけるのと同一機能を有する
ものは同一符号を付しであるＴ　＋　、　Ｔ　２はそれ
ぞれＰＮＰ型バイポーラトランジスタ、Ｒ２，Ｒ３はそ
れぞれ抵抗である。本実施例の動作は前述の実施例の動
作説明から類推的に容易に理解されるであろう。

本実施例によれば、ＰＮＰ型バイポーラトランジスタに
よっても、トランジスタの特性バラツキおよび温度変動
に影響されない定電流源回路を構成することができる。

第５図は、本発明の更に別の実施例を示す回路図である
。

第５図において、第１図におけるのと同一機能を有する
ものには同一符号を付しである。Ｔｓ。

Ｔ４はそれぞれＮＰＮ型トランジスタである。本実施例
の動作は前述の実施例の動作説明より類推的に容易に理
解されるであろう。

本実施例によれば、ＮＰＮ型バイポーラトランジスタに
よっても、トランジスタの特性バラツキおよび温度変動
に影響されない定電流源回路を構成することができる。

〔発明の効果〕

本発明によれば、ＬＣの製造バラツキによるＭＯＳ　　
ＦＥＴ（或いはバイポーラトランジスタ）の特性バラツ
キおよび温度変動に対する特性変化に対して電流源の電
流バラツキおよび変動がない定電流源回路を構成するこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図における各スイッチ回路のスイッチ動作を示す状態図
、第３図乃至第５図はそれぞれ本発明の他の実施例を示
す回路図、第６図は定電流源の従来例を示す回路図、第
７図はＭＯＳ　　ＦＥＴの特性例を示すグラフ、である
。符号の説明１・・・電流検出回路、２・・・サンプルホールド回路
、３・・・基準電圧発生回路、４・・・比較回路、５・
・・平滑回路、Ｍ、、Ｍ！　・ＰチャネルＭＯ３ＦＥＴ
ｌＭｘ　、Ｍａ・・・ＮチャネルＭＯ３ＦＥＴ、ＣＩ。Ｃ，、Ｃ，・・・コンデンサ、Ｓ、、Ｓ、、Ｓ３　・・
・スイッチ回路、Ａ＋’、Ａｚ・・・増幅器、ＲＬ・・
・負荷抵抗、Ｖ２．Ｖ、・・・基準電圧源、Ｔ、、’ｒ
ｚ・・・ＰＮＰ型トランジスタ、Ｔｓ　、Ｔａ・・・Ｎ
ＰＮ型トランジスタ代理人　弁理士　並　木　昭　夫第１図第　２　図嘆　３　図冨４１１１５１！！＋＋ｖイアスじＩ！１

Claims

【特許請求の範囲】１、三つの電極を持つ第１のトランジスタ素子の該第１
の電極を第１の電源に接続し、第２の電極を負荷抵抗を
介して第２の電源に接続し、第３の電極と第１の電極と
の間に印加される印加電圧で定まる電流を前記負荷抵抗
に負荷電流として流すようにした電流源回路において、
前記第１のトランジスタ素子に対してカレントミラー回
路を構成するように第２のトランジスタ素子を接続し、
該第２のトランジスタ素子の第２の電極と前記第２の電
源との間に、負荷抵抗に代えて、第１のスイッチと第１
の容量との直列回路を接続し、かつ該第１の容量と並列
に第２のスイッチを接続し、前記第１、第２の各スイッ
チの同期した開閉動作により、前記電流源回路において
負荷抵抗を流れる負荷電流を、前記第１の容量の両端間
電圧として取り出す電流検出回路と、前記第１、第２の各スイッチと同期して動作する第３の
スイッチと第２の容量を含み、前記電流検出回路によっ
て電圧として取り出された負荷電流値を、該第２の容量
の両端間電圧としてサンプルホールドするサンプルホー
ルド回路と、基準電圧を発生する基準電圧発生回路と、該基準電圧発生回路により発生された基準電圧と前記サ
ンプルホールド回路によりサンプルホールドされた電圧
とを比較する比較回路と、該比較結果として得られた誤
差電圧を平滑化して前記電流源回路における第３の電極
と第１の電極との間の印加電圧に加算する平滑回路と、
を具備したことを特徴とする定電流源回路。２、特許請求の範囲第１項記載の定電流源回路において
、前記電流源回路を複数個、並列接続し、それらに対し
て、前記電流検出回路、サンプルホールド回路、基準電
圧発生回路、比較回路、平滑回路、を１組、共通に、接
続したことを特徴とする定電流源回路。３、特許請求の範囲第１項記載の定電流源回路において
、前記トランジスタ素子がＭＯＳＦＥＴ素子から成り、
第１の電極がソース電極、第２の電極がドレイン電極、
第３の電極がゲート電極から成ることを特徴とする定電
流源回路。４、特許請求の範囲第１項記載の定電流源回路において
、前記トランジスタ素子がバイポーラトランジスタ素子
から成り、第１の電極がエミッタ電極、第２の電極がコ
レクタ電極、第３の電極がベース電極から成ることを特
徴とする定電流源回路。