TW589739B - Solid photographing apparatus and camera module using the same - Google Patents

Description

589739 ⑴ 致、發明說明 (發明說明應敘明:發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說即 相關申請案之交叉參考資料 =申請案係根據2〇〇1年即13日戶斤提出之2〇〇1 34769〇之 先前日本專利申請，並享有此專利申請之優先權，本申請 案的所有内容均併入作為參考資料。 發明之背景 1.發明之所屬技術領域 裝置’特別是有關 閘極型電場效應 的固體攝像裝置。 於 電 本發明係有關於放大型之固體攝像 以因應於入射光而調變臨界值之接合 晶體作為像素而使用之臨界值調變型 2 ·習知技術 - L年來盛行著在各像素设置電荷檢測電路之稱為放大 1的固體攝像裝置之開發。其中，稱為臨界值調變型之固 體攝像裝置亦頗受矚目。該固體攝像裝置係其含有接合刑 的電場效應電晶體（以下，稱為FET)之像素為配置成^ 個陣列狀。而且，因光線之射人而在各像素產生有訊號電 荷，且該訊號電荷係在各像素中蓄積固定時間。各像素$ 在各像素内的FET通道區域内，產生對應於訊號電荷的替 積量之電位或臨界值之變化。而且，複數個之像素係依$ 定順序而依次進行掃描，例如藉由源極隨耦型之電位柃％ 機構而依次讀出影像訊號。 作為如此之臨界值調變型的固體攝像裝置，在羽知 、孜術 甲，已知係例如揭示於特開平8-78653號公報之圖14的構造 (2) 圖1係表示相同裝置的1像素份的元件之截面構造。在P 型基板71上係形成有η型層72，進而在n型層72的表面係挾 住Ρ +型之接合閘極73而形成η +型之汲極區域74和源極區 域75。此外，鄰接於接合閘極73而形成有電荷重設用之 MOS型閘極電極76。 在該固體攝像裝置當中，因光線之射入且藉由光電變換 而產生有電子·電洞對。所產生的電子-電洞對當中之電子 係往汲極區域74流出，而電洞則蓄積於接合閘極73並形成 訊號電荷。由於接合閘極73係呈現浮動的狀態，故接合閘 極73的電位係因應於已蓄積之訊號電荷而變化，且η型層 72的電位亦隨之而產生變化，此係以源極的電位或電流變 化而被讀出。 圖1所示之固體攝像裝置相較於電荷耦合元件（CCD)^ ，則其構造係較為簡單，且具有適合於細微化之潛在性的 優點。但，卻難以說是必定能應用於寬廣範圍。其理由如 下。 ▼、、 畜積訊號電荷之接合閘極73係由會嘴㈣ 一 閘極電極76作成導通蔣 在將蓄積於接合閘極73的訊號電荷排出於P型基柢 ’存在著尚未自接合閘極 、截荷 2雜貝< Ρ +型區域所構成，且接合閘極73係形成電位性 ’予動狀態。因此，將M0S型閘極電極76作成導適狀態， 71之 在揣昝技u u a 。該 旦：在耆尚未自接合閘極73排出而殘留之背景€ 界％何量係因反應出M〇S型閘極電極76的導通 雜骨之所謂的kTC雜音，而在每—排出動作中#生變价 因此，即使在訊號電荷係被重詨之後，而在接合閉極 589739 (3) 發明說明續頁 亦殘留著背景電荷。在該背景電荷係重疊著雜音電荷部份 ，此即以雜訊而呈現於讀出訊號。 於是，為了減低背景電荷的影響，而考量將接合閘極73 之p型雜質的濃度予以降低。但，該情形時，除了因為晶 片表面的荷電狀態而使動作呈現不安定之外，由於接合閘 極73和η型層72之間的電容量值係降低，且無法蓄積充分 數量的訊號電荷，故產生飽和電荷量係下降之問題。因此 ，習知技術中，係期待能解決飽和電荷量下降之問題。 本發明係考量上述之情形而創作，其目的在於提供一構 造簡單、具備適合於細微化的特長、且能抑制包含於讀出 訊號之雜訊、而且具有充足的飽和電荷量之固體攝像裝置。 發明之詳細說明 依據本發明的其中之一個形態，即能提供一種固體攝像 裝置，其係具有： 半導體基板；以及 複數個像素，其係形成於前述半導體基板内，而前述複 數個像素係分別具有訊號電荷之蓄積期間、訊號讀出期 間、以及訊號電荷之排出期間， 該前述複數個像素係分別具有： 第1導電型之第1半導體區域，其係形成於前述半導體基 板上，及 第1導電型之源極區域，其係形成於前述第1半導體區域 的表面區域；及 第1導電型之汲極區域，其係和前述源極區域互相隔開 589739 (4) 而形成於前述第i半導體區域的表面區域，且在前述像素 之訊號電荷之蓄積期間、訊號讀出期間、以及訊號電荷之 排出期間，分別供應不同的電壓；及 第1導電型之第2半導體區域，其係和前述汲極區域相連 接，並形成於前述第1半導體區域的表面區域；及 第2導電型之第3半導體區域，其係形成於前述第2半導 體區域下部的前述第1半導體區域内，且和前述第2半導體 區域作電氣性的連接，其和蓄積著因應於入射光的訊號電 荷之前述第1導電型，係為相反之導電型；以及 第2導電型之第4半導體區域，其係形成於前述源極區域 和汲極區域之間的前述第1半導體區域的表面區域。 本發明之額外目的及優點將於後續之說明中列出，其中 之部份係可明顯地自說明中看出，或由實際操作本發明而 得知。本發明之目的及其優點，係可自後文中所特別指出 的工具及混合方式予以實現及獲得。 發明之詳細說明 以下，參閱圖式且依據實施例而詳細說明本發明。又， 全圖當中所對應之處所係賦予相同的符號，且避免重覆說 明。 (第1實施例） 圖2係依據本發明的第1實施例之固體攝像裝置的全體 之電路圖。又，圖2當中，為了簡化說明而以由3 X 3之9個 像素所構成之2次元固體攝像裝置時作為例示，但，亦可 設置該數量以上之像素。 -9- (5). (5).589739 在圖2當中，各個由接合型的FET所構成之複數個（本例 係9個）之像素i ’係配置成陣列狀。同一列之各3個之像素 i之汲極和閘極，係、共通地連接於對應於複數條(本例係: 條）選擇線2〜4當中的丨條。上述選擇線2〜4係連接於像素列 選擇電路5，纟係在像素列的選擇時，將特定之脈衝訊號 予以輸出之例如由移位暫存器等所構成。 此外，同一行之各3個之像素1之源極，係共通地連接於 對應於複數條（本例係3條）訊號線6〜8當中的丨條。上述訊號 線6〜8係分別連接於訊號線選擇之切換用之n通道 晶體9N〜UN的-端，且此類M〇s電晶體9n〜iin的另一: 係作共通連接。此外’上述刪電晶體9N〜uN的閘極， 係連接於像素行選擇電路12’其係在像素行的選擇時，將 特定之脈衝訊號予以輸出之例如由移位暫存器等所構成 。在上述MOS電晶體9N〜11N的共通連接點和接地電位之 間’係連接著電流源13。進而在M〇s電晶體9N〜uN和電流 源13之共通連接點’係連接著用以輸出讀出訊號之阻抗變 換電路14。 圖2所示之固體攝傻裝晉，作A # 且辦像裝置係集積於半導體基板上而形 成。又，雖未特別圖示，但，各像素之變位補償用的補償 電路’或將阻抗變換雷路/ 又狹私路丨4的％出進行A/D變換等之各種 訊號處理的訊號處理電路，係集積於相同的半導體基板上。 在圖2所示之固體攝像裝置當中，因光線之射入而在各 像素1當中，蓄積著因應於各個光量之訊號電荷。因應於 所畜積之訊號電荷量而使得各像素1之臨界值電壓產生變 -10- 589739 發爾號明績頁 出之脈衝訊 ⑹ 化。而且5藉由施加自像素列選擇電路5而輸 號於選擇線2〜4之中之任意“条，而選擇像素列，進而施加 自像素行選擇電路12而輸出之脈衝訊號於M〇s電晶體 9Ν~11Ν的閘極之中之任意“固，且將該m〇s電晶體作成導 通狀態而選擇像素行，據此而選擇丨個像素丨。此時，如圖 2中之箭頭所tf，自選擇線（本例係選擇線4)而經由選擇像 素’進而經由訊號線（本例係訊號線7)和導通狀態之M〇s 電日日m (本例係M0S電晶體1〇N)而形成有達於電流源^之 電流路徑，且因應於選擇像素之臨界值電壓之訊號，係經 由阻抗變換電路14而被輸出。 圖3係表示圖2中之丨個像素1的元件構造之圖案平面圖 ，圖4和圖5係不同於圖3之截面圖。 在p型之半導體基板20的表面區域，係形成有打型之胖區 域21。在上述基板20係供應接地電位。進而在阱區域 21的表面區域，其分別由η +型之擴散區域所構成之汲極區 域22和源極區域23係互相隔開而形成。此外，在η型啡區 域21的表面區域，係形成有η型之擴散區域24，其係和上 述汲極區域22相連接，並延伸於上述源極區域23的方向。 該η型擴散區域24係相當於構成圖2中的像素1之接合型 FET的接合閘極，且較汲極區域22更形成較淺的擴散深度 。此外，在上述η型擴散區域24和源極區域23之間的η型胖 區域21的表面區域，係形成有寄生通道防止用的ρ型擴散 區域25。進而在上述η型擴散區域24下部的醉區域21内， 係形成有ρ型之填埋區域26，其係用以蓄積訊號電荷，且 -11 - 589739 ⑺ 和n型擴散區域24相連接。 發明負 說明績頁 上述源極區域23係配置於由圖3中的點虛線所區劃之像 素區域的大致中央部位。上述P型擴散區域2 5係以能形成 包圍該源極區域23之狀態而齡置。進而上述汲極區域22及 其所連接之η型擴散區域24,係配置成能包圍上述P型擴散 區域25之狀態。此外，上述沒極區域22係形成能在圖3中 的橫方向相鄰接的一列份之像素所共通之狀態而延伸形 成。

此外，上述η型阱區域21係如圖3所示，自延伸形成於汲 極區域22的延長方向和平行方向的元件分離區域27而在 列方向互相作分離狀。 在上述η型阱區滅21上，係形成有層間絕緣膜28。進而 在該層間絕緣膜28上，係形成有相當於圖2中所示之訊號 線6〜8之配線層29。此外，對上述層間絕緣膜28形成有穿 通至上述源極區域23的表面之開口部，且在該開口部内係 形成有連接源極區域23和配線層29之接點30。 又，在上述層接絕緣膜28上，係於各像素形成有用以收 集入射光的微透鏡，但為了簡化說明而省略其圖式。 在具有如此之截面構造的像素當中，由於照射藉由導通 晶片的微透鏡所集光之入射光，而以由η型擴散區域24和 其下部的ρ型填埋區域26所構成之光二極體、以及由η型阱 區域21和p型填埋區域26所構成之光二極體而進行光電變 換，並產生電子-電洞對。所產生的電子-電洞對之中之電 子，係在直接或漂移η型阱區域2 1之後，中介汲極區域22 -12- 而& + % 1¾班明讀贫 机出於外部。另一方的電洞係被蓄 1—^ ,,^ 積於P型填埋區域26 並作積分處理。該電洞之蓄積量係因 和積分時間之積而形成者。此外，各像素的：：先的強度 因應於電洞的蓄積量而進行調變。，…界值電㈣ 而且，在電洞的積分之後，各像素係 ^ W 1篆京列選摆雷 和像素行選擇電路12而依次進行掃描，且 界值電壓的變化係作為訊號而被讀 Ά ^ ^ 社嘴出來自像去沾 $諕 < 後，其蓄積於各像素之電洞 ^ 行重設動作。 W出於基板20’並進 二6係圖2所示的固體攝像裝置之主要訊號的波形圖。在 圖6备中，訊號S2、S3、S4係表示自像音 目像素列選擇電路5 出，並施加於選蘀線2〜4之脈衝 則 此W疚形，訊號S9N、 S 1 ON、S 11Ν係表示自像素行選擇 輝私路12所輸出，並施加 MOS電晶體9N、10N、11N的閘極々齡振 ' ⑺位又脈衝訊號的波形， 號OUT係表示自阻抗變換電路14所輸出之訊號的波形 圖6所示’在選擇線2〜4係施加具有VL、VM' ”之3值: 塵的脈衝訊號。上述3值電壓當中，VL係最低，物係^ VL更高，VH係較VM更高。 又 繼之，參閱圖6而說明圖2的固體攝像裝置之動作。 將自全部的像素而讀出訊號之期間稱為丨訊框週期，工 訊框週期係選擇線2〜4的訊銳自VH下降至VL之後，繼而自1 VH下降至VL為止之期間。在i訊框週期當中，選擇線^ 的訊號S2〜S4，其VL的期間係電洞的蓄積期間，ν%之期 間係以各像素的臨界值電壓之變化作為訊號而被讀出^ -13 - 589739 (9) 讀出時間，進而VH之期間係將各像素所積分之電洞予以 排出之重設期間。 例如，選擇選2的訊號S2，其在VM之期間係選擇連接於 該選擇線2的列内之3個像素1。在該期間，訊號S9N係作成 高準位，故MO S電晶體9N係形成導通狀態而選擇像素行 ，並經由訊號線6且中介選擇列和選擇行之像素1而使電流 流通於電流源13。而且，因應於選擇像素之臨界值電壓的 訊號，係經由阻抗變換電路14且作為訊號OUT而被輸出。 進而訊號SION、S11N係依次作成高準位，而MOS電晶體 1 ON、11N係依次形成導通狀態’且依次選擇不同的像素 行，並經由訊號線7、8 JL中介選擇行所對應的像素1而使 電子流通於電流源：13，而因應於選擇像素的臨界值電壓之 訊號，係經由阻抗變換電路14且作為訊號OUT而被輸出。 如此之動作係改變像素列而依次進行，故能自全部的像素 而讀出訊號。 此外，在讀出來自各像素列之各3個像素的訊號之後， 選擇線2〜4的訊號S2〜S4係形成VH，且電洞係自此類各3個 之像素而排出，並進行重設動作’而作為下一個電洞的蓄 積之準備。 圖7係表示沿著圖6的波形圖中之tl〜t4的各時序時之圖5 中的C-C，線的截面之電位狀態。繼之，參閱圖7之電位圖 而詳細說明各像素之電洞的蓄積動作、訊號讀出動作、以 及重設動作。

施加於選擇線4的脈衝訊號S4的電壓值，係在變化成V；L -14- 589739

時，如前述 (ίο) <正後’其蓄積期間的開始正後之11的時序之 般因應於入射光而產生的電子-電洞對之中的電洞，係蓄 積太p型填埋區域26，且予以積分處理。隨此情形，貝I】p 型填埋區域26的電位即變低。進而p型填埋區域26下部的〇 型醉區域21心電位亦隨之調變而降低。在蓄積期間的結束 正刖< t2的時序時，其η型阱區域21之電位係較tl之時序時 更低。 繼之’當讀出期間開始，且施加於選擇線4的脈衝訊號4 、 •k化成VM時’隨此情形而全體的電位係比例於（VM-VL)鲁 而k低。但’ p型基板2〇因為係固定於接地電位，故基板 20的電位係為固定，且不產生變化。此後，訊號s9形成高 準位5且當圖2中的M0 s電晶體9N形成導通狀態時’同一 订的3個像素當中，n型阱區域21的電位係經由最低的像素 ’且中介足電流源13而使電子電流流通。此時，除了選擇 線4之外’相對於另外的選擇線2、3係施加vl之情形，而 在選擇線4係施加V Μ，且由於連接於選擇線4的像素之η 型阱區域2 1的電位係成為最低，故上述電子電流係中介連 ® 接於選擇線4之像素而流通。在圖4和圖$中係以箭頭而表 不此時所流通之電子電流。亦即，據此而形成著以選擇線 4作成為電源、以連接選擇線4和訊號線6的選擇像素〗作為 ， 接合閘極型FET、以及以電流源13作為電流源之源極隨耦 · 器，且經由阻抗變換電路14而因應於選擇像素丨的η型阱區 域21的電位之極小點的電位值之電位，係作為訊號out而 被輸出。此時，η型阱區域21的電位之極小點本身，由於 -15- 589739 (11彡 餐明說明續頁 係依據因入射光所產生的電洞之積分值而進行調變，故藉 由像素列選擇電路5和像素行選擇電路12而掃描全部的像 素，且自阻抗變換電路14而依次讀出訊號，據此，即能獲 得影像訊號。 繼之，在結束讀出期間，且施加於選擇線4的脈衝訊號 S4係變化成VH之後的t4時序，其p型填埋區域26的電位係 形成更低之狀態，據此而蓄積於P型填埋區域26的電洞， 係經由η型阱區域21而往基板20排出。

像如此之第1實施例的固體攝像裝置，其各像素1係由1 個接合型FET所構成，且相較於電荷耦合元件型，其構造 係為簡單，且適合於細微化。

此處，將第1實施例的固體攝像裝置和圖1所示之習知裝 置進行比較。圖1之裝置，其為了能將電荷蓄積於浮動狀 態的接合閘極73，而必須設定成較高的雜質濃度。其理由 係因晶片表面的帶電等而其動作不致於形成不安定的狀 態之故。其結果，高濃度的接合閘極73的一部份，係形成 為恒常佈滿電子或電洞之中性區域，電荷蓄積係能將存在 於鄰接的反導電型之η型層72的空乏層區域之受體乃至施 體造成中性化。例如，參閱圖1而說明時，含有高濃度的ρ 型雜質之接合閘極73的表面側，係恒常佈滿電洞，如此訊 號之電洞係蓄積在形成於和η型層72之間的空乏層區域。 該狀態下，空乏層内的受體由於中性化而位於來自該受體 的η型層72内的施體之磁力線，係不得不終止於基板7 1的 受體。隨此情形而ρ +型之接合閘極73的電位變動即變大。 -16- 589739 亦即，接合閘極73的接地電容量作 Siiii 里你形成為極小之狀態。又 ，雖為相同之情形，但為了使η型厣79你a人 土層72係芫全地形成空乏 狀態，而P +型接合閘極73係在和基你、扣 悉板71又間，形成電容器 ，且由於該電容器的距離係較大，故卩太 故即使對接電容量極小 ，亦得以觀測。因此，在通常的動作命 1乍电壓下，則蓄積在如 此之浮動區域的訊號電荷量係受到限 』限制，而且無法達成該 區域之完全空乏化。但，相對於訊號雷 观私何的電位變動較大 之情形，係具有能獲得較大感度之優點。 另一方面，依據第1實施例，即能充分 偉休p型填埋區域 26、及n型_陈區域21、以及汲極區域29 4 間的電容量， 能蓄積充分數量的訊號電荷（電洞）。進 ’且 在通常的動作兩 壓下，亦能達成Ρ型填埋區域26之完全办< ^ ^ 王二 < 化。換言之， 其結果’和習知例的差異係在於訊號電荷（電洞）的替’ 域之對接地電容量的大小，其考量的差異在於以感=積= 先而容許因拍攝雜訊劣化而產生飽和祧 、'為優 1 Α琬1的下降、、 因背景電荷而產生的kTC雜訊，抑或妥協於感度下降以及 防止雜訊產生的综合性之SN比的改盖Λ 牛而以 ^曷目標义考量，、 據第1實施例者之宗旨，係為後者之情形。 ’依 此外’使用電荷耦合元件型或MO S型電晶體等多曰 :電極之固體攝像裝置’其光電變換區域因為係二：： 阳砂間極電極的下部，故受到因多晶矽閘極電極吸=夕 的影響，而產生藍色感度降低之情形。 光線 但，第1實施例之固體攝像裝置，係使用無使用多曰、 閉極電極之接合型閘極FET。因此 阳石夕 牝筏侍可防止藍 -17- 589739 (13) 度降低之功效。 。.卜由進仃光電變換之n型擴散區域24的下部之p型填 :里區域26和n型畔區域21所構成之光二極體”乂及蓄積電 何之ρ型填埋區域，伤隹 係集積於基板的垂直方向而形成， ::相較於將兩者予以分散形成之情形，亦可獲得能使像素 的尺寸細微化之功效。 (第2實施例） 圖係依據本發明的第2實施例之固體攝像裝置之全體 的包路圖。又’該情形時亦為了簡化說明而以由3 X 3之9 個=㈣構成之2次元固體攝像裝置時作為例示，但，亦 可叹置该數量以上之像素。 圖8所示之固體攝像裝置相較於圖2之裝置，其像素之構 象素列選擇電路之構成係具有若干差異，而另外之構 成係和圖2相同，故僅說明和圖2不同之點。 人在圖8田中，各像素15係對具有源極、沒極和閘極之接 口，FET邵15a’具有附加有用以將接合型fet部⑽閘柘 〈畜積電荷排出於接地電位之M〇S型閑極部15b之構成。 问-列之各3個之像素15之没極和閘極，係共通地連接 於對應於像素列選擇用的複數條(本例係3條)選擇線2+ 中的丄條。此外’同一列之各3個之像素⑽咖型閑極部 間極，係共通地連接^對㈣像素列的電荷排出用 <稷數條（本例係3條）選擇線16〜18當中的1條。 上述選擇線2〜4和16〜18係連接於像素列選擇電路Μ，並 係在像素列的選擇時，將特定之脈衝訊號之^ -18- 589739 (14) 擄^說明續l ϊ - 由移位暫存器等所構成。 圖9係表示圖8中之1個像素15的元件構造之圖案平面圖 。圖10係圖8的截面圖。又，和圖1〇截面形成垂直之截面 ’係只對先前之圖4追加有上述MOS型閘極部15b之閘極絕 緣膜，另外之構成係和圖4相同，故予以省略。 在先前之第1實施例當中，汲極區域22係以能圍繞p型擴 散區域25的全周而形成。相對於此，該第2實施例，其汲 極區域22係以能圍繞其平面形狀為略方形之p型擴散區域 25的三方而形成。此外，在無形成汲極區域22之部份，形 成有連接於p型填埋區域26的MOS型閘極電極31。該MOS 型閘極電極3 1係相當於圖8中之Μ Ο S型閘極部1 5b之閘極 ，進而相當於圖8'中的選擇線16〜18之任意1條。上述MOS 型閘極電極31係如圖1〇所示，中介閘極絕緣膜32而形成於 基板20上。又，在形成有該MOS型閘極電極31的部份之下 部’其ρ型之基板2 0係延件至表面而形成。此外，在層間 絕緣膜28上，係和第1實施例之情形相同，其微透鏡係形 成於各像素，但，為了簡化說明而省略其圖示。 在該固體攝像裝置當中，由於照射藉由微透鏡所集光之 入射光於各像素，而以由11型擴散區域和其下部的p型填埋 區域26所構成之光二極體、以及由η型阱區域21和p型填埋 區域26所構成之光二極體，而進行光電變換並產生有電子 -電洞對。所產生的電子-電洞對之中的電子，係在直接或 漂移η型阵區域2 1之後，中介汲極區域22而流出於外部。 另一方的電洞則蓄積於ρ型填埋區域26，且被積分處理。 (15) (15)589739 該電·洞的蓄積量係因應淤入射光的強度和積 而形成者。此外，各像素的臨界值電壓係因應於電^ 積量而進行調變。 s'同的畜 而且，在電洞的積分之後，各像素係藉 w i列選擇雷 路19和像素行選擇電路12而依次進行掃描，且 合像素之臨 界值電壓的變化係作為訊號而被讀出。在讀出來自像素^ 訊號之後，蓄積於各像素之電洞，係中介依據像素列選= 電路19所控制的M0Sf閘極部15b而排出於基 z u ’ 並進 行重設動作。 圖11係圖· 8所示的固體攝像裝置之主要訊號的波形圖。 在圖11當中，訊號S 2、S 3、S 4係表示自像素列選擇電路19 所輸出，並施加於列選擇用的選擇線2〜4之脈衝訊號的波 形，訊號S16、S17、S18係表示自像素列選擇電路19所輸 出，並施加於電荷排出用的選擇線16〜1 8之脈衝訊號的波 形，訊號S9N、SION、S11N係表示自像素行選擇電路12所 輸出，並施加於MOS電晶體9N、ION、11N的閘極之脈衝 訊號的波形，訊號OUT係表示經由阻抗變換電路14而輸出 之訊號的波形。 繼之，參閱圖11而說明圖8的固體攝像裝置之動作。 如岡11所示，在選擇線2〜4係施加具有VL和VH之2值的 電壓之脈衝訊號S 2〜S 4，相同地亦在選擇線16〜1 8施加具有 VL和VM之2值的電壓之脈衝訊號S16〜S18。上述2值的電壓 當中，VL係較VM更低。 將自全部的像素而讀出訊號之期間稱為1訊框週期’ 1 -20- 589739

(16) 訊框週期係選擇線2〜4的訊號S2〜S4，自VH下降至VL之後 ，繼而自VH下降至VL為止之期間。在i訊框週期當中，選 擇線2〜4的訊號S2〜S4，其VL的期間係電洞的蓄積期間， 且各像素的臨界值廷壓之&化係作為訊號而被讀出之讀 出期間，係選擇線2〜4的訊號S2〜S4為VH、且係選擇線ι6〜18 的机虎S 16〜S 18為V Η之期間。將畜積於各像素1 $的電洞予 以排出之重設期間，係選擇線2〜4的訊號S2〜S4為VH，且

係選擇線16〜1 8的訊號S 16〜S 1 8為V L。該重設期間係圖1 i中 的T之期間。 例如，選擇線2的訊號S2，其在高準位（VH)之期間，係 選擇連接於該選擇線2的相同列内之3個像素15。在該期間 ，訊號S9N係作成高準位（VH)，而MOS電晶體9N係形成導 通狀態而選擇像素行，並經由訊號線6且中介選擇列和選 擇行的像素15而使電子電流流通於電流源13，而因應於選 擇像素之臨界值電壓的訊號’則經由阻抗變換電路1 4而作 為訊號OUT而被輸出。進而訊號SION、S11N係依次作成高 準位，而MOS電晶體ION、11N係依次形成導通狀態，並選 擇不同的像素行，且經由訊號線7、8而中介選擇行之對應 的像素1 5而使電子電流流通於電流源13，而因應於選擇像 素的臨界值電壓之訊號，則經由阻抗變換電路14且作為訊 號0 U T而依次被輸出。如此之動作係改變像素列而依次進 行’且自全部的像素而謂出訊"5虎。 此外，在來自各像素列之各3個像素的訊號讀出期間的 結束之正前，選擇線16〜18係形成低準位（vl)狀態。據此 -21 - 589739

(17) 而構成各像素之Μ 0 S型閘極邵1 5 b的圖10中之μ 〇 S型閘極 電極3 1下部的p型基板20表面之空乏層係消失，且形成相 同的電位。其結果，蓄積於p型填埋區域26之電洞，係中 介MOS型閘極電極3 1下部而流向基板20，並進行重設動作。 又’重設動作由於係在訊號線2〜4的訊號S2〜S4為VM， 且訊號線16〜18的訊號S16〜S 18為VL時而進行，故在訊號線 2〜4的訊號S2〜S4為作成VM而開始讀出期間之前，預先將 訊號線16〜18的訊號S 16〜S 18提升至VM，俾使不進行重設 動作。 圖12係表示沿著圖U的訊號波形圖中之^丨〜“的各時序 時之圖10的D_D，線的截面之電位狀態。 繼之，參閱圖12的電位圖而詳細說明各像素之電洞的蓄 積動作、訊號讀出動作、以及重設動作。 施加於選擇線4的脈衝訊號S4 ,係在變化成VL之正後， 其蓄積期間的開始正後之U的時序之時’如前述般因應於 入射光而產生的電子-電洞對之中的電洞，係蓄積於P型填 埋區域26，且進行積分處理。隨此情形，而p型填埋區域 26的電位即變低。進而隨此情形，p型填埋區域％下部的n 型阱區域21之電位亦調變而變低。在蓄積期間的結束正前 之t2的時序之時，n型陈區助之電位係較此時序時更低。 繼《’形成讀出期間’當施加於選擇線4的脈衝訊號〜 變化成VM時，隨此情形而全體的電位係比例於陶l 而降低。但’ p型基板则為係固U接地電位，故基板 20的電位係為固定，且不產生變化。 1座王又化此後，矶號S9係成為 -22- 589739 (18) 績頁： 〆____ 阿準位（VM) ’且當圖8中的MOS電晶體州形成為導通狀態 時，同一行的3個像素當中，n型阱區域21的電位係經由最 低的像素，且中介定電流源丨3而使電子電流流通。此時， 除了選擇線4之外，其另外的選擇線2、3係施加Vl，而在 選擇線4係施加VM，且因為連接於選擇線4的像素之n型阱 區域21的電位係形成最低狀態，故上述電子電流係中介連 接於選擇線4之像素而流通。此時，係以圖1〇中的箭頭& 而表示流通之電流路徑。亦即，據此而形成著以選擇線4 作為電源、以連接選擇線4和訊號線6之選擇像素Μ作為接 合閘極型FET、以及以電流源13作為電流源之源極隨耦器 ，且經由阻抗變換電路14而因應於選擇像素15的η型阱區 域的電位之極小點的電位值之電位，係作為訊號〇υτ而 被輸出。此時，η型阱區域21的電位之極小點本身，由於 係依據因入射光所產生的電洞之積分值而進行調變，故藉 由像素列選擇電路19和像素行選擇電路12而掃描全部^ 像素，且自阻抗變換電路14而依次讀出訊號，據此，即能 獲得影像訊號。 繼I，在施加於選擇線4的脈衝訊號以係VM的狀態下， 且施加於選擇線18之脈衝訊號S18係自VM變化成之後 的t4之時序，圖10中的M〇s型閘極電極31下部的p型基板 表面之空乏層係消失，且蓄積於p型填埋區域26之電洞， 係經由圖示的箭頭b之路徑而往基板2〇流通。據此，"填 埋區域26的電位即變高，隨此情形而n型味區域_ ^位 亦變高，並進行重設動作。 -23· 589739 〇9) 像如此之依據第2實施例的固體攝像裝置之情形時，各 像素亦實質地由1個接合型FET所構成，且相較於電荷耦 合元件型，其構造係為簡單，且適合於細微化。 此外，和第1實施例同樣地，能充分確保p型填埋區域26 、11型阱區域21、以及汲極區域22之間的電容量，且能蓄 積充分數量的訊號電荷（電洞）。此外，在通常的動作電壓 下，可完成p型填埋區域26的完全空乏化之狀態，其結果 ，可達成防止雜音的產生之综合性的SN比之改善功效。 此外，和第1實施例相同地，因為使用無使用多晶矽閘 極電極之接合型閘極FET，故能獲得可防止藍色感度降低 之功效。 此外，由進行光電變換之η型擴散區域24的下部之p型填 埋區域26和η型阱區域21所構成之光二極體、以及蓄積電 荷之ρ型填埋區域26，係集積於基板的垂直方向而形成， 故相較於將兩者予以分散形成之情形，亦可獲得能使像素 的尺寸細微化之功效。 上述第2實施例係由於能使用2值之電壓值而作為用以 控制訊號的讀出或排出之脈衝訊號S2〜S3、以及S16〜S18 ，故無須產生電壓振幅較大之脈衝訊號，並可獲得較圖2 的實施例之像素列選擇電路5更能抑制像素列選擇電路19 的電路規彳吴之功效。 繼之，進而追加檢討有關於上述第2實施例之固體攝像 裝置的動作。 圖13係表示沿著圖10中的Ε -Ε，線和F -F，線的截面之電位 -24- 589739 (20) 發雜續頁 狀態圖，具體而言，係表示圖8中的選擇線4和選擇線1 8、 以及連接於兩選擇線之像素的圖11中之11〜t4的各時序之 電位狀怨。 在圖13當中，A〜D係分別表示E-E’截面之電位狀態，A 係表示積分開始正後之11的時序之電位狀態，B係表示積 分結束正前之t2的時序之電位狀態，C係表示讀出開始正 後之13的時序之電位狀態，D係表示訊號電荷排出期間内 之t4的時序之電位狀態。相同地，E，F係分別表示E-E’ 截面之電位狀態，E係表示積分開始正後之11的時序之電 位狀態，F係表示積分結束正前之t2的時序之電位狀態，F 係表示讀出開始正後之t3的時序之電位狀態，E係表示訊 號電荷排出期間内之t4的時序之電位狀態。 進而在圖13當中，φΐ〜φ6係分別表示電位。φ 1係表示決 定可畜積的最大電洞量之電位，φ 2係表tf在積分結束時用 以使被積分的電洞無溢流情形的餘裕度之電位，φ3係表示 在讀出開始時用以使被積分的電洞無溢流情形之餘裕度 之電位，（|)4係表示在讀出時，其對應於因無蓄積電洞的像 素之電子電流檢測用的源極隨耦電流而產生電位的上升 之容許值之電位，φ 5係表示在讀出時，其對應於因蓄積著 電洞的像素之電流檢測用的源極隨搞電流而產生電位的 上升之容許值之電位，φ6係在讀出時，其對應於能使像素 的電流檢測用之源極隨耦動作形成正常狀態之汲極電壓 餘裕度之電位。又，此處各電位係其箭頭方向為正極性。 為了能正常動作，上述各電位係位於如圖13所示之方向 -25 - 589739 (21) 發明說明績頁 ，換言之，各電位係必須全部為正極性。此外，對於φ4 和φ 5，若φ4為正極性，則φ 5亦形成正極性之狀態。而且， 當φ4的值係太小時，則無法充分取得源極隨耦電流之值， 且動作速度亦受到限制，故得有設計上的考量。 以上係針對一次元的考察，但，實際上係必須更廣泛地 檢討二次元的方式。 圖14和圖15係以二次元的方式表示圖10中的MOS型閘 極電極3 1附近的截面之電位的狀態。又，圖14係表示讀出 開始正後的t3之時序之狀態，圖15係表示電荷排出時的t4 之時序之狀態。此外，圖中所示之各電壓係表示電位，且 電壓值愈大，則電位愈深。此係承襲固體攝像裝置之習慣 性的記法之故。 如圖14所’在謂出開始正後（t=t3) ’形成電位的極大 點R係位於η型阱區域21内，且極小點Q係位於p型填埋區 域26内。亦即，電位的極大、極小點係互相分離。而且， 電位的極大點R和極小點Q以及此類的鞍點Ρ之間的電位 差係形成動作上餘裕之狀態。 訊號電荷排出時（t=t4)，係如圖15中的箭頭所示，電位 係自p型填埋區域26而向基板依次減低，且蓄積於p型填埋 區域26的電荷係排出於基板。 (第3實施例） 圖16係表示具有和圖9不同的構成之像素15的元件構造 之圖案平面圖，圖17和圖18係和圖16中不同之截面圖。 有關於圖9所示之像素，係以源極區域23為中心並圍繞 -26- 589739 (22) 鮝明誕明續頁 該區域而形成p型擴散區域25，進而圍繞p型擴散區域25而 形成p型填埋區域26，且圍繞p型擴散區域25的三方而形成 汲極區域22之情形的說明。 相對於此，依據該第3實施例，其源極區域23、p型擴散 區域25、p型填埋區域26、以及汲極區域22係分別互相平 行且延伸於同一方向而形成。 此外，MO S型閘極電極3 1係由對上述源極區域23、p型 擴散區域25、p型填埋區域26、以及汲極區域22呈平行狀 而在元件分離區域27上延伸形成之部份、以及位於配線層 29的下部，且和配線層29呈平行狀而延伸形成之部份所構 成。而且，位於MO S型閘極電極3 1的配線層29的下部之部 份，係在汲極區域22的途中被切斷，而使圖中的上下方向 所鄰接之像素間形成互相分離之狀態。 又，p型擴散區域25係以複數的像素形成共通之狀態而 在複數的像素間延伸形成，但，各像素亦可各自作成分離 狀。 在像如此的構成當中，沿著圖17中的H-H，線和Ι-Γ線的 截面之tl〜14之各時序之電位狀態，係和前述圖13所示之情 形相同，且沿著圖18中的J-J’線的截面之tl〜t4的各時序之 電位狀態，因為係和前述圖11所示之情形相同，故省略其 說明。 依據該第3實施例，將因應於蓄積於p型填埋區域26的電 荷（電洞）之電子電流，自汲極區域22流至源極區域23之際 ，電流係流通於16中的8 -18方向（圖16的垂直方向）。另一方 -27- (23) (23)589739 面，將蓄積於n刑# 、、P 土真埋區域26的電荷予以排出之際，則電 荷（電洞）係排出於圖16中的17_17方向（圖Μ的水平方向）。 依據m第3實抱例，可獲得和第1與第2實施例相同的功 效之外亦可獲得如下之功效。亦即，可分別將源極區域23 、P型擴散區域25、P型填埋區域26、以及沒極區域22形成 互相平仃狀，而延伸於同一方向並形& ’而且可將源極區 域23配置於較像素的中央更靠近週邊部之情形。因此，對 源極區域23，除了將連接配線層29用的接點3〇設置於像素 的中央部位之外，亦可設置於週邊部，且能將像素的中央 作成光二極體之區域，亦可享有因導通晶片微透鏡而導致 集光率之改善功效。 固19係以一 ’入元的方式而表示圖16所示之像素的讀出 開始正後之t3的時序之M0S型閘極電極31附近的截面之 電位狀態。和先前之圖14、圖15相同地，圖19中所示之電 壓係表示電位。 如圖19所示’電位的極大點r係位於η型區域21内，且極 小點Q係位於ρ型填埋區域26内，該情形係和第2實施例之 情形相同。此外，該第3實施例，係在將Μ 0 S型閘極電極 3 1作為中心且左右對稱之狀態下’而於其兩側產生有極大 點和極小點，此則係和圖14之情形不同。 圖20係概念性地表示在第1至第3實施例當中，因形成ρ 型擴散區域25而產生之防止寄生通道的功效，且表示沿著 圖16中的17-17線的截面之電位狀態。該情形時，圖中所示 之電壓亦表示電位。 -28- 589739 (24) 丨麵礙 如圖示一般，因形成P型擴散區域25，而得以抑制表面 的通道之產生，且在汲極區域22和源極區域23之間，電子 電流係流經如圖中之虛線所示之路徑。亦即，能防止電流 係通過η型阱區域21的表面區域而流通於汲極區域22和源 極區域23之間的情形。 (第3實施例之第1變形例） 圖21係表示具有和圖16不同的構成之像素15的元件構 造之圖案平面圖。圖16所示之像素，其元件分離區域27係 延伸形成於源極區域23的延伸方向和平行方向。相對於此 ，依據該變形例之像素15，係能延伸有元件分離區域27的 一部份，且將元件分離區域27的一部份定位於在圖中的橫 方向所鄰接的像素1 5之源極區域23的相互之間。 又，沿著圖21中的17-17線之截面、以及沿著18-1 8線之截 面，因為係和圖17、圖18相同，故省略其圖示。 依據該第1變形例，除了可獲得和第3實施例之情形時相 同的功效之外，且能在圖中的橫方向所鄰接之各像素的源 極區域23的相互之間，形成元件分離區域27的一部份，故 相較於因MO S型閘極電極3 1而分離之情形，係能獲得可輕 易地提升像素的分離能力之功效。亦即，因Μ 0 s型問極電 極3 1而分離之情形時，係有必要因應於基板20的雜質濃度 等，而調整施加於MOS型閘極電極31之電壓的值，但，因 元件分離區域27而分離之情形時，則一律無須作如此之調 整。 (第3實施例之第2變形例） -99- 589739 發明說明續頁 鱗滅魏·凝獲磁爸滅餘激金&練::毅銳瓶^ 圖22係表示具有和圖16不同的構成之像素的m〇S型閘 極電極3 1近傍之元件構造的截面圖。依據該變形例之像素 ，係在Μ 0 S型閘極電極3 1下邵的p型基板2 〇内，且鄰接於p 型填埋區域26，且和ρ型係反極性，亦即，形成η型填埋區 域33，而且鄰接於η型之阱區域21，且和η型係反極性，亦 即能形成Ρ型填埋區域34。又，上述η型填埋區域33和ρ型 填埋區域34係在上下方向互相連接。 如此’鄰接於ρ型填埋區域2 6而形成η型填埋區域3 3，而 且鄰接於η型陈區域21而形成ρ型填埋區域3 4，則即使未精 密地將ρ型填埋區域26和η型阱區域21之雜質摻雜量控制 成某種程度，而亦能達成所望的電荷之蓄積動作和排出動 作。 (第4實施例） 固體攝像裝置之全體 圖23係依據本發明的第4實施例之 的電路圖。

連接於接地電位。 h形’各像素1之汲極係連接於相 本實施例係全部的像素1之汲極為 此外，本實施例係使用ρ通道

供應電洞而流通電流。 P通道MOS電晶體9P〜IIP而作為 8之訊號線選擇用之開關。進而電流源13 日曰随9P〜lip的共通連接點和正極性的電 %位VCC之間，且電流源13係對各像素工 圖23所示之固體攝像裝置 係和圖2之裝置相同地，其複 -30- (26) 象素係集積於半導體上而形成。又，雖未特別地圖示 各像素的變位補償用之補償電路、或阻抗變換電路 14的輸出進行A/D變換等的各種訊號處理之訊號處理電路 ，係集積於相同的半導體基板上。 在圖23所示之固體攝像裝置當中，因光線的射入而在各 像素當中，蓄積著因應於各個光量之訊號電荷，且因應於 已蓄積的訊號電荷量而使各像素1的臨界值電壓產生變化

。而且，自像素列選擇電路5所輸出的脈衝訊號係施加於 選擇線2〜4之任意1條，而選擇像素列，進而自像素行選擇 電路12所輸出的脈衝訊號係施加於M〇S電晶體9P〜ΠΡ的 閘極當中之任意一個，且在該MOS電晶體為導通狀態下而 選擇像素行，據此而選擇1個像素1。此時，如圖23中之箭 頭所示，經由電源Vec、電流源13、導通狀態之電晶 體（本例係MOS電晶體ιορ)、訊號線（本例係訊號線7)、以 及選擇像素，而形成有達於接地電位之電流路徑’而因應 於選擇像素的臨界值電壓之訊號，係經由阻抗變換電路14 而輸出。 圖24係表示圖23中的1個像素1的元件構造之圖案平面 圖，圖25和圖26係不同的截面圖。 在p型之半導體基板20的表面區域，其各像素呈分離的 平面形狀為形成矩形狀的η型阱區域21。在上述P受基板20 係施加接地電位。進而在η型阱區域21的表面區滅’其分 別由ρ +蜇之擴散區域所構成之汲極區域41和源極區域42 ，係互相隔開而形成。汲極區域41係跨越至鄰接的像素之 -31 - 589739 (27) f 湞 1^續_ . ' η 土阱區域21而配置形成’源植區域42係配置於由圖24中 的點虛線所區劃的像素區域之大致中央的部位。此外，在 汲極區域41和源極區域42之間的η型阱區域21的表面區域 ，係形成有η +型之擴散區域43。進而在該η +型的擴散區域 43下部的η型、、阱區域2丨内，係形成有ρ型之擴散區域44，且 和n +型之擴散區域43在上下方向相連接。 上述n +型擴散區域43和p型擴散區域44，係配置成圍繞 上述源極區域42之狀態，進而上述汲極區域41係配置成圍 繞上述n +型擴散區域43和p型擴散區域44之狀態。此外， 上述沒極區域41係延伸成在圖24的橫方向其鄰接之一列 份的像素為形成共通之狀態。 在上述η型阱區域21上，係形成有第i層間絕緣膜45，進 而在該第1層間絕緣膜45上，係形成有相當於圖23中所示 之訊號線6〜8的配線層46。而且’對上述第1層間絕緣膜45 ’係形成有通達上述源極區域42的表面之開口部，並在該 開口部内係形成有連接源極區域42和配線層46的接點们 。進而在上述配線層46上係形成有第2層間絕緣膜48，且 在該第2層間絕緣膜48上，係形成有配線層49。而且，對 上述第2層間絕緣膜48和第i層間絕緣膜牦，形成有通達於 上述n +型擴散區域43的表面之開口部，並在該開口部内係 形成有連接n +型擴政區域43和配線層49之接點50。此外， 在上述配線層49上係开> 成有第3層間絕緣膜η。 如圖24所示，上述配線層46係以能沿著各像素的1個之 邊而延伸且形成於圖24的垂直方向。而且，配線層牝的— 589739 ,(28) 發觀妹％績:寅 a VA / 、/ r, 部份係延伸至位於像素的中央之源極區域42的位置為止 ，並中介接點47而和源極區域42作電氣性地連接。此外， . , ... ^ . . ： ' ； _； ； 上述配線層49係以能沿著和上述不同的1個之逢而延伸且 形成於圖24的水平方向。而且，配線層49.的一部份係延伸 至位於像素的中央部之n +型擴散區域43的位置為止，並中 介複數個處所（本例係例如4處所）的接點50而和n +型擴散 區域43作電氣性地連接。 又’在上述第3層間絕緣膜51上，係用以集光入射光的 微透鏡為形成於各像素，但，為了簡化說明而省略其圖示。 在具有像如此之截面構造的像素當中，由於照射藉由導 通晶片的微透鏡所集光之入射光，而以由p型擴散區域44 和其下部的η型阱區域21所構成之光二極體、及由n型阱區 域21和ρ型基板20所構成之光二極體、以及由汲極區域41 和其下部的η型阱區域2丨所構成之光二極體，而進行光電 交換並產生電子_電洞對。所產生的電子-電洞對之中的電 洞，係中介汲極區域41而流出於外部。相對於此，電子係 畜積於ρ型擴散區域44的下方之n型阱區域21，且被積分。 該電子的蓄積量係因應於入射光的強度和積分時間之積 而造成者。此外，各像素的臨界值電壓係因應於電子的蓄 積量而進行調變。 而且，在電荷（電子）的積分之後’各像素係藉由像素列 選擇電路5和像素行選擇電路12而依次進行掃描，且各像 素之臨界值電壓的變化係作為訊號而被讀出。在讀出來自 像素的訊號之後，蓄積於各像素之電子係往η +型擴散區域 -33- 589739 (29) 發_1_輪買 —- 43排出，並進行重設動作。 圖27係圖23所示之固體攝像裝置之主要訊號的波形圖 。在圖27當中，訊號S2、S3、S4係表示自像素列選擇電路 5而輸出，且中介選擇線2〜4而施加於各像素的閘極之脈衝 訊號的波形，訊號S9P、S 10P、S IIP係表示自像素行選擇 電路12所輸出，並施加於MOS電晶體9P、10P、IIP的閘極 之脈衝訊號的波形，訊號OUT係表示自阻抗變換電路14 而輸出之訊號的波形。 如圖27所示，在選擇線2〜4係施加具有VL、VM、VH之3 值的電壓之脈衝訊號S2〜S4。上述3值的電壓當中，VL係 最低，VM係較VL更高，且VH係較VM更高。 繼之’參閱圖27而說明圖23之固體攝像裝置的動作。 將自全部的像素而讀出訊號之期間稱為1訊框週期，1 訊框週期係選擇線2〜4的訊號S2〜S4為自VH下降至VM之 後，繼而自VH下降至VM為止之期間。在1訊框週期當中 ，選擇線2〜4的訊號S2〜S4為VM的期間係電子之蓄積期間 ’ VL的期間係各像素的臨界值電壓之變化作為訊號而讀 出之讀出期間，進而VH之期間係將各像素所積分的電子 予以排出之重設期間。 例如’選擇線2的訊號S2為VL之期間，係選擇連接於該 選擇線2的相同列内之3個像素丨。在該期間，訊號= 成低準位，而M0S電晶體卯係形成導通狀態且選擇像素行 ，並經由訊號線ό且中介選擇列和選擇行之傻 . 、、、 不I i而使電流 自電流源13流通，且因應於選擇像素之臨 1 m私壓的訊號 -^4 - 589739 (30) 發对被明亨貧丨 - * * ' ，係經由阻抗變換電路14而作為訊號OUT而被輸出。進而 訊號S 10P、S IIP係依次作成低準位，而M〇s電晶體1〇p、

A導通狀態，而依次選擇不同的像素行，經 由訊號線7、8订丄A 8且中介選擇行的對應之像素1而使電流自電 流源13流通，= 而因應於選擇像素的臨界值電壓之訊號，係 經由阻抗變換 % %路14而作為訊號OUT被輸出。如此之動作 係改變像素芩 、^而依次進行，且自全部的像素而讀出訊號。 此外，在讀 出來自各像素列之各3個像素1之訊號之後， 選擇線2〜4的# %號S2〜S4係形成VH狀態，且自此類各3個像 素1而排出-電 、 予並進行重設動作，且準備下一個電子的蓄 積動作。 圖2 8係表$ 、沿著圖27的波形圖中的tl〜t4之各時序時之 圖25中的 圖28之電位圖 、、泉和D -D ’線的截面之電位狀態。繼之，參閱 、 而詳細說明有關於各像素之電洞的蓄積動 作、訊號讀+ 乂 $動作、以及重設動作。 例如施加认、 、 <選擇線4的脈衝訊號S 4，係在自v Η變化成 VM之正後， ，、蓄積期間的開始正後之11的時序時，係如 刖迷般 < 因鹿 义於入射光而產生之電子-電洞對之中的電子 ，係以p型撼』 作為中心、畋區域44的下方之n型區域21的電位之極小點 、 予以蓄積並積分。據此而η型阱區域21的電位 之徑小點和 在蓄積C散區域4 4的電位之極大點亦進行調變。 電位之極小％結束正前之t2的時序之時，η型阱區域21的 4係較11之時序時更高。 繼之，開 。讀出期間，當施加於選擇線4的脈衝訊號S4 -35- 589739 (31) 月磧買 < 广/、 v__

係’交化成VL時’隨此情形而全體的電位係比例於（vm-VL) 而變高。但，p型基板2〇係因為固定於接地電位，故基板 20的電位係為固定，且不產生變化。此後，訊號S9P係成 為低準位，且當圖23中的]^08電晶體卯形成導通狀態時， 則同一行的3個像素之中，p型擴散區域料的電位之極大點 ’係經由最焉的像素而使電洞電流自定電流源丨3而流通。 此時，除了選擇線4之外，在另外的選擇線2、3係施加VM 而在選擇線4係施加VL ,且因為連接於選擇線4的像素 之n +型擴散區域43的電位係形成最高之狀態，故上述電洞 電泥係中介連接於選擇線4的像素而流通。此時，係以圖 24中的箭頭a而表示流通之電洞電流。亦即，據此而形成 有由電源電位Vcc、電流源13、M〇s電晶體9p、訊號線6 和選擇像素1所構成之源極隨耦器，而因應於選擇像素工 之P型擴散區域44的電位之極大點的電位，係自阻抗變換 電路14而作為訊號OUT被輸出。此時，p型擴散區域料的 電位之極大點本身，由於係依據因入射光而產生的電子之 積分值而調變，故藉由像素列選擇電路5和像素行選擇電 路12而掃描全部之像素，並自阻抗變換電路14而依次讀出 訊號，據此即能獲得影像訊號。 繼之’、结束讀出期間，且施加於選擇線4的脈衝訊號s4 係變化成VH之後的Η之時序，其n +型擴散區域“的電位係 形成較低之狀態，據此而蓄積於n型阱區域21的電位之極 小點之電子，係經由η +型擴散區域43而排出。 該第4實施例之情形時，各像素亦由_接合性阳所構 -36 - (32)589739 mmm 成’相較於電荷轉合元丛 几件型，其構造係為簡單，且適合於 細微化。而且，蓄積雷A 2, 项見何（電子n型阱區域21係和週邊的 半導體區域接合而形成，Η产兮利& 成 且在孩η型阱區域21係因為施加 有特定電壓，故不致5人# # 又万《开y成黾位性的浮動狀態。其結果， η型阱區域21係在電苻^名、一桃山& (%子）足排出後，無存在背景電荷之 情形’且能抑制如習知姑士 白知技術中之因背景電荷量的變動而產 生雜訊之情形。 此外’由於無須考量背景電荷之影響，故可將η型畔區 域21的雜貝/辰度提高至某種程度。因此，能充分確保相對 接地電客量值，且能蓄積充足數量的訊號電荷（電子），故 可將飽和電荷量提高至某種程度。 進而因為使用無使用多晶矽閘極電極之接合型閘極 FET ’故能獲得可防止藍色感度降低之功效，或因為鄰接 著由進行光電變換的ρ型擴散區域44和其下部的η型阱區 域21所構成之光二極體、及由η型阱區域21和ρ型基板20所 構成之光二極體、及由汲極區域4丨和其下部的η型阱區域 21所構成之光二極體、以及蓄積電荷之^型阱區域21等， 且集積而形成，故相較於將兩者予以分散形成之情形，亦 可獲得能使像素的尺寸細微化之功效。 (第5實施例） 圖29係表示具有和圖24不同的構成之像素1的元件構造 之圖案平面圖，圖3〇和圖3丨係不同之截面圖。又，沿著圖 29中的25-25線之截面圖係因為和第4實施例之圖25的截面 圖相同，故省略其圖示。 -37-

589739 先前的圖24所示之像素’係於各像素將^型阱區域21予 以分離形成。相對於此’該第4實施例之情形時，係經由 形成於η型阱區域21的表面區域之ρ +型的汲極區域41而將 圖29中的水平方向所鄰接之像素予以分離。此外，該第4 實施例，其電位調整用之η_型之擴散區域52、53和η +型之 擴散區域54，係分別在η型阱區域21的表面區域，形成有 將蓄積於Ρ型擴散區域44的下部之η型阱區域21的電子予 以排出用之η +型擴散區域55 ° 上述η +型擴散區域55係設置於圖29中的垂直方向所鄰 接之像素的互相之間，而且延伸於圖29中的水平方向而形 成。此外，上述η-型擴散區域52、53和Π +型擴散區域54， 係形成位於η +型擴散區域43和Ρ型擴散區域44與上述η +型 擴散區域55之間，而且以η +型擴散區域54為中心而η_型擴 散區域5 2、5 3係分別位於兩側而形成。 圖3 2係具有如圖2 9所示的像素之固體攝像裝置之主要 訊號的波形圖。如圖32所示，在選擇線2〜4係施加具有VL 、VM、VH的3值電壓之脈衝訊號。上述3值電壓之中， 係最低，VM係最高，VH係較VM更高。 繼之，參閱圖32而說明圖29所示之具有像素之固體攝像 裝置的動作。

將自全部的像素而讀出訊號之期間稱為1訊框週期，i 訊框週期係選擇線2〜4的訊號S2〜S4其自VL上升至VH之後 ，繼而自VL上升至VH為止之期間。在1訊框週期當中，選 擇線2〜4的訊號S2〜S4為VH之期間係電子之蓄積期間，VM -38 - (34)589739 紫_:明賴 一.个.w —____ 變化作為訊號而讀出之 各像素所積分之電子予 之期間係各像素之臨界值電壓的 讀出時間，進而VL之期間係將以 以排出之重設期間。 例如，選擇線2的訊號S2為VM之期$，係選擇連接於該 選擇線2的相同列内之3個像素1。在該期間，訊號s9p係作 成低準位，而M0S電晶體9Ρ係形成導通狀態且選擇像素行 ，並選擇1個像素。此時，電流係中介電源電位、電流 源13、MOS電晶體9P、訊號線6、以及選擇像素而流通於 接地電位，而因應於選擇像素的臨界值電壓之訊號，係經 由阻抗變換電路14而作為訊號out被輸出。進而訊號sl〇p 、S 11P係依次作成低準位，而M Q S電晶體1 op、11P係依次 作成導通狀態，並依次選擇不同的像素行，經由訊號線7 、8且中介選擇行之對應的像素1而使電流自電流源13而流 通，而因應於選擇像素的臨界值電壓的説號係經由阻抗變 換電路14而作為訊號OUT被輸出。如此之動作係改變像素 τ 从次進行’且自全部的像素而讀出訊號。 列而俱/八 此外，在讀出來自各像素列之各3個像素1的訊號之後， 選擇線2〜4的訊號S2〜S4係形成VL狀態’且自此類各3個像 素而使電子排出於n +型擴散區域55，而進行重設動作，並 y /個電子的蓄積動作。 準備下 圖33係表示沿著圖32的波形圖中的U〜t4之各時序時之 圖30的截面圖中的D-D’線、E_E，線、以及F-F，線的截面之 電位狀態。 爾 繼之，參閱圖33之電位圖而詳細說明各像素之電予的蓄 -39- (35) (35)589739 積動作、訊號讀出動作、以及重設動作。 例如施加於選擇線4的脈衝訊號S4,係在自VL變化成VH 之正後，其蓄積期間的開始正後之t丨的時序時，係如前述 般之因應於入射光而產生的電子-電洞對之中的電子，係 以p型擴散區域44的下方之η型區域21的電位之極小點作 為中〜而予以蓄積並積分。據此而η型阱區域21的電位之 極小點和ρ型擴散區域44的電位之極大點亦進行調變。在 蓄積期間的結束正前之12的時序時，η型阱區域21的電位 極小點係較11之時序更高。 繼之，開始讀出時間，當施加於選擇線4的脈衝訊號以 係變化成VM時，隨此情形而全體的電位係比例於（vh_vm) 而變高。此後，訊號S9P係形成低準位，且當圖23中的m〇s 電晶體9P形成導通狀態時，則同一行的3個像素i之中，μ 型擴散區域43的電位極小點係經由最低的像素而使電洞 包βυ係自足私 >瓦源13而流通。此時，除了選擇線4之外， 另外的選擇線2、3係施加VH ,而選擇線4則施加VM，且 因為連接於選擇線4的像素之n +型擴散區域43的電位係形 成最高之狀態，故上述電洞電流係中介連接於選擇線4的 像素而流通。此時，流通之電洞電流係以圖3〇中的箭頭牡 =表示。亦即，據此而形成電源電位Vcc、電流源i3、M〇s 電晶體9P、訊號線6和選擇像素所構成之源極隨耦器，而 因應於選擇像素之p型擴散區域44的電位之極大點的電位 ，係經由阻抗變換電路14而作為訊號〇υτ被輸出。該情形 時’ Ρ型擴散區域44的電位之極大點本身，由於係依據因 •40- (36) 八射光而產生的電子之積分佶 ~-- ^ 〜 而碉變，故藉由像素列選擇 氣路5和像素行選擇電路12而掃 娜馬全邵的像素，且經由阻 抗變換電路14而依次讀出訊號 ^ 據此即能獲得影像訊號。 繼之，結束讀出期間，Η竑 、 力π於選擇線4的脈衝訊號S 4 係變化成VL之後的t4之時序，龙 ^ L “ n +型擴散區域43的電位係 形成較高之狀態，且蓄積於 ^ p 土擴散區域44的下部之η型阱 區域21的電位之極小勢的雨 , •、’、 包子，係經由η +型擴散區域54而 排出於η +型擴散區域55。

孩第5實施例之情形時，各 、 爆素吓由1個接合型F Ε Τ所構 成，且相較於電荷耦合元件刑， 、 土 其構造係為簡單，且適合 於細微化。而且，蓄積電苻 • 、 了（ ％子）< η型阱區域21係和週邊 的半導體區域接合而形& ’且在該η型味區域21係因為施 加有特定電壓，故不致於形成電位性的浮動狀態。其結果 ，η型畔區域則在電荷(電子)之排出I，無存在背景電荷 ’且能抑制如習知技術中之因背旦♦ # w、 T < U皆不電何f又變動而產生雜 訊之情形。

此外由I播肩考量背景電荷之影響，故可將η型胖區 域η的雜質濃度提高至某種程度。因π，能充分確保相對 接地私容量值，且旎蓄積充足數量的訊號電荷（電子），故 可將飽和電荷量提高至某種程度。 進而因為使用無使用多晶矽閘極電極之接合型閘極 FET，故能獲得可防止藍色感度降低之功效，或因為連接 由C行光黾換的ρ型擴散區域44和其下部的η型畔區域 21所構成之光二極體、及由11型阱區域21和ρ型基板2〇所構 -41- (37)刈9739 _説明、績. 忐二極體、及由汲極區域4丨和其下部的n型胖區域21 、成4光一極體、以及蓄積電荷之ρ型填埋區域％的下 邵之11型畔區域21， 藉而带士、 八』, 且集枚而开7成，故相較於將兩者予以 刀政形成之情形，亦可獲得能使像 仅彳于牝1文诼素的尺寸細微化之功效。 (弟6實施例） 圖34係依據本發明的第6實施例之固體攝像裝置之全體 的電路圖。 、Θ、所不《固體攝像裝置，其相較於圖23之裝置而像素 的構成和像素列選擇電路之構成係形成若干差里，另外之 構成則係和圖23相同。 八 .在圖34當中，各像素6〇係對具有源極、沒極和閘極之光 電變換用的接合型FET部6〇a ’ Λ有附加有將光電變換用 ^接合型FET部的閘極之蓄積電荷排出於接地電位用的 畜積電荷排出用之接合型FET部60b之構成。 同一列之各3個像素60的光電變換用之接合型卩打部6〇a 列選擇用之複數條（ 列之各3個像素6 〇 60b之源極、汲極的 之閘極，係共通地連接於對應於像素 本例係3條）選擇線2〜4之中之一條。同 内之蓄積電荷排出用之接合型FET部 一方和閘極，係共通地連接於對應於電荷排出用之複數條 (本例係3條）選擇線16〜18之中之！條，蓄積電荷排出用的接 合型FET部60b之源極、汲極之另一方，係連接於所對應 之光電變換用之接合型FET部60a的閘極。又，選擇線2〜4 和16〜18係連接於像素列選擇電路19。 因光線 在圖34所示之第6實施例的固體攝像裝置當中 -42- 589739 v ; 番解說说績:賓、 之入射而在各像素60备中，蓄積著因應於各個光量之訊號 電荷’且因應於所蓄積的訊號電荷量而能使各像素的臨界 值電壓產生變化。而且，由於自像素選擇電路_輸出之 脈衝訊號係施加於選擇線2〜4之任意丨條而據此選擇像素 列，進而自像素行選擇電路12所輸出之脈衝訊號；係施加 於_電晶體9Ρ·11Ρ的閘極之任意⑽，且該_電晶體 係作成導通狀態’ @選擇像素行。據此而選擇i個像素6〇 。此時，如圖34中之箭頭所示，經由電源、電流_ 、導通狀態的MOS電晶體（本例係M〇s電晶體ι〇ρ)、訊號線 (本例係訊號線7)，進而中介選擇像素而形成有通達於接 地電位之電流路徑，而因應於選擇像素的臨界值電壓之訊 號係經由阻抗變換電路14而被輸出。 蓄積於各像素60的訊號電荷，係藉由自像素列選擇電路 19而輸出之脈衝訊號為施加於選擇線 任意1條之 措施，而中介各像素60的電荷排出用之接合型_部_ 而排出於接地電位。 圖35係表示圖34中的1個像素之元件 〜< *1案平面圖 ’圖36至圖39係不同之截面圖。 先W之圖29的像素係以源極區域42為中 y 天並將其圍繞 ，而形成有n +型擴散區域43和p型擴散區域料。 ^ 相對於此 ’孩第ό實施例，其源極區域42係在以二點 Γ- 、泉所區劃的 像素區域之週邊部，形成具有矩型狀的平面圖案 η +型擴散區域43和ρ型擴散區域44與汲極區 & * i ’係分別 和源極區域42相平行之狀態，延伸而形成於 、_ 35中之水平 -43 - (39) 萌說明績買 方向。 進而在圖35中的水平方向所鄰接之像素的p型擴散區域 44之互相之間’係配置而形成有n +型擴散區域％，其係由 將畜積於p型擴散區域44的下部之η蜇阱區域21的訊號電 荷（包子）予以排出之汲極所構成。依據形成有該η +型擴散 區域56之措施’而在圖35中延伸於垂直方向並形成之配線 層46 ’係能使該η型擴散區域56之形成位置彎曲成〕字狀 。此外’在前述第2層間絕緣膜48上係形成有配線層57， 而和㈤述配線層49相平行，且上述η +型擴散區域56係對該 配、、泉層5 7中介有接點5 8而予以連接。上述配線層5 7係對應 於圖34中的選擇線16〜18。 圖40係圖34所示之固體攝像裝置之主要訊號的波形圖 。在圖40當中，訊號S2、S3、S4係表示自像素列選擇電路 19所輸出’並施加於列選擇用之選擇線2〜4之脈衝訊號的 波形，訊號S 16、S 17、S 1 8係表示自像素列選擇電路19所 輸出’並施加於電荷排出用的選擇線16〜18之脈衝訊號的 波形，訊號S9P、siop、siip係表示自像素行選擇電路12 而輸出，並施加於MOS電晶體9P、10P、IIP之閘極之脈衝 訊號的波形’訊號OUT係表示自阻抗變換電路14而輸出之 訊號的波形。如圖4〇所示，在選擇線2〜4係施加具有VL和 VH之2值的電壓之脈衝訊號S2〜S4，同樣地亦施加具有VL 和VH之2值之電壓的脈衝訊號si6〜Si8於選擇線16〜18。上 述2值的電壓當中，vl係較VH更低。 繼之’參閱圖4〇而說明圖34的固體攝像裝置之動作。 -44- 589739 (40) 聋薄說明績莧 週期 將自全部的像素60而讀出訊號之期間稱為1訊框 訊框週期係選擇線2〜4的訊號S2〜S4自VL上升至VH之後 繼而自VL上升至VH為止之期間。在1訊框週期當中，選擇 線2〜4的訊说S2〜S4為VH的期間係訊號電荷（電子）之積八 期間，訊號S2〜S4為VL時且選擇線16〜18的訊號以6〜si8為 VH之期間，係訊號電荷（電子）之排出期間。因此，實質的 訊號讀出期間係選擇線2〜4的訊號及選擇線16〜18均為VL 之期間。

例如，選擇線2的訊號S2，其在低準位（VL)之期間係選 擇連接於該選擇線2的同一列内之3個像素6〇。在該期間， 訊號S 9P係作成低準位，而MO S電晶體9P係形成導通狀態 且選擇像素行’並選擇1個像素60。此時，電流係中介電 源電位Vcc、電流源13、MOS電晶體9P、訊號線6、以及選 擇像素而流通於接地電位，而因應於選擇像素的臨界值電 壓之汛號’係經由阻抗變換電路14而作為訊號qut被輸出 。進而訊號S 10P、S 11 p係依次作成低準位，而M 〇 s電晶體 10P、11P係依次开> 成導通狀態，且依次選擇不同的像素行 ，並經由訊號線7、8且中介選擇行之對應的像素6〇而使電 流流通’而因應於選擇像素之臨界值電壓的訊號係經由阻 抗變換電路14而作為訊out被輸出。如此之動作係改變像 素列而依次進行’且自全部之像素而讀出訊號。 另一方面’在開始來自各像素列之各3個像素60的訊號 謂出期間之前’選擇線16〜18的訊號S16〜S18係預先形成λ/L 狀態，進而在結束訊號讀出期間之前，且選擇線2〜4的訊 -45- 589739 (41) 餐蝻說明績sx 號S2〜S4為形成VL狀怨之莉，則選擇線16〜的訊號 S 16〜S 1 8係形成V Η狀感。選擇線2〜4的訊號s 2〜S 4係V L且選 擇線16〜18的訊號係VΗ之期間’蓄積於p型擴散區域44的下 部的η型阱區域21之電子’係往η +型擴散區域％排出，並 進行重設動作。 又5重設動作係在訊號線2〜4的訊號S2〜S4為VL，且訊 號線16〜18的訊號S16〜S18為VH時而進行，故訊號線2〜4的 訊號S2〜S4係在作成VL而開始讀出期間之前，預先將訊號 線16〜18的訊號S16〜S18降低成VL之狀態。 圖41係表示沿著圖40的訊號波形圖中之“〜“的各時序 時之圖37的Ε-Ε’線、F-F’線、G-G’線的截面之電位狀態。 繼之，參閱圖41之電位圖而詳細說明各像素之電子的蓄 積動作、訊號讀出動作、以及重設動作。 施加於選擇線4的脈衝訊號S4，係在變化成vh之正後， 其蓄積期間之開始正後的tl之時序時，其因應於如前述的 入射光而產生的電子·電洞對之中的電子，係蓄積於p型擴 散區域44的丁部之n型阱區域21，且進行積分處理。據此 而η型胖區域21的電位之極小點和ρ型擴散區域44的電位 之極大點亦進行調變。在蓄積期間的結束正前之t2的時序 之時，η型阱區域21的電位係較11之時序時更高。 繼之，當形成謂出期間，且施加於選擇線4的脈衝訊號 S4變化成VL時，隨此情形而全體的電位係比例於（VH-VL) 而又尚但，P型基板因為係固定於接地電位，故基板 20的電位係為固足’且不產生變化。此後，訊號S9係形成 -46- (42) (42)589739 低準位，且當圖34中的M0S電晶體卯形成導通狀態時，則 同吁之3個像素60當中，n +型擴散區域43的電位係經由 最低的像素而使電洞電流流通。時，除了選擇線4之外 ，在另夕卜的選擇線2、3係施加VH之情形，而選擇線4係施 加VL且因為連接於選擇線4的像素之n +型擴散區域43的 電位係形m態’故上4電洞電流係中介連接於選擇 線4的像素而流通。在圖37中係以箭頭a表示此時所流通之 電流路徑。亦~，據此而形成有由電源電位ν“、電流源 13 M〇S屯晶體9p、訊號線6和選擇像素所構成之源極隨 搞器’而因應於選擇像素6(^p型擴散區域44的電位之極 大點的電位值之雷#，你p i 诅 < 屯位，係經由阻抗變換電路14而作為訊號 OUT被輸出。弩柃 点^开7時’ P型擴散區域44的電位之極大點 本身i由於係依據因人射光所產生的電子之積分值而調變 ’故猎由像素列選擇電路19和像素行選擇電路咖將全部 4,, 田 自阻抗變換電路14而依次讀出訊號， 據此即能獲得影像訊號。 、％之’在施加於淫 、、擇、、泉4的脈衝訊號84係vl的狀態，且 施加於選擇線18的脈 衝Λ唬S 18為自VL變化成VH之後的 t4<時序，其蓄積於 ^ 、 、圖36中的P型半導體區域44下部的η型 畔區域21的雷子，# > 、 ^ ·、、、、里由圖中的箭頭b之路徑而排出於n + 型半導體區域56。據处二冰 、 此而使P型擴散區域44的電位變低， 並進行重設動作。 亦即，第6實施例伤舱、r y 系將進行光電變換而蓄積之電子，並 非如第4實施例般之將 了匕畜積的電子排出於汲極區域、或 -47- 589739 (43) I _明績買— 如第5實施例般之將已蓄積之電子排出於n +型擴散區域55 ，而係能排出於形成於η型阱區域21的表面區域之η +型擴 散區域56之構成。 又，由於η +型擴散區域43和56係均形成於η型阱區域21 的表面，故當施加於兩者的電壓為不同時，則電流即有流 通於其間之可能性。為了防止該情形，係依據調整η型阱 區域21表面的雜質濃度並作成高電阻之措施，而能設定較 小之電流值，故可迴避因流通上述電流而帶來之不良影響。 圖42和圖43係以二次元的方式而表示沿著圖35中的 36-36線的截面之電位狀態。又，圖42係表示讀出開始正後 之t3的時序之狀態，圖43係表示電荷排出時之t4的時序之 狀態。此外，圖中所示之電壓係表示電位，且電壓值愈大 ，則電位愈深。 如圖42所示，可知在讀出開始正後（t=t3)，電位的鞍點p 係能位於n +型擴散區域56下部的η型阱區域21，且在p型擴 散區域44附近蓄積著訊號電荷（電子）的同時，亦在ρ型擴散 區域44附近，形成有電洞電流流通之路徑。 在電荷排出時（t=t4)，係如圖43中以虛線之箭頭所示， 電位係由ρ型擴散區域44的下部向n +型擴散區域56依次升 高，且蓄積於ρ型擴散區域44下部的電子電荷係能排出於 n +型擴散區域56。又，該例子中，係表示在電荷排出時， n +型擴散區域56係供應5V而作為電壓VH之情形。 如此之依據第6實施例的固體攝像裝置之情形，其各像 素亦實質地由1個接合型FET所構成，而相較於電荷搞合 -48- (44)589739 而且’蓄積 元件土 ’其構造係為簡單，且適合於細微化。 2何（私子）的η型阱區域21係和週邊之半導體區域形成接 合，且在該η型阱區域21係因為施加有特定電壓，故不致 於形成電位性的浮動狀態。其結果，在電荷（電子）之排出 後’ η型阱區域21係無背景電荷之存在，且能抑制如習知 技術足因音景電荷量之變動而導致產生雜訊之情形。 此外，由於無須考量背景電荷的影響，@能將η型胖區 ===雜質濃度提高至某種程度，故可充分確保相對接地 私谷里值，且能蓄積充足數量之訊號電荷（電子）。因此， 能將飽和電荷量提高至某種程度。 ' 、為使用播使用多晶矽閘極電極之接合型閘極 順，、故能獲得可防止藍色感度降低之功效，《因為鄰接 ' …彳光％邊換的Ρ型擴散區域44和其下部的η型阱區 域21所構成 < 光：極體、及“錢區域η和ρ型基板綱 構成^之光二極體、以及蓄積電荷之Ρ型填埋區域26的下部 之/土阱區域21，且集積而形成，故相較於將兩者予以分 政形成《h形，亦可獲得能使像素的尺寸細微化之功效。 (應用例） 固體攝像裝置之電 圖44係使用依據第i至第6實施例的 略性之區塊構成圖。圖中，81 片，其係除了依據第1至第6實施 尚集積有時序發生器或A/D變換 子照相機之控制電路的概 係固體攝像用積體電路晶 例的固體攝像裝置之外， 私路寺〈控制電路’ 82係照相機DSP(Digital Signal Proeessor) 用積體電路晶片。 -49- 589739 v J 麵娜歡 > ，- SP用積體電路晶片82係對固體攝像用積體電路晶片81 才=私令和各種控制訊號，且固體攝像用積體電路晶片 "氡由進仃光電變換，將所讀出之影像訊號作為數位訊 號而供應至請用積體電路晶片82。⑽用積體電路晶片 "—系對所供應之影像訊號實施各種訊號處理，例如白色 平衡的凋整或灰階處理等而輸出數位影像訊號。 圖45A和圖45B係表示使圖44所示之固體攝像用積體電 路晶片81和DSP用積體電路晶片82與透鏡等均進行模組化 I知、相機模組的平面圖和截面圖。該模組係存放於容器92 的固體攝像用積體電路晶片81並載置於基台91的表面側 ’且在其上部係安裝有IR(紅外線）去除過濾器93。進而在 IR去除過濾器93的上部係安裝有透鏡模組95，其係具有用 以將光照射在固體攝像用積體電路晶片8丨表面之集光用 透鏡94 °此外’在基台91的背面側係載置有D SP用積體電 路晶片82 ’且固體攝像用積體電路晶片8丨和〇 s p用積體電 路晶片82之間，係互相形成電氣性的連結線。進而在基台 91係連接著可撓性電纜96，且和外部之間的訊號授受係中 介該可撓性電纜96而進行。 對於技術精湛之使用者，極易於發現額外之優點和變化 ，因此’廣義而言，本發明之範圍並不限於此處所描述之 特疋細節與展示之代表性的内容應用方式。在不脫離申請 專利範圍所載及之有關本發明之概念與範圍，可做多種變 化使用。 < 圖式之簡單說明 -50 - 589739 (46) 發略說胡續胃 附件之圖式係構成本發明的規格之一部份，其中，展示 本發明的具體應用，以及上述之一般說明和下述之具體應 用的詳細說明，即可闡述本發明之某些原理。 圖1係表示使用於習知的臨界值調變型的固體攝像裝置 之像素的元件構造截面圖。 圖2係依據本發明的第1實施例之固體攝像裝置之全體 的電路圖。 圖3係表示圖2的固體攝像裝置的1個像素之元件構造之 圖案平面圖。 圖4係圖3的像素之截面圖。 圖5係和圖3的像素之圖4不同之截面圖。 圖6係圖2的固體攝像裝置之主要訊號的波形圖。 圖7係表示沿著圖6的波形圖中的tl〜t4之各時序時之圖5 中的C-C’線的截面之電位狀態圖。 圖8係依據本發明的第2實施例之固體攝像裝置之全體 的電路圖。 圖9係表示圖8的固體攝像裝置的1個像素之元件構造之 圖案平面圖。 圖10係圖9之像素的截面圖。 圖11係圖8的固體攝像裝置之主要訊號之波形圖。 圖12係表示沿著圖11的訊號波形圖中之tl〜t4的各時序 時之圖10的D-D’線的截面之電位狀態圖。 圖13係表示沿著圖10中的E -E ’線和F -F ’線的截面之電位 狀態圖。 -51 - 589739 (47) 圖14係以二次元的方式表示圖ίο中的mos型閘極電極 附近的電位形態之圖示。 圖15係以二次元的方式表示不同於圖14的時序之圖10 的Μ Ο S型閘極電極附近的電位形態之圖示。 圖16係表示依據本發明的第3實施例之像素的元件構造 之圖案平面圖。 圖17係圖16的像素之截面圖。

圖18係和圖16的像素之圖17不同之截面圖。 圖19係以二次元的方式表示開始讀出圖16所示的像素 之即後的13之時序之MO S型閘極電極附近的電位狀態之 圖示。 圖20係表示第1至第3實施例當中之寄生通道防止功效 之概念圖。 圖21係表示依據第3實施例的第1變形例之像素的元件 構造之圖案平面圖。

圖22係表示依據第3實施例的第2變形例之像素的MOS 型閘極電極近傍之元件構造的截面圖。 圖23係依據本發明的第4實施例之固體攝像裝置的全體 之電路圖。 圖24係表示圖23的固體攝像裝置的1個像素之元件構造 之圖案平面圖。 圖25係圖24的像素之截面圖。 圖26係圖24的像素之不同的截面圖。 圖27係圖24的固體攝像裝置之主要訊號之波形圖。 -52- 589739 (48) mmmrn 圖28係表示沿著圖27的波形圖中之tl〜t4的各時序時之 圖25中的C -C 5線和D -D ’線的截面之電位狀態圖。 圖29係表示依據第5實施例的像素之元件構造之圖案平 面圖。 圖30係圖29的像素之截面圖。 圖31係圖29的像素之不同的截面圖。 圖32係具有圖29所示的像素之固體攝像裝置的主要訊 號之波形圖。 圖33係表示沿著圖32的波形圖中之tl〜14的各時序時之 圖30的截面圖中之D-D，線、E-E’線、以及F-F’線的截面之 電位狀態圖。 圖34係依據本發、月的第6實施例之固體攝像裝置之全體 的電路圖。 圖35係表示圖34的固體攝像裝置的1個像素之元件構造 之圖案平面圖。 圖36係圖35的像素之截面圖。 圖37係圖35的像素之不同的截面圖。 圖38係圖35的像素之更為不同的截面圖。 圖39係圖35的像素之更為另外不同的截面圖。 圖40係圖34的固體攝像裝置之主要訊號之波形圖。 圖41係表示沿著圖40的訊號波形圖中之tl〜14之各時序 時之圖37的E-E’線、F-F’線、G-G’線的截面之電位狀態圖。 圖42係以二次元的方式表示圖35中的A-A’截面之電位 形態之圖示。 -53- 589739 (49) 發事_1|第貢 圖43係以二次元的方式表示不同於圖42的時序之圖35 中的A-A’截面之電位形態的圖示。 圖44係使用依據第1至第6實施例的固體攝像裝置之電 子照相機之控制電路的概略性之區塊構成圖。 圖45A和圖45B係將圖44所示之固體攝像用積體電路晶 片和D S P用積體電路晶片與透鏡等均作成模組化之照相 機模組的平面圖和截面圖。

圖式代表符號說明

1 、 15 、 60 像素 2〜4 、 16〜18 選擇線 5、19 像素列選擇電路 6〜8 訊號線 9N-11N、9P-11P MOS電晶體 12 像素行選擇電路 13 電流源 14 阻抗變換電路 15a 接合型FET部 15b MOS型閘極部 20 半導體基板 21 第1半導體區域 22、4卜 74 没極區域 23、42、75 源極區域 24、43 第2半導體區域 25、54 第4半導體區域 -54- 589739 26 27 28 29 30 31 32 33 34 44 45 48 51 52 55 71 72 73 76 81 82 91 92 93 (50) 發明説明績l 第3半導體區域 元件分離區域 層間絕緣膜 46、49、57 配線層 47、50 接點 MOS型閘極電極 閘極絕緣膜 η型填埋區域 Ρ型填埋區域 Ρ型擴散區域 第1層間絕緣膜 第2層間絕緣膜 第3層間絕緣膜 53 η-型擴散區域 第5半導體區域 ρ型基板 η型層 Ρ+型接合閘極 閘極電極 固體攝像用之第1積體電路晶片 DSP用之第2積體電路晶片 基台 容器 IR去除過濾器

-55- 589739 (51) 發明說明續頁 94 集光用透鏡 95 透鏡模組 96 可撓性電纜

-56-

Claims (1)

1. 589739 拾、申請專利範街 1. 一種固體攝像裝置，其特徵在於含有： 半導體基板；以及 複數的像素，其係形成於前述半導體基板内，而前 述複數個像素係分別具有訊號電荷之蓄積期間、訊號 讀出期間、以及訊號電荷之排出期間， 且前述複數個像素係分別具有： 第1導電型之第1半導體區域，其係形成於前述半 導體基板上；及 第1導電型之源極區域，其係形成於前述第1半導 體區域的表面區域；及 第1導電型之汲極區域，其係和前述源極區域互相 隔開而形成於前述第1半導體區域的表面區域，且在前 述像素之訊號電荷之蓄積期間、訊號讀出期間、以及 訊號電荷之排出期間，分別供應不同的電壓；及 第1導電型之第2半導體區域，其係和前述汲極區 域相連接，且形成於前述第1半導體區域之表面區域；及 第2導電型之第3半導體區域，其係形成於前述第2 半導體區域下部的前述第1半導體區域内，且和前述第 2半導體區域作電氣性的連接，其和蓄積著因應於入射 光的訊號電荷之前述第1導電型，係為相反之導電型； 以及 第2導電型之第4半導體區域，其係形成於前述源極 589739 觀 區域和汲極區域之間的前述第1半導體區域之表面區 域。 2. 如申請專利範圍第1項之固體攝像裝置，其中 前述半導體基板係具有第2導電型，且前述半導體基 板係固定於特定電位（GND)。 3. 如申請專利範圍第1項之固體攝像裝置，其中 前述第3半導體區域係以圍繞前述源極區域之狀態 而形成，且前述汲極區域和前述第2半導體區域係以圍 繞前述第3半導體區域之狀態而形成。 4. 如申請專利範圍第1項之固體攝像裝置，其中 對前述汲極區域，在前述訊號電荷之蓄積期間係供 應第1電壓，在前述訊號讀出期間係供應較前述第1電 壓更高之第2電壓，在前述訊號電荷之排出期間係供應 較前述弟2電壓更局之弟3電壓。 5. 如申請專利範圍第1項之固體攝像裝置，其中 更含有：MOS型閘極電極，其係以鄰接前述第3半導 體區域之狀態，中介絕緣膜而形成於半導體基板上， 且至少在前述像素之訊號讀出期間内，時系列地分別 供應不同的電壓，且將蓄積於前述第3半導體區域的訊 號電荷予以排出於前述半導體基板。 6. 如申請專利範圍第5項之固體攝像裝置，其中 前述第3半導體區域係以圍繞前述源極區域之狀態 而形成，且前述汲極區域和前述第2半導體區域，係以 殘留前述第3半導體區域之一部份，且圍繞前述第3半 589739 mmmm- ά - 導體區域之狀態而形成。 7. 如申請專利範圍第6項之固體攝像裝置，其中 前述MO S型閘極電極，係以鄰接於未為前述汲極區 域及汲極區域所圍繞之前述第3半導體區域之前述一 部份而形成。 8. 如申請專利範圍第7項之固體攝像裝置，其中 前述MO S型閘極電極係具有端部，且該端部的位置 係分別和前述第1半導體區域之端部位置、以及前述第 2半導體區域之端部位置相一致。 9. 如申請專利範圍第5項之固體攝像裝置，其中 前述汲極區域、前述第3半導體區域、以及前述源極 區域係以在同一方向互相平行而予以延伸形成，且前 述第3半導體區域和前述源極區域係就各像素分別呈 分離狀。 10. 如申請專利範圍第9項之固體攝像裝置，其中 前述MO S型閘極電極，係以部份位於就各像素分離之 前述第3半導體區域的相互之間而形成。 11. 如申請專利範圍第9項之固體攝像裝置，其中 更含有：訊號配線，其係延伸於和前述汲極區域、前 述第3半導體區域、以及前述源極區域的延伸方向相交 叉之方向，且就各像素，電氣性地連接於前述源極區域。 12. 如申請專利範圍第9項之固體攝像裝置，其中 更含有：分離區域’其係延伸於和前述汲極區域、前 述第3半導體區域、以及前述源極區域的延伸方向相平

   589739 行之方向而形成，且在前述汲極區域、前述第3半導體 區域、以及前述源極區域的延伸方向，將各像素互相予 以分離。 13. 如申請專利範圍第12項之固體攝像裝置，其中 前述分離區域，係以其一部份位於各像素之前述源極 區域相互之間之狀態而延伸。 14. 如申請專利範圍第5項之固體攝像裝置，其中 對前述汲極區域，在前述訊號電荷之蓄積期間係供應 第1電壓，在前述訊號讀出期間係供應較前述第1電壓更 高之第2電壓，而且對前述MO S型閘極電極，自前述訊 號讀出期間之開始之正前，即開始供應第3電壓，且自 前述訊號讀出期間之結束之正前，即開始供應較前述第 3電壓更低之第4電壓。 15. —種照相機模組，其特徵在於： 具備： 攝像用之第1積體電路晶片，其係將藉由使入射光進 行光電變換而讀出之影像訊號，作為數位訊號而予以輸 出；及 訊號處理用之第2積體電路晶片，其係接受自上述第1 積體電路晶片所輸出的數位訊號，並實施各種訊號處理 而輸出數位影像訊號；以及 透鏡，其係配置於上述第1積體電路晶片的上部，且 將光照射於上述第1積體電路晶片的表面， 前述第1積體電路晶片係包含有： 589739 半導體基板；以及 複數的像素，其係形成於前述半導體基板内，而前述 複數個像素係分別具有訊號電荷之蓄積期間、訊號讀出 期間、以及訊號電荷之排出期間， 且前述複數個像素係分別具有： 第1導電型之第1半導體區域，其係形成於前述半導 體基板上；及 第1導電型之源極區域，其係形成於前述第1半導體 區域的表面區域；及 第1導電型之汲極區域，其係和前述源極區域互相 隔開而形成於前述第1半導體區域的表面區域，且在前 述像素之訊號電荷之蓄積期間、訊號讀出期間、以及訊 號電荷之排出期間，分別供應不同的電壓；及 第1導電型之第2半導體區域，其係和前述汲極區域 相連接，且形成於前述第1半導體區域的表面區域；及 第2導電型之第3半導體區域，其係形成於前述第2 半導體區域下部的前述第1半導體區域内，且和前述第2 半導體區域作電氣性的連接，其和蓄積著因應於入射光 的訊號電荷之前述第1導電型，係為相反之導電型；以 及 第2導電型之第4半導體區域，其係形成於前述源極 區域和汲極區域之間的前述第1半導體區域的表面區域。 16.如申請專利範圍第15項之照相機模組，其中 更含有MOS型閘極電極，其係以鄰接前述第3半導體

   589739 區域之狀態，中介絕緣膜而形成於半導體基板上，且至 少在前述像素之訊號讀出期間内，時系列地分別供應不 同的電壓，且將蓄積於前述第3半導體區域的訊號電荷 予以排出於前述半導體基板。 17. —種固體攝像裝置，其特徵在於含有： 半導體基板；以及 複數的像素，其係形成於前述半導體基板内，而前述 複數個像素係分別具有訊號電荷之蓄積期間、訊號讀出 期間、以及訊號電荷之排出期間， 且前述複數個像素係分別具有： 第1導電型之第1半導體區域，其係形成於前述半導 體基板上；及 第2導電型之源極區域，其係形成於前述第1半導體 區域的表面區域，且和前述第1導電型係為相反之導電 型：及 第2導電型之汲極區域，其係和前述源極區域互相 隔開而形成於前述第1半導體區域的表面區域；及 第1導電型之第2半導體區域，其係形成於前述源極 區域和汲極區域之間的前述第1半導體區域的表面區域 ，且在前述像素之訊號電荷之蓄積期間、訊號讀出期間 、以及訊號電荷之排出期間，分別供應不同的電壓；以及 第2導電型之第3半導體區域，其係形成於前述第2 半導體區域的下部之前述第1半導體區域内，且和前述 第2半導體區域作電氣性的連接，且蓄積著因應於入射光的 589739 靡:讎_買' 4· ^ -i/'v'V*/ , ^ ΐ^'5 -/ 、々、、I 訊號電荷。 18. 如申請專利範圍第17項之固體攝像裝置，其中 前述汲極區域的一部份，係位於前述半導體基板的表 面。 19. 如申請專利範圍第17項之固體攝像裝置，其中 前述半導體基板係具有第2導電型，且前述半導體基 板係固定於特定電位（GND)。 20. 如申請專利範圍第17項之固體攝像裝置，其中 前述第2半導體區域和前述第3半導體區域係以圍繞 前述源極區域之狀態而形成，且前述汲極區域係以圍繞 前述第2半導體區域和前述第3半導體區域之狀態而形 成。 21. 如申請專利範圍第17項之固體攝像裝置，其中 對前述第2半導體區域，在前述訊號電荷之蓄積期間 係供應第1電壓，在前述訊號讀出期間係供應較前述第1 電壓更低之第2電壓，在前述訊號電荷之排出期間係供 應較前述第2電壓更高之第3電壓。 22. 如申請專利範圍第17項之固體攝像裝置，其中 更包含有： 弟1導電型之第4半導體區域’其係以鄰接於前述第3 半導體區域之狀態而形成於前述第1半導體區域的表面 區域，以及 第1導電型之第5半導體區域，其係形成於前述第4半 導體區域的表面區域。 589739 :讎 Λ j ν Α > V t Λ ί 23. 如申請專利範圍第22項之固體攝像裝置，其中 前述汲極區域的一部份，係位於前述半導體基板的表 面0 24. 如申請專利範圍第22項之固體攝像裝置，其中 前述半導體基板係具有第2導電型，且前述半導體基 板係固定於特定電位（GND)。 25. 如申請專利範圍第22項之固體攝像裝置，其中 前述第2半導體區域和前述第3半導體區域係以圍繞 前述源極區域之狀態而形成，且前述汲極區域係以圍繞 前述第2泮導體區域和前述第3半導體區域之狀態而形 成。 26. 如申請專利範圍第22項之固體攝像裝置，其中 對前述第2半導體區域，在前述訊號電荷之蓄積期間 係供應第1電壓，在前述訊號讀出期間係供應較前述第1 電壓更低之第2電壓，在前述訊號電荷之排出期間係供 應較前述第2電壓更低之第3電壓。 27. 如申請專利範圍第22項之固體攝像裝置，其中 更含有第1導電型之第6半導體區域，其係以鄰接於前 述第4半導體區域之狀態而形成。 28. —種照相機模組，其特徵在於： 具備： 攝像用之第1積體電路晶片，其係將藉由使入射光進 行光電變換而讀出之影像訊號，作為數位訊號而予以輸 出；及 589739 訊號處理用之第2積體電路晶片，其係接受自上述第1 積體電路晶片所輸出之數位訊號’並貫施各種訊號處理 ，而輸出數位影像訊號；以及 透鏡，其係配置於上述第1積體電路晶片的上部，且 將光照射於上述第1積體電路晶片的表面， 前述固體攝像用積體電路晶片係包含有： 半導體基板；以及 複數的像素，其係形成於前述半導體基板内，而前述 複數個像素係分別具有訊號電荷之蓄積期間、訊號讀出 期間、以及訊號電荷之排出期間， 且前述複數個像素係分別具有： 第1導電型之第1半導體區域，其係形成於前述半導 體基板上；及 第2導電型之源極區域，其係形成於前述第1半導體 區域的表面區域，且和前述第1導電型係為相反之導電 型；及 第2導電型之汲極區域，其係和前述源極區域互相 隔開而形成於前述第1半導體區域的表面區域；及 第1導電型之第2半導體區域，其係形成於前述源極 區域和汲極區域之間的前述第1半導體區域之表面區域 ，且在前述像素之訊號電荷之蓄積期間、訊號讀出期間 、以及訊號電荷之排出期間，分別供應不同的電壓；以及 第2導電型之第3半導體區域，其係形成於前述第2 半導體區域的下部之前述第1半導體區域内，且和前述 -9- 589739 猶暮雜凿辦 第2半導體區域作電氣性的連接，並蓄積因應於入射光 之訊號電荷。 29. 如申請專利範圍第28項之照相機模組，其中 更含有： 第1導電型之第4半導體區域，其係以鄰接於前述第3 半導體區域之狀態而形成於前述第1半導體區域的表面 區域，且其雜質濃度係較前述第1半導體區域更高；以 及 第1導電型之第5半導體區域，其係形成於前述第4半 導體區域的表面區域，且其雜質濃度係較前述第1半導 體區域更高。 30. —種固體攝像裝置，其特徵在於含有： 半導體基板；以及 複數的像素，其係形成於前述半導體基板内；而前述 複數個像素係分別具有訊號電荷之蓄積期間、訊號讀出 期間、以及訊號電荷之排出期間，且前述複數個像素係 分別具有： 第1導電型之第1半導體區域，其係形成於前述半導 體基板上；及 第2導電型之源極區域，其係形成於前述第1半導體 區域的表面區域，且和前述第1導電型係為相反之導電 型：及 第2導電型之汲極區域，其係和前述源極區域互相 隔開而形成於前述第1半導體區域的表面區域；及 -10- 589739 爾__動/ 谇i:纖錄费纖i纖激纖盤鑛纖辞纖織I證織翁錄雜盛德趙 第1導電型之第2半導體區域，其係形成於前述源極 區域和汲極區域之間的前述第1半導體區域的表面區域 ，且在前述像素之訊號電荷之蓄積期間、訊號讀出期間 、以及訊號電荷之排出期間，分別供應不同的電壓；及 第2導電型之第3半導體區域，其係形成於前述第2 半導體區域的下部之前述第1半導體區域内，且和前述 第2半導體區域作電氣性的連接；以及 第1導電型之第4半導體區域，其係以鄰接於前述第 3半導體區域之狀態而形成於前述第1半導體區域的表 面區域「其雜質濃度係較前述第1半導體區域更高，且 至少在前述像素之訊號讀出期間内，時系列地分別供應 不同的電壓。 31. 如申請專利範圍第30項之固體攝像裝置，其中 前述汲極區域之一部份，係位於前述半導體基板的表 面〇 32. 如申請專利範圍第30項之固體攝像裝置，其中 前述半導體基板係具有第2導電型，且前述半導體基 板係固定於特定電位（GND)。 33. 如申請專利範圍第30項之固體攝像裝置，其中 對前述第2半導體區域，在前述訊號電荷之蓄積期間 係供應第1電壓，在前述訊號讀出期間係供應較前述第1 電壓更低之第2電壓， 而且對前述第4半導體區域，自前述訊號讀出期間之 開始之正前，即開始供應第3電壓，且自前述訊號讀出 -11- 589739 謂綱釋调績頁 期間之結束之正前，即開始供應較前述第3電壓更低之 第4電壓。 34. —種照相機模組，其特徵在於： 具備= 攝像用之第1積體電路晶片，其係將藉由使入射光進 行光電變換而讀取之影像訊號，作為數位訊號而予以輸 出；及 訊號處理用之第2積體電路晶片，其係接受自上述第1 積體電路晶片所輸出之數位訊號’並貫施各種訊號處理 ’且輸出數位影像訊號；以及 透鏡，其係配置於上述第1積體電路晶片的上部，且 將光照射於上述第1積體電路晶片之表面， 前述固體攝像用積體電路晶片係包含有： 半導體基板；以及 複數的像素，其係形成於前述半導體基板内，而前述 複數個像素係分別具有訊號電荷之蓄積期間、訊號讀出 期間、以及訊號電荷之排出期間， 且前述複數個像素係分別具有： 第1導電型之第1半導體區域，其係形成於前述半導 體基板上；及 第2導電型之源極區域，其係形成於前述第1半導體 區域的表面區域，且和前述第1導電型係為相反之導電 型；及 第2導電型之汲極區域，其係和前述源極區域互相 -12- 589739 _轉_辭 隔開而形成於前述第1半導體區域的表面區域；及 第1導電型之第2半導體區域，其係形成於前述源極 區域和汲極區域之間的前述第1半導體區域的表面區域 ，且在前述像素之訊號電荷之蓄積期間、訊號讀出期間 、以及訊號電荷之排出期間，分別供應不同的電壓；及 第2導電型之第3半導體區域，其係形成於前述第2半 導體區域的下部之前述第1半導體區域内，且和前述第2 半導體區域作電氣性的連接；以及 第1導電型之第4半導體區域，其係以鄰接於前述第 3半導體-區域之狀態而形成於前述第1半導體區域的表 面區域，且其雜質濃度係較前述第1半導體區域更高， 且至少在前述像素之訊號讀出期間内，時系列地分別供 應不同的電壓。

   -13-