JP2006005265A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2006005265A JP2006005265A JP2004182008A JP2004182008A JP2006005265A JP 2006005265 A JP2006005265 A JP 2006005265A JP 2004182008 A JP2004182008 A JP 2004182008A JP 2004182008 A JP2004182008 A JP 2004182008A JP 2006005265 A JP2006005265 A JP 2006005265A
- Authority
- JP
- Japan
- Prior art keywords
- region
- solid
- state imaging
- imaging device
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】 ブルーミングの発生を低減することが可能な固体撮像装置を提供することを目的とする。
【解決手段】 第1導電型の半導体基板上に単位セルを2次元アレイ状に配置して形成されるイメージエリアを有する固体撮像装置であって、前記第1導電型の半導体基板内に設けられた、光電変換により得られた信号電荷を蓄積する第2導電型の信号蓄積領域と、前記第2導電型の信号蓄積領域に近接し、前記第1導電型の半導体基板の表面上にゲート絶縁膜を介して設けられ、前記第2導電型の信号蓄積領域から信号電荷を読み出すためのゲート電極と、前記第1導電型の半導体基板表面部に上記ゲート電極に隣接して設けられた第2導電型のドレイン領域と、前記第2導電型の信号蓄積領域の下部であって、前記第1導電型の半導体基板内に設けられた第2導電型の埋め込み領域と、前記第2導電型の埋め込み領域に接続される電気的接続手段とを有することを特徴とする固体撮像装置。
【選択図】 図3
【解決手段】 第1導電型の半導体基板上に単位セルを2次元アレイ状に配置して形成されるイメージエリアを有する固体撮像装置であって、前記第1導電型の半導体基板内に設けられた、光電変換により得られた信号電荷を蓄積する第2導電型の信号蓄積領域と、前記第2導電型の信号蓄積領域に近接し、前記第1導電型の半導体基板の表面上にゲート絶縁膜を介して設けられ、前記第2導電型の信号蓄積領域から信号電荷を読み出すためのゲート電極と、前記第1導電型の半導体基板表面部に上記ゲート電極に隣接して設けられた第2導電型のドレイン領域と、前記第2導電型の信号蓄積領域の下部であって、前記第1導電型の半導体基板内に設けられた第2導電型の埋め込み領域と、前記第2導電型の埋め込み領域に接続される電気的接続手段とを有することを特徴とする固体撮像装置。
【選択図】 図3
Description
本発明は、固体撮像装置に関するものである。
従来、固体撮像装置としては、主にCCD型固体撮像装置とMOS型固体撮像装置が知られている。MOS型固体撮像装置は、セル(画素)毎に光電変換部(フォトダイオード)で検出した信号をトランジスタで増幅するものであり、高感度、単一電源駆動、低消費電力という特徴を持つ。具体的には、光電変換により発生した信号電荷で信号電荷蓄積部の電位を変調し、その電位により画素内部の増幅トランジスタを変調することで画素内部に増幅機能を持たせており、画素数の増加やイメージサイズの縮小による画素サイズの縮小に適した固体撮像装置として期待されている。
例えば、MOS型固体撮像装置としては、特許文献1に示すものが知られている。
しかし、従来のMOS型固体撮像装置において、固体撮像装置内のある一部の画素に強い光が当たり、フォトダイオードの最大蓄積電荷量を超えるような余剰電荷が発生した場合、余剰電荷が信号蓄積領域下部の半導体基板内を通り、隣接する画素に余剰電荷が漏れ込み、像が広がってしまうというブルーミングや、色再現性が悪化するという混色を生じるという問題が発生していた。
特許第3445502号公報
本発明は、ブルーミングの発生を低減することが可能な固体撮像装置を提供することを目的とする。
本発明の一態様の固体撮像装置は、第1導電型の半導体基板上に単位セルを2次元アレイ状に配置して形成されるイメージエリアを有する固体撮像装置であって、前記第1導電型の半導体基板内に設けられた、光電変換により得られた信号電荷を蓄積する第2導電型の信号蓄積領域と、前記第2導電型の信号蓄積領域に近接し、前記第1導電型の半導体基板の表面上にゲート絶縁膜を介して設けられ、前記第2導電型の信号蓄積領域から信号電荷を読み出すためのゲート電極と、前記第1導電型の半導体基板表面部に上記ゲート電極に隣接して設けられた第2導電型のドレイン領域と、前記第2導電型の信号蓄積領域の下部であって、前記第1導電型の半導体基板内に設けられた第2導電型の埋め込み領域と、前記第2導電型の埋め込み領域に接続される電気的接続手段とを有することを特徴としている。
本発明によれば、ブルーミングの発生を低減することが可能な固体撮像装置を提供することができる。
以下、本発明の実施例について、図面を参照して説明する。
本発明の第1の実施例に係る固体撮像装置を図1乃至図3を用いて説明する。図1は、本実施例に係る固体撮像装置を撮像面側から見た概略図を示すものである。
固体撮像装置1は、イメージエリア(撮像領域)2及びその外部に設けられたキャリア吸収領域3を有している。なお、図示しないが、固体撮像装置1のうちイメージエリア2の外部には、水平走査回路、垂直走査回路等の周辺回路が形成される。
イメージエリア2は、光電変換部であり信号を蓄積するフォトダイオード、信号走査回路部であり信号を増幅する増幅トランジスタ、信号を読み出すラインを選択する垂直選択トランジスタ、フォトダイオードの信号電荷をリセットするリセットトランジスタなどからなる単位セルを一つの画素として、この単位セルを縦横に多数配置され構成されている撮像領域である。例えば、VGAというフォーマットに対しては、単位セルが横に640個、縦に480個並んで配置され、イメージエリア2が構成される。
キャリア吸収領域3は、イメージエリア2の外部であって、イメージエリア2に接するように配置され、イメージエリア2内のセルに強い光が入射するなどしてセル内に余剰電荷が発生したときに、この余剰電荷が排出される部分である。このキャリア吸収領域3には、固体撮像装置1内に形成された周辺回路(図示しない)等からオーバーフロードレイン電位VOFDが与えられる。このオーバーフロードレイン電位VOFDは、イメージエリア2のセル内の最大蓄積電荷量を超えた余剰電荷をキャリア吸収領域3を介して排出するための電位であり、2V〜10V程度である。
図2は、本実施例に係る固体撮像装置のセル及びその周辺回路の回路構成図である。本実施例に係る固体撮像装置のイメージエリア2内には、光電変換のためのフォトダイオード1−1−1、1−1−2、〜、1−3−3、その信号を読み出す読み出しトランジスタ2−1−1、2−1−2、〜、2−3−3、読み出した信号電荷を増幅する増幅トランジスタ3−1−1、3−1−2、〜、3−3−3、信号を読み出すラインを選択する垂直選択トランジスタ4−1−1、4−1−2、〜、4−3−3、信号電荷をリセットするリセットトランジスタ5−1−1、5−1−2、〜、5−3−3からなる単位セルが、3×3と2次元状に配列されている。なお、実際にはこれより多くの単位セルが配列されている。例えば、VGAというフォーマットに対しては、横に640個、縦に480個並んで配置される。
そして、垂直シフトレジスタ6から水平方向に配線されている水平アドレス線7−1、7−2、7−3は、垂直選択トランジスタ4のゲートに結線され、信号を読み出すラインを決めている。リセット線8−1、8−2、8−3はリセットトランジスタ5のゲートに結線されている。増幅トランジスタ3のソースは垂直信号線9−1、9−2、9−3に結線され、その垂直信号線9−1、9−2、9−3の一端には負荷トランジスタ10−1、10−2、10−3が設けられている。垂直信号線9の他端は、水平シフトレジスタ12から供給される選択パルスにより選択される水平選択トランジスタ11−1、11−2、11−3を介して水平信号線13に結線されている。
なお、単位セルが2次元アレイ状に配置されている部分がイメージエリア2であり、図2において、破線で囲い示している。
本実施例においては、フォトダイオード、信号走査回路部であり信号を増幅する増幅トランジスタ、信号を読み出すラインを選択する垂直選択トランジスタ、フォトダイオードの信号電荷をリセットするリセットトランジスタ等を有するものを単位セルとしているが、単位セルは、少なくとも、フォトダイオード等の光電変換部及び増幅トランジスタ等の信号走査回路部を有していればよい。
次に、図3に本実施例に係る固体撮像装置の概略断面図を示す。この図3では、イメージエリア2内の単位セルのうちの一部分を示している。
図3に示すように、固体撮像装置1内のイメージエリア2及びキャリア吸収領域3内には、P型半導体基板300上に、不純物としてリン(P)を有し、約1×1016〜1×1017cm−3程度の不純物濃度を有するN型埋め込み領域301が形成されている。
さらに、イメージエリア2には、N型埋め込み領域301上に、不純物としてボロン(B)を有し、約1×1014〜1×1016cm−3程度の不純物濃度を有するP型ウェル領域302が形成されている。P型ウェル領域302上の表面の一部には、ゲート絶縁膜303を介して読み出しゲート電極304が形成されている。
P型ウェル領域302の表面部には、上記読み出しゲート電極304から所定の距離だけ離間して、不純物としてボロン(B)を有し、約1×1016〜1×1019cm−3程度の不純物濃度を有するP型シールド領域305が素子分離領域306と隣接して形成され、接地されている。
P型シールド領域305の下部であって、P型ウェル領域302内に、光信号を受光して光電変換するためのN型不純物領域であって、不純物としてリン(P)を有し、不純物濃度が約1×1016〜1×1017cm−3程度である信号蓄積領域307がP型シールド領域305と接するように形成されている。
この信号蓄積領域307の下部であって、P型ウェル領域302内に、P型ウェル領域302よりも不純物濃度が1桁ほど高く、不純物としてボロン(B)を有し、不純物濃度が約1×1015〜1×1017cm−3程度であるP型バリア領域308が信号蓄積領域307と接して形成される。なお、このP型バリア領域308によって、信号蓄積領域307とP型バリア領域308の間に電位障壁が形成され、この電位障壁によって信号蓄積領域307に蓄積することができる最大蓄積電荷量を制御している。
一方、上記ゲート絶縁膜303の側方でありP型シールド領域305が形成されていない側の上記P型ウェル領域302の表面部には、上記読み出しゲート電極304によって、上記信号蓄積領域307内より読み出された電荷が転送されるN型ドレイン領域309が設けられている。このN型ドレイン領域309は、上記信号蓄積領域307との間でパンチスルーしない程度の距離を離して設けられている。
また、イメージエリア2の外部のキャリア吸収領域3内には、N型埋め込み領域301が延在して形成されており、キャリア吸収領域3には、N型埋め込み領域301への電気的接続手段310が設けられている。この電気的接続手段310は、例えば、キャリア吸収領域3のP型半導体基板300内に開口部を形成した後にその開口部に金属を埋め込み、N型埋め込み領域301への電気的接続手段となるコンタクトを形成してもよいし、キャリア吸収領域3のP型半導体基板300にリン(P)、砒素(As)等をイオン注入して高い不純物濃度、例えば1×1015〜1×1019cm−3程度の不純物濃度のN型半導体領域を形成してN型埋め込み領域301への電気的接続手段としてもよい。なお、金属からなるコンタクトを電気的接続手段310とした場合には、バリアメタルを形成する等の周知の配線技術を用いて、電気的接続手段310を形成することは勿論可能である。また、電気的接続手段は、ここに示すものに限らず、外部から供給される電位をキャリア吸収領域3のN型埋め込み領域301に伝えることが可能であるものであればよい。
このキャリア吸収領域3に形成される電気的接続手段310には、P型半導体基板300の上部から、オーバーフロードレイン電位VOFDが供給され、この電気的接続手段310を介して、電気的接続手段310下部のN型埋め込み領域301に電位が供給され、キャリア吸収領域3に余剰電荷が排出される。なお、このオーバーフロードレイン電位VOFDが、電気的接続手段310を介して、イメージエリア2内のセルの下部のN型埋め込み領域301に電位が供給されるが、電気的接続手段310及びN型埋め込み領域301が有する抵抗によって、オーバーフロードレイン電位VOFDから電位が降下し、イメージエリア2のN型埋め込み領域301に印加される電位は、オーバーフロードレイン電位VOFDよりも小さい電位Vofdとなる。以上のようにセル部分及びキャリア吸収領域3は構成されている。
このような本実施例の構成によれば、イメージエリア2内に強い光が入射されるなどして、信号蓄積領域307の最大蓄積電荷量を超えるような余剰電荷が発生した場合、イメージエリア2のN型埋め込み領域301に電位Vofdが印加されるので、N型埋め込み領域301のポテンシャルは高くなり、余剰電荷はP型バリア領域308及びP型ウェル領域302のポテンシャルバリアを超えて、N型埋め込み領域301に流れ込む。このN型埋め込み領域301に流れ込んだ余剰電荷は、イメージエリア2内のN型埋め込み領域301をキャリア吸収領域3に向かって水平方向に移動し、キャリア吸収領域3内の電気的接続手段310に排出される。
なお、電気的接続手段310が設けられるキャリア吸収領域3からイメージエリア2までの距離が離れていると、オーバーフロードレイン電位VOFDから電位が降下し、実際にイメージエリア内のN型埋め込み領域301に印加される電位Vofdが低下してしまう。そのため、イメージエリア2からキャリア吸収領域3までの距離が小さくなるように、キャリア吸収領域3はイメージエリア2に接するように形成され、電気的接続手段310はキャリア吸収領域3のうちイメージエリア2に近いところに形成されることが望ましい。
以上のようにして、本実施例に係る固体撮像装置のセルは構成されている。本実施例の特徴とするところは、P型半導体基板300と光電変換部が形成されるP型ウェル領域302の間に、N型埋め込み領域301が形成されているところに特徴を有する。そして、このN型埋め込み領域301に正電位Vofdが供給されることにより、セル内の信号蓄積領域307で発生した余剰電荷がN型埋め込み領域301に流れ込み、電気的接続手段310を有するキャリア吸収領域3に排出されるようになるので、隣接するセルからの信号の漏れ込みによって生じる混色及びブルーミングを低減することが可能となる。
本発明の実施例2に係る固体撮像装置を図4乃至図11を用いて説明する。実施例1と同一部分には同一符号を付し、その説明を省略する。
本実施例では、固体撮像装置1内にキャリア吸収領域3が複数設けられ、各キャリア吸収領域3に電気的接続手段が形成されていることに特徴を有する。
図4に示すように、固体撮像装置1のイメージエリア2の外周部に2箇所のキャリア吸収領域3a及びキャリア吸収領域3bが設けられている場合について説明する。
図5に図4におけるA−B−B’−A’断面図を示す。図5に示すように、イメージエリア2の図面左側にキャリア吸収領域3aが設けられ、イメージエリアの図面右側にはキャリア吸収領域3bが設けられている。キャリア吸収領域3aには電気的接続手段310が設けられ、キャリア吸収領域3bには電気的接続手段311が設けられている。この電気的接続手段310及び電気的接続手段311は、N型埋め込み領域301と接続されており、P型半導体基板300の上部から、電気的接続手段310及び電気的接続手段311にオーバーフロードレイン電位VOFDが供給され、電気的接続手段310及び電気的接続手段311の下部のN型埋め込み領域301に電位が供給される。
余剰電荷が移動するN型埋め込み領域301は抵抗を有するため、オーバーフロードレイン電位VOFDが供給されるキャリア吸収領域3から距離が離れるほど電位降下ΔVの値は大きくなり、キャリア吸収領域3ではオーバーフロードレイン電位VOFDであった電位が下がり、イメージエリア2のN型埋め込み領域301の電位はVofd=VOFD−ΔVという電位となる。
例えば、図6に示すようなイメージエリア2の両端に、電気的接続手段310を有するキャリア吸収領域3a及び電気的接続手段311を有するキャリア吸収領域3bが設けられ、イメージエリア2にセルA、セルB、セルC及びセルDを有する固体撮像装置1において、電気的接続手段310からの距離l1、電気的接続手段311からの距離l2(<l1)であるセルDで余剰電荷が発生したとする。
キャリア吸収領域3aのみが設けられていた場合には、セルDの下部のN型埋め込み領域301の電位Vofdは、電気的接続手段310からセルDまでの距離l1に応じた抵抗により、オーバーフロードレイン電位VOFDから電位が降下した値となる。この場合のセルDの下部のN型埋め込み領域301の電位をVofd=Vl1とする。
これに対して、キャリア吸収領域3a及びキャリア吸収領域3bが設けられていた場合には、セルDの下部のN型埋め込み領域301の電位Vofdは、電気的接続手段310からセルDまでの距離l1と電気的接続手段311からセルDまでの距離l2のうち、近いほうの距離であるl2に応じた抵抗により、オーバーフロードレイン電位VOFDから電位が降下し、セルDの下部のN型埋め込み領域301の電位VofdはVl1よりも大きくなり、電位Vofd=Vl2(>Vl1)となる。
このように、キャリア吸収領域3a及びキャリア吸収領域3bが設けられているものは、キャリア吸収領域3aのみが設けられているものに比べて、イメージエリア内のN型埋め込み領域301の各部の電位Vofdを平均的に高くすることが可能である。
この電位Vofdが上がると、P型ウェル領域302とN型埋め込み領域301にかかる逆バイアス電圧が大きくなるため、余剰電荷がN型埋め込み領域301に流れ込みやすくすることが可能となる。
このように本実施例では、オーバーフロードレイン電位VOFDが供給されるキャリア吸収領域を増やすことによって、オーバーフロードレイン電位VOFDを増大させなくてもイメージエリア2のN型埋め込み領域301の各部に実際に印加されるVofdを平均的に高くし、余剰電荷を排出しやすくすることが可能となる。
なお、オーバーフロードレイン電位VOFDが供給される電気的接続手段を増やすことによって、イメージエリア2内のN型埋め込み領域301の各部に実際に印加されるVofdを平均的に高くすることが可能となるので、電気的接続手段が形成されるキャリア吸収領域の配置は、図4に示したようなものに限らず、例えば図7乃至11に示すように配置してもよい。
図7は、固体撮像装置の構造の概略図であり、この固体撮像装置1は、イメージエリア2の4隅の外側のイメージエリア2の外周部に電気的接続手段を有するキャリア吸収領域3を設けたものである。
図8は、固体撮像装置の構造の概略図であり、この固体撮像装置1は、イメージエリア2の4隅のうち、2箇所の外側のイメージエリア2の外周部に電気的接続手段を有するキャリア吸収領域3を設けたものである。
図9は、固体撮像装置の構造の概略図であり、この固体撮像装置1は、イメージエリア2の外周線の対向する2本の長辺に沿って、イメージエリア2の外周部に電気的接続手段を有するキャリア吸収領域3を設けたものである。
図10は、固体撮像装置の構造の概略図であり、この固体撮像装置1は、イメージエリア2の外周線の対向する2本の短辺に沿って、イメージエリア2の外周部に電気的接続手段を有するキャリア吸収領域3を設けたものである。
図11は、固体撮像装置の構造の概略図であり、この固体撮像装置1は、イメージエリア2の外周線に沿って周状に、イメージエリア2の外周部に電気的接続手段を有するキャリア吸収領域3を設けたものである。
なお、図9乃至図11に示したキャリア吸収領域3の配置例においては、キャリア吸収領域3は、イメージエリアの外周部の互いに対向する2辺に沿って形成されている。そして、このキャリア吸収領域3内に電気的接続手段が形成されるので、電気的接続手段が、互いに対向する2辺に沿って形成される。
さらに、イメージエリア2との距離が近いところ、つまり、キャリア吸収領域3をイメージエリア2の外周線と接するように、イメージエリア2の外周部に形成し、さらに、キャリア吸収領域3内のイメージエリア2の外周線と接する部分に電気的接続手段を形成することによって、電気的接続手段からイメージエリア2内のN型埋め込み領域301までの距離を低減することができるので、イメージエリア2内のN型埋め込み領域301の各部に実際に印加されるVofdを平均的に高くすることが可能となる。
また、オーバーフロードレイン電位VOFDが供給される電気的接続手段を増やすことによって、イメージエリア2内のN型埋め込み領域301の各部に実際に印加されるVofdを平均的に高くすることが可能となるので、図4、図7乃至図11に示すように配置されたキャリア吸収領域の各キャリア吸収領域内に、複数の電気的接続手段を設け、イメージエリア2内のN型埋め込み領域301の各部に実際に印加されるVofdを平均的に高くすることが可能である。
以上のように、本実施例によれば、固体撮像装置1内に、それぞれに電気的接続手段が形成された複数のキャリア吸収領域3を設け、各電気的接続手段に対してオーバーフロードレイン電位VOFDを供給することによって、実施例1に比べて、イメージエリア2内のN型埋め込み領域301の電位Vofdをオーバーフロードレイン電位VOFDに近い高電位に保つことが可能となり、余剰電荷がN型埋め込み領域301に流れ込みやすくなる。そして、この余剰電荷は、キャリア吸収領域3内の電気的接続手段を介して排出されるため、隣接するセルからの信号の漏れ込みによって生じる混色及びブルーミングを低減することが可能となる。
そして、各電気的接続手段をイメージエリア2に近いところに形成することにより、電気的接続手段からイメージエリア2内のN型埋め込み領域301までの距離を低減することができるので、イメージエリア2内のN型埋め込み領域301の電位Vofdをオーバーフロードレイン電位VOFDに近い高電位に保つことが可能となり、隣接するセルからの信号の漏れ込みによって生じる混色及びブルーミングを低減することが可能となる。
1 固体撮像装置
2 イメージエリア
3 キャリア吸収領域
1−1−1、1−1−2、〜、1−3−3 フォトダイオード
2−1−1、2−1−2、〜、2−3−3 読み出しトランジスタ
3−1−1、3−1−2、〜、3−3−3 増幅トランジスタ
4−1−1、4−1−2、〜、4−3−3 垂直選択トランジスタ
5−1−1、5−1−2、〜、5−3−3 リセットトランジスタ
6 垂直シフトレジスタ
7−1、7−2、7−3 水平アドレス線
8−1、8−2、8−3 リセット線
8−1、8−2、9−3 垂直信号線
10−1、10−2、10−3 負荷トランジスタ
11−1、11−2、11−3 水平選択トランジスタ
12 水平シフトレジスタ
13 水平信号線
300 P型半導体基板
301 N型埋め込み領域
302 P型ウェル領域
303 ゲート絶縁膜
304 読み出しゲート電極
305 P型シールド領域
306 素子分離領域
307 信号蓄積領域
308 P型バリア領域
309 N型ドレイン領域
310、311 電気的接続手段
2 イメージエリア
3 キャリア吸収領域
1−1−1、1−1−2、〜、1−3−3 フォトダイオード
2−1−1、2−1−2、〜、2−3−3 読み出しトランジスタ
3−1−1、3−1−2、〜、3−3−3 増幅トランジスタ
4−1−1、4−1−2、〜、4−3−3 垂直選択トランジスタ
5−1−1、5−1−2、〜、5−3−3 リセットトランジスタ
6 垂直シフトレジスタ
7−1、7−2、7−3 水平アドレス線
8−1、8−2、8−3 リセット線
8−1、8−2、9−3 垂直信号線
10−1、10−2、10−3 負荷トランジスタ
11−1、11−2、11−3 水平選択トランジスタ
12 水平シフトレジスタ
13 水平信号線
300 P型半導体基板
301 N型埋め込み領域
302 P型ウェル領域
303 ゲート絶縁膜
304 読み出しゲート電極
305 P型シールド領域
306 素子分離領域
307 信号蓄積領域
308 P型バリア領域
309 N型ドレイン領域
310、311 電気的接続手段
Claims (7)
- 第1導電型の半導体基板上に単位セルを2次元アレイ状に配置して形成されるイメージエリアを有する固体撮像装置であって、
前記第1導電型の半導体基板内に設けられた、光電変換により得られた信号電荷を蓄積する第2導電型の信号蓄積領域と、
前記第2導電型の信号蓄積領域に近接し、前記第1導電型の半導体基板の表面上にゲート絶縁膜を介して設けられ、前記第2導電型の信号蓄積領域から信号電荷を読み出すためのゲート電極と、
前記第1導電型の半導体基板表面部に上記ゲート電極に隣接して設けられた第2導電型のドレイン領域と、
前記第2導電型の信号蓄積領域の下部であって、前記第1導電型の半導体基板内に設けられた第2導電型の埋め込み領域と、
前記第2導電型の埋め込み領域に接続される電気的接続手段と
を有することを特徴とする固体撮像装置。 - 前記電気的接続手段に電位が印加されることによって、前記第2導電型の埋め込み領域に対して電位が印加されることを特徴とする請求項1に記載の固体撮像装置。
- 前記電気的接続手段が複数個あることを特徴とする請求項1または2に記載の固体撮像装置。
- 前記第2導電型の埋め込み領域は、前記イメージエリアの外部に延在して形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。
- 前記電気的接続手段は、前記イメージエリアの外部に形成されていることを特徴とする請求項1乃至4のいずれか1項に記載の固体撮像装置。
- 前記電気的接続手段は、前記イメージエリアの外周部の対向する2辺に沿って形成されていることを特徴とする請求項1乃至5のいずれか1項に記載の固体撮像装置。
- 前記電気的接続手段が第2導電型の半導体領域若しくは金属からなるコンタクトであることを特徴とする請求項1乃至6のいずれか1項に記載の固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004182008A JP2006005265A (ja) | 2004-06-21 | 2004-06-21 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004182008A JP2006005265A (ja) | 2004-06-21 | 2004-06-21 | 固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006005265A true JP2006005265A (ja) | 2006-01-05 |
Family
ID=35773358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004182008A Pending JP2006005265A (ja) | 2004-06-21 | 2004-06-21 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006005265A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006196536A (ja) * | 2005-01-11 | 2006-07-27 | Sony Corp | 撮像素子 |
US7705380B2 (en) | 2006-10-04 | 2010-04-27 | Kabushiki Kaisha Toshiba | Amplification-type solid-state image sensing device |
JP2011222876A (ja) * | 2010-04-13 | 2011-11-04 | Sharp Corp | 固体撮像素子および電子情報機器 |
-
2004
- 2004-06-21 JP JP2004182008A patent/JP2006005265A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006196536A (ja) * | 2005-01-11 | 2006-07-27 | Sony Corp | 撮像素子 |
US7705380B2 (en) | 2006-10-04 | 2010-04-27 | Kabushiki Kaisha Toshiba | Amplification-type solid-state image sensing device |
JP2011222876A (ja) * | 2010-04-13 | 2011-11-04 | Sharp Corp | 固体撮像素子および電子情報機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101529094B1 (ko) | 고체 촬상 소자 및 카메라 | |
JP3702854B2 (ja) | 固体撮像素子 | |
US20160005783A1 (en) | Solid-state imaging device and camera | |
KR100820520B1 (ko) | 고체촬상장치 | |
JP2008244021A (ja) | 固体撮像装置およびそれを用いたカメラ | |
JP2010219355A (ja) | 固体撮像素子および電子情報機器 | |
US9425225B2 (en) | Solid-state imaging device | |
JP2010245100A (ja) | 固体撮像素子 | |
US8114696B2 (en) | CMOS image sensor with asymmetric well structure of source follower | |
JP2010114275A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び電子機器 | |
US20070069260A1 (en) | Photodetector structure for improved collection efficiency | |
US6882022B2 (en) | Dual gate BCMD pixel suitable for high performance CMOS image sensor arrays | |
JP2015130533A (ja) | 固体撮像装置及びカメラ | |
JP2007134639A (ja) | 光電変換装置及びそれを用いた撮像素子 | |
US7804113B2 (en) | Anti-blooming structures for back-illuminated imagers | |
JP2013131516A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 | |
JP2011142188A (ja) | 固体撮像素子 | |
JP2006005265A (ja) | 固体撮像装置 | |
WO2020170658A1 (ja) | 撮像装置 | |
KR100769563B1 (ko) | 누설 전류를 감소시킨 이미지 센서 | |
JP5725232B2 (ja) | 固体撮像装置及びカメラ | |
JP2017163607A (ja) | 固体撮像装置及び電子機器 | |
JP2009088545A (ja) | 固体撮像装置 | |
JP2010129735A (ja) | 固体撮像素子 | |
KR100311491B1 (ko) | 고체촬상소자및그의제조방법 |