JP2008244021A - 固体撮像装置およびそれを用いたカメラ - Google Patents

Abstract

【課題】基板コンタクトを有し、フォトダイオード間の感度差および撮像エリアの感度ムラを抑制しする固体撮像装置を提供する。
【解決手段】本発明の固体撮像装置は、複数の単位画素を備える固体撮像装置であって、前記複数の単位画素は、前記半導体基板上の共通ウェルに形成され、第１単位画素および第２単位画素の２種類の単位画素を含む。前記第１単位画素は、少なくとも１つの光電変換領域と、前記共通ウェルに形成され前記共通ウェルと同じ導電型の第１半導体領域と、前記第１半導体領域に電気的に接続された第１コンタクトとを備える。前記第２単位画素は、少なくとも１つの光電変換領域と、前記共通ウェルに形成され前記共通ウェルと逆の導電型の第２半導体領域と、前記第２半導体領域に電気的に接続された第２コンタクトとを備える。
【選択図】図１

Description

本発明は、固体撮像装置に関し、特に基板コンタクトを有する固体撮像装置およびカメラに関する。

ＣＣＤ（Charge Coupled Device）型固体撮像装置やＭＯＳ（Metal Oxide Silicon）型固体撮像装置などは、デジタルスティルカメラやデジタルムービーカメラなどの撮像デバイスとして広く用いられている。この内、ＭＯＳ型固体撮像装置は、一枚の半導体基板に対し、複数の撮像画素からなる撮像領域と、この撮像領域の各撮像画素から信号を取り出す周辺回路領域とが作り込まれた構成となっている。

ここで、従来技術の固体撮像装置について、図１１を参照しながら説明する。
図１１は、特許文献１に示された従来の基板コンタクトを有する固体撮像装置の全体構成を示す図である。この固体撮像装置は、ｎ型半導体基板に形成されたｐ型の共通ウェルを有し、この共通ウェル上に二次元状に配列された複数の画素ＰＸＬを含む画素配列エリアＰＸＡと、駆動用の回路等が配置される周辺部ＰＰとが形成されている。

各画素ＰＸＬは、半導体基板上にフォトダイオード１、ｐ＋型半導体領域２、トランジスタ等が形成され、さらに基板コンタクト３を有している。周辺部ＰＰは、ｐ＋型半導体領域２´および基板コンタクト３´を含む。基板コンタクト３、３´は、ｐ＋型半導体領域２、２´に電気的に接続されている。

ここで基板コンタクト３が形成されている理由を説明する。画素ＰＸＬ内の複数のトランジスタの下部では、トランジスタの閾値制御のために上記のｐ型の共通ウェルが形成されて、そして、共通ウェルは基準電圧（通常、０Ｖ）に接続され、一定に保たれるようにしている。しかし、各画素ＰＸＬから出力信号を個々に読み出すために、増幅トランジスタを順番にＯＮ/ＯＦＦする動作に際して、共通ウェルと選択トランジスタのゲート電極との容量結合により、共通ウェルの電位が変動する。そして、変動した共通ウェルの電位が基準電位に戻るには、有限の時間がかかる。画素配列エリア内部に基板コンタクト３を形成しない場合には、共通ウェルの電位が基準電位（０Ｖ）に戻るのを待って次の選択トランジスタを動作させる必要があるため、高速動作が困難になる。その対策として、画素アレイ内部に、基板コンタクト３を形成し、基板コンタクト３を基準電圧に繋がれた配線に接続することが従来行われている。そうすることにより、変動したｐ型の共通ウェルの電位が基準電位に戻るまでの時間を大幅に縮小できる。
特開２００１−２３０４００号公報

しかしながら、上記の基板コンタクト３を画素配列エリア内に有する固体撮像装置の画素構成により、位置が異なるフォトダイオードの間で感度差が生じるという課題を有している。

その課題について図面（図１２、図１３Ａ〜図１３Ｃ）を用いて説明する。
図１２は、隣接するフォトダイオード間で感度差が生じ得る固体撮像装置の一例を示す図である。

同図の固体撮像装置は、４画素１セル構造の場合、つまり、４つのフォトダイオード１に対して、一組の増幅トランジスタとリセットトランジスタが配置される場合の例を示す。また、同図では固体撮像装置の構成のうち、複数のフォトダイオード１、増幅トランジスタのゲート１１、増幅トランジスタのソース領域５、リセットトランジスタのゲート１０、リセットトランジスタのソース領域７、増幅トランジスタとリセットトランジスタとに共通のドレイン領域６、電源電圧配線１２と共通ドレイン領域６とに接続され１組の増幅トランジスタとリセットトランジスタに電源電圧を供給する電源電圧コンタクト１７、転送トランジスタのゲート８、検出容量部（浮遊拡散層）９、ｐ＋型領域２、基板コンタクト３を示している。

図中上から２つ目（または３つ目）のフォトダイオード１と、上から４つ目（または５つめ）のフォトダイオード１とでは感度差が生じ得るという問題がある。

この問題について図１３Ａ〜図１３Ｃを用いて説明する。図１３Ａ、図１３Ｂは、増幅トランジスタまたはリセットトランジスタがフォトダイオードの両側に隣接する場合のフォトダイオード１の断面模式図である。なお、電源電圧コンタクト１７、基板コンタクト３は図１２のフォトダイオード１の断面には出てこないが、図１３Ａ〜図１３Ｃでは説明の便宜上図示してある。

図１３Ａのように通常、フォトダイオード１上に集光レンズが配置される。そして、入射光は集光レンズにより、フォトダイオードに集光される。

しかし、図１３Ｂのように、入射光がフォトダイオードに入射せず、素子分離部１８やｎ＋型のソース領域７（または５）に入射する場合がある。入射光が素子分離部１８やｎ＋型領域に入射すると、光電変換効果により電子が発生する。ｎ＋型のソース領域７（または５）にはトランジスタを駆動するための電源電圧（プラス電圧、通常２〜５Ｖ程度）が印加されており、発生電子は電源側に移動するため、フォトダイオードには電子は移動しないという現象が発生する。この場合、隣接するフォトダイオード１の感度を劣化させるわけではない。

これに対して、図１３Ｃに示すように、フォトダイオード１にｐ＋型領域２が隣接する場合には、入射光が素子分離部１８やｐ＋型領域２に入射すると同様に電子が発生する。ｐ＋型領域２は、基板コンタクト３が形成されており、通常０Ｖに保たれる。そのため、発生した電子は、基板コンタクト３ではなく、主にフォトダイオード１に移動するという現象が発生する。この場合、隣接するフォトダイオード１の感度を劣化させることになる。

そのため、従来技術の固体撮像装置ではｎ型領域に隣接するフォトダイオードとｐ型領域に隣接するフォトダイオードとでは、感度差（１〜５％程度）が生じてしまう。すなわち、フォトダイオードに隣接する半導体領域の導電型によって、フォトダイオードの感度特性が異なり、撮像エリアの感度ムラが生じるという問題を有している。

本発明は上記課題に鑑み、基板コンタクトを有し、フォトダイオード間の感度差および撮像エリアの感度ムラを抑制する固体撮像装置を提供することを目的とする。

上記課題を解決するために本発明の固体撮像装置は、半導体基板上に行列状に配置された複数の単位画素を備える固体撮像装置であって、前記複数の単位画素は、前記半導体基板上の共通ウェル上部に形成される第１単位画素および第２単位画素の２種類の単位画素を含み、前記第１単位画素は、光を信号電荷に変換する少なくとも１つの光電変換領域と、前記共通ウェルに形成され前記共通ウェルと同じ導電型の第１半導体領域と、前記第１半導体領域に電気的に接続された第１コンタクトとを備え、前記第２単位画素は、光を信号電荷に変換する少なくとも１つの光電変換領域と、前記共通ウェルに形成され前記共通ウェルと逆の導電型の第２半導体領域と、前記第２半導体領域に電気的に接続された第２コンタクトとを備える。

この構成によれば、第１単位画素と第２単位画素とが隣り合うことにより、光電変換領域の両側の一方に第１半導体領域、他方に第２半導体領域が配置され、つまり、光電変換領域の両側に逆の導電型の半導体領域が配置されることになる。この場合、光電変換領域の両方ともn型の半導体領域が配置される場合と比べて、隣接する半導体領域から光電変換領域に流入する電子数は１／２となる。これにより光電変換領域の配置に依存する感度差を抑制することができる。

ここで、前記第１コンタクトは前記共通ウェルの基準となる基準電圧を有する配線に接続され、前記第２コンタクトは前記基準電圧と異なる正の電圧を有する配線に接続されるようにしてもよい。この構成によれば、第１コンタクトの電圧と第２コンタクトの電圧とが相俟って共通ウェルの変動から回復するまでの時間をさらに短縮することができる。

また、第１単位画素および第２単位画素は、周期的またはランダムに配置するようにしてもよい。ここで、前記第１単位画素および前記第２単位画素は行方向または列方向に周期的に配置されていてもよい。ここで、前記第１単位画素と第２単位画素が行方向かつ列方向に周期的に配置しとしてもよい。この構成によれば、光電変換領域の感度差を抑制し、かつ、第１単位画素および第２単位画素の配置に依存する感度ムラを抑制することができる。

ここで、前記第１半導体領域はｐ型の不純物が注入された領域であり、前記第２半導体領域はｎ型の不純物が注入された領域としてもよい。この構成によれば、光電変換領域の両側で共にｐ＋型領域に接することを回避することができ、光電変換領域の配置による感度差を抑制することができる。

ここで、前記第１単位画素および前記第２単位画素の少なくとも一方は、さらに光電変換領域からの信号電荷を出力するための増幅トランジスタおよびリセットトランジスタを備えてもよい。また、前記第１単位画素は、さらに少なくとも１つのダミー配線を有し、前記少なくとも１つのダミー配線は、前記第１単位画素内の前記増幅トランジスタのゲート電極または前記リセットトランジスタのゲート電極と同じ形状を有し、前記ダミー配線と前記第１半導体領域内の前記光電変換領域との相対位置は、前記ゲート電極と前記第１半導体領域内の前記光電変換領域との相対位置と同じであるようにしてもよい。この構成によれば、ゲート電極の配置の違いあるいはゲート電極の有無によって生じる、第１単位画素内の光電変換領域への入射光の反射／散乱のばらつきを、ダミー配線を設けることによって低減することができる。

ここで、前記第２単位画素は、さらに少なくとも１つのダミー配線を有し、前記少なくとも１つのダミー配線は、前記第２単位画素内の前記増幅トランジスタのゲート電極または前記リセットトランジスタのゲート電極と同じ形状を有し、前記ダミー配線と前記第１半導体領域内の前記光電変換領域との相対位置は、前記ゲート電極と前記第１半導体領域内の前記光電変換領域との相対位置と同じであるようにしてもよい。この構成によれば、第２単位画素内の光電変換領域への入射光の反射／散乱のばらつきを、ダミー配線を設けることによって低減することができる。

ここで、前記第１単位画素は、さらに２つのダミー配線を有し、前記２つのダミー配線は、前記第１単位画素内の前記増幅トランジスタのゲート電極および前記リセットトランジスタのゲート電極と同じ形状を有し、前記２つのダミー配線と前記第１半導体領域内の前記光電変換領域との相対位置は、前記ゲート電極と前記第１半導体領域内の前記光電変換領域との相対位置と同じであり、前記第１半導体領域は前記２つのダミー電極の間に位置し、前記第１単位画素はさらに、前記２つのダミー電極のうち一方に隣接し前記共通ウェルに形成された第１領域と、前記２つのダミー電極のうち他方に隣接し前記共通ウェルに形成された第２領域と、前記第１領域に電気的に接続された第３コンタクトと、前記第２領域に電気的に接続された第４コンタクトとを備えるようにしてもよい。また、前記第１領域および第２領域は、前記第１半導体領域と逆の導電型であり、前記第３コンタクトおよび第４コンタクトは、第２コンタクトと電気的に接続されるようにしてもよい。この構成によれば、第１コンタクトに接続されたｐ型領域（第１半導体領域）で発生した電子を、第３コンタクトに接続された第３領域と、第４コンタクトに接続された第４領域とで吸収することが可能となる。これにより、光電変換領域間での感度差をさらに低減することができる。

ここで、前記第１領域および第２領域は前記第１半導体領域と同じ導電型であり、前記第３コンタクトおよび第４コンタクトは、第１コンタクトと電気的に接続されるようにしてもよい。この構成によれば、第１、第３、第４コンタクトに接続される第１半導体領域、第１領域、第２領域が第１単位画素中に占める面積占有率を最小限とすることができるので、画素間の感度差を抑制することができる。また、第３コンタクトおよび第４コンタクトは、第１コンタクトと実質的に同じ機能を果たすので、共通ウェルの変動からの回復時間をさらに短縮することができる。

ここで、前記第２単位画素はさらに２つのダミー配線を有し、前記２つのダミー配線は前記第２単位画素内の前記増幅トランジスタのゲート電極および前記リセットトランジスタのゲート電極と同じ形状を有し、前記２つのダミー配線と前記第２半導体領域内の前記光電変換領域との相対位置は、前記ゲート電極と前記第２半導体領域内の前記光電変換領域との相対位置と同じであり、前記第２半導体領域は前記２つのダミー電極の間に位置し、前記第２単位画素はさらに、前記２つのダミー電極のうち一方に隣接し前記共通ウェルに形成された第１領域と、前記２つのダミー電極のうち他方に隣接し前記共通ウェルに形成された第２領域と、前記第１領域に電気的に接続された第３コンタクトと、前記第２領域に電気的に接続された第４コンタクトとを備え、前記第１領域および第２領域は前記第１半導体領域と同じ導電型であり、前記第３コンタクトおよび第４コンタクトは第１コンタクトと電気的に接続されるようにしてもよい。この構成によれば、第１コンタクトに接続されたｐ型領域（第１半導体領域）で発生した電子を、第３コンタクトに接続された第３領域と、第４コンタクトに接続された第４領域とで吸収することが可能となる。これにより、光電変換領域間での感度差をさらに低減することができる。

また、本発明の固体撮像装置は、さらに、複数の金属配線層を有し、前記複数の金属配線層のうち少なくとも１層は、隣接する各光電変換領域に対して、同一の構造で配置される金属配線を含むようにしでもよい。この構成によれば、上記効果に加えて、金属配線層のうち少なくとも１層は、どの光電変換領域に対しても同じ構造で配置されるので、金属配線により生じる光電変換領域への入射光の反射および散乱を、どの光電変換領域に対しても、ばらつかせることなく一様にすることができる。その結果、光電変換領域毎の感度のばらつきを低減することができる。

ここで、前記少なくとも１層の金属配線は、電源電圧供給用の金属配線と、信号電荷読み出し用の金属配線を含むようにしてもよい。

ここで、前記少なくとも１層の金属配線は、前記半導体基板側から２層目以上の層であってもよい。この構成によれば、２層目の金属配線または上記１層の金属配線は、他の層よりも光電変換領域への入射光の反射および散乱を生じやすいので、上記の反射および散乱を一様にする効果が大きい。

また、本発明の固体撮像装置は、半導体基板上に行列状に配置された複数の単位画素を備える固体撮像装置であって、前記複数の単位画素は、前記半導体基板上の共通ウェル上部に形成され、前記単位画素は、光を信号電荷に変換する２つ以上の光電変換領域と、光電変換領域からの信号電荷を出力するための増幅トランジスタおよびリセットトランジスタと、前記増幅トランジスタおよび前記リセットトランジスタのドレイン領域に電気的に接続され、前記増幅トランジスタおよび前記リセットトランジスタに電源電圧を供給するための電源電圧コンタクトと、前記共通ウェルと同じ導電型の第１半導体領域と、前記第１半導体領域に電気的に接続された第１コンタクトとを備え、前記ドレイン領域と第１半導体領域上部近傍に形成される複数の金属配線層のうち、少なくとも１層は、隣接する光電変換領域に対して、同一の構造で配置されるでもよい。この構成によれば、上記効果に加えて、金属配線層のうち少なくとも１層は、どの光電変換領域に対しても同じ構造で配置されるので、金属配線により生じる光電変換領域への入射光の反射および散乱を、どの光電変換領域に対しても、ばらつかせることなく一様にすることができる。その結果、光電変換領域毎の感度のばらつきを低減することができる。

ここで、前記金属配線層数は、３層もしくは４層であり、上記１層の配線は、基板表面から上方に向かって、２層目の金属配線であってもよい。

ここで、同一の構造で配置される金属配線の光電変換領域上部の開口幅が、異なる層数の金属配線層に比べて、最も小さい寸法を含んでいてもよい。この構成によれば、２層目の金属配線または上記１層の金属配線は、他の層よりも光電変換領域への入射光の反射および散乱を生じやすいので、上記の反射および散乱を一様にする効果が大きい。

また、本発明のカメラは、上記の固体撮像装置を備えるので、上記と同様の効果がある。

本発明の固体撮像装置によれば、光電変換領域の配置に依存する感度低下を抑制することができる。光電変換領域間の感度差を抑制することができる。

（第１の実施形態）
本実施形態における固体撮像装置は、半導体基板上の共通ウェルに形成され、二次元状に配列された複数の単位画素を有している。複数の単位画素は、第１単位画素および第２単位画素の２種類の単位画素を含む。

第１単位画素は、光を信号電荷に変換する少なくとも１つの光電変換領域と、共通ウェルに形成され共通ウェルと同じ導電型(ここではｐ＋型)の第１半導体領域と、第１半導体領域に電気的に接続された第１コンタクトとを備える。第１コンタクトは、従来技術における基板コンタクトと同様であり、基準電圧（通常０Ｖ）に接続される。

また、第２単位画素は、光を信号電荷に変換する少なくとも１つの光電変換領域と、共通ウェルに形成され前記共通ウェルと逆の導電型（ｎ＋型）の第２半導体領域と、第２半導体領域に電気的に接続された第２コンタクトとを備える。第２コンタクトは、従来技術における基板コンタクトと異なり、電源電圧など正の電圧に接続される。

このように、第１単位画素と第２単位画素を混在させることにより、光電変換領域の両側の一方に第１半導体領域、他方に第２半導体領域が配置されることを可能にしている。つまり、光電変換領域の両側に逆の導電型の半導体領域が配置されるケースを多くしている。光電変換領域の両側に逆の導電型の半導体領域が配置される場合、光電変換領域の両方ともn型の半導体領域が配置される場合と比べて、隣接する半導体領域から光電変換領域に流入する電子数は１／２となる。これにより光電変換領域の配置に依存する感度差を抑制することができる。

以下、図面を参照しながら本発明の第１の実施形態に係る固体撮像装置について説明する。

図１は、本発明の第１の実施形態における固体撮像装置の要部の構成を示す図である。この固体撮像装置は、多画素１セル構造（ここでは、一例として、４画素１セル構造を採用する）。つまり、４つのフォトダイオード１に対して、一組の増幅トランジスタとリセットトランジスタが配置される場合の例を示す。

同図では固体撮像装置の画素アレイ部の構成のうち、複数のフォトダイオード(光電変換領域)１、増幅トランジスタのゲート（以下、増幅ゲートと呼ぶ）１１、増幅トランジスタのソース領域５、リセットトランジスタのゲート（以下、リセットゲートと呼ぶ）１０、リセットトランジスタのソース領域７、増幅トランジスタとリセットトランジスタとに共通のドレイン領域６、電源電圧コンタクト１７、転送トランジスタのゲート（以下、転送ゲートと呼ぶ）８、検出容量部（浮遊拡散層）９、ｐ＋型領域（第１半導体領域）２、基板コンタクト（第１コンタクト）３、ｎ＋型領域（第２半導体領域）２０、電源電圧コンタクト（第２コンタクト）３０を示している。

４画素１セル構造の１セルは、例えば、左上から１行２列、２行１列、３行２列、４行１列に位置する４つのフォトダイオード１に対応する。

各画素において半導体基板上に形成された複数のフォトダイオード１と、それぞれのフォトダイオード１の一部領域を斜めに横切る状態に配置された転送ゲート８と、転送ゲート８により転送された信号電荷を蓄積する検出容量部（フローティング拡散層）９を有している。

電源電圧コンタクト１７は、電源電圧配線１２に接続され、ドレイン領域６から１組の増幅トランジスタおよびリセットトランジスタに電源電圧を供給する。

転送ゲート８は、隣接する画素間における電気的接続が、そのまま転送ゲート８を延長して配線としてつなぐ場合と、転送ゲートの接続をその上部に配置される金属配線とコンタクトを用いて接続する場合もある。なお、金属配線でつなぐ場合は、配線の低抵抗化をすることが出来、固体撮像装置は、さらに高速動作（高速駆動）を行うことが出来る。

また、ｐ型共通ウェルと同種の不純物が注入されたたｐ＋型領域（第１半導体領域）２には、基板コンタクト（第１コンタクト）３が形成されている。

一方、ｎ＋型領域（第２半導体領域）２０には、ｐ型共通ウェルと逆導電型の不純物が注入されている。ｎ＋型半導体領域には、さらに、電源電圧コンタクト３０が形成されている。そして、図１の４画素１セル構造の場合、基板コンタクト３および電源電圧コンタクト３０はそれぞれ８つのフォトダイオード１につき１個ずつ配置されている。

ｐ＋型領域（第１半導体領域）２およびｎ＋型領域（第２半導体領域）２０についての詳細は後ほど述べる。

ここでフォトダイオード１に蓄積された信号電荷は、転送ゲート８をＯＮにすることにより検出容量部９に転送される。検出容量部９は、リセットトランジスタのソース領域７と増幅トランジスタのゲート１１に接続される。そして、検出容量部９は、リセットトランジスタとＯＮすることにより、信号電荷がリセットされる。さらに、転送トランジスタから検出容量部９に信号電荷が転送されてから、増幅トランジスタをＯＮにすることにより、増幅トランジスタのソースから信号電荷に対応する電圧が出力される。

このように、複数のフォトダイオード１に対して、１組の増幅トランジスタとリセットトランジスタを共有する場合、１つのフォトダイオード１に対して、１組の増幅トランジスタとリセットトランジスタを備える場合に比べて、画素内でのフォトダイオードの面積占有率を向上させることが可能である。通常、面積占有率は１０％〜５０％程度増加する。フォトダイオード１の面積を増加させることにより、フォトダイオード１に蓄積できる電子数を増加させることが可能となり、飽和量および感度が向上するので、より高画質な画像を得ることが可能となる。

なお、隣り合う画素間、および画素内の各機能領域の間には、素子分離領域が形成されている。素子分離領域は、ＳＴＩ(Shallow Trench Isolation)あるいはＬＯＣＯＳ(Local Oxidation of Silicon)による構成を有している。

なお、本実施形態に係る固体撮像装置において、転送ゲート８はフォトダイオード１に対して斜めに配置されているが、その理由は転送ゲート８がＯＦＦのときのフォトダイオード１と検出容量部９の間の電子の移動（リーク）が低減し、かつ、転送ゲート８のゲート長を一定以上の長さに確保するためである。本実施形態に係る固体撮像装置では、転送ゲート８のＯＦＦの際におけるリークの抑制と、装置の微細化を両立させるためである。

次に、電源電圧コンタクト３０と基板コンタクト３の配置構成について、図１を用いて説明する。

基板コンタクト３が接続される第１半導体領域２は、通常ｐ型共通ウェルと同じｐ型に形成されている。また、電源電圧コンタクト３０が接続される第２半導体領域２０は、第１半導体領域２とは逆の導電型であるｎ型に形成されている。さらに、本実施形態に係る固体撮像装置では、第１半導体領域２をもつ単位画素（第１単位画素）に対して、第１半導体領域とは逆の導電型であるｎ型の第２半導体領域２０をもつ単位画素（第２単位画素）が、周期的あるいはランダムに配置される。

周期的に第１単位画素と第２単位画素を配置する場合、行方向のみ、または列方向のみ、あるいは行方向と列方向の両方に周期的に配置することが望ましい。

まず、行方向のみに周期的に配置される場合で、２行周期の場合について述べる。２行周期の場合には、フォトダイオード１には、図２に示すように、両側にｎ型の第２半導体領域２０とｐ型の第１半導体領域が隣接する。そのため、ｎ型領域で発生した電子はフォトダイオード１に移動せず、ｐ型領域で発生した電子はフォトダイオードに移動することになる。フォトダイオードの両側がｎ型領域に隣接する場合に比べて、隣接する半導体領域からフォトダイオード１に流入する電子数は１／２となる。また、第１単位画素を１０行おきとした場合には、隣接する半導体領域からフォトダイオードに流入する電子数は１／１０となる。

通常、このようにすることで、フォトダイオードに蓄積する電子数が１０００〜５００００個であるのに対し、隣接する半導体領域からフォトダイオードに流入する電子数は１００個程度から、１０個以下に低減することが可能である。そのため、隣接する半導体領域からフォトダイオードに流入する電子数の影響は１％以下となり、感度出力に与える影響は極めて小さくなる。そして、良好な画像が得られるようになる。

なお、第１単位画素および第２単位画素は、上記の多画素１セルのセルと一致していても良いし、一致していなくてもよい。例えば、第１単位画素または第２単位画素は、（ａ）４画素１セルの４画素、（ｂ）図１において上下左右に矩形状に隣接する４画素、（ｃ）図１において上下左右に矩形状に隣接する８画素（４行×２列または２行×４列）等、矩形状の並ぶ画素であってもよい。

また、固体撮像装置が、図１とは異なる１画素１セル構造である場合に、第１単位画素および第２単位画素は、セル（つまり画素）と一致していても良いし、複数画素を含んでも良い。

いずれにせよ、第１単位画素は、１つ以上のフォトダイオード１と第１半導体領域(ｐ＋型半導体領域)２と第１コンタクト（基板コンタクト３）とを含んでいればよい。また、第２単位画素は、１つ以上のフォトダイオード１と第２半導体領域(ｎ＋型半導体領域２０)と第２コンタクト（電源電圧コンタクト３０）とを含んでいればよい。

次に、行方向だけでなく、行方向、または列方向と行方向の両方にて、周期的に配置する場合について、図３Ａ、図３Ｂ、図４を用いて説明する。

図３Ａ、図３Ｂは、第１単位画素、第２単位画素の一例を示す図である。
図３Ａ中の太線枠で示した配置単位ｕ１は、第１単位画素の一例であり、８つの画素(フォトダイオード１)と、ｐ＋型の第１半導体領域２と、１つの基板コンタクト３を含み、さらに、１つの電源電圧コンタクト３０を含んでいる。

図３Ｂ中の太線枠で示した配置単位ｕ２は、第２単位画素の一例であり、８つの画素(フォトダイオード１)と、ｎ＋型の第２半導体領域２０と、２つの電源電圧コンタクト３０を含み、基板コンタクト３を含んでいない。

このように、画素配置単位ｕ１は、上記で説明したように、８つのフォトダイオードにつき一つの基板コンタクトを形成した構造になっている。一方、画素配置単位ｕ２は、半導体領域２０にｐ型共通ウェルと逆の導電型のイオン種を注入したｎ型の第２半導体領域２０として、さらに、そこに電源電圧コンタクト３０が形成されている。

図４は、配置単位ｕ１および配置単位ｕ２の配置例を示す図であり、列方向と行方向の両方に周期的に配置している。同図のように、列方向にと行方向に周期的に配置することにより、斜め光により生じた電子がフォトダイオードに移動するという現象により、感度が劣化するフォトダイオードが、画素アレイに含まれる全フォトダイオードに占める割合を減少させることが可能できる。

なお、本発明の第１の実施形態に係る固体撮像装置では、基板コンタクト３を含む画素は、約５０行×約５０列に配置されたフォトダイオードのうち、一つ含まれていれば、ｐ型共通ウェルの変動から回復するまで時間の高速性を犠牲にすることなく、また、フォトダイオード画素感度のばらつきを十分に抑制することが出来る。

なお、通常、１０行×１０列〜１００行×１００列の内、一つの基板コンタクト３が含まれていればよい。

なお、本発明の第１の実施形態に係る固体撮像装置では、列方向と行方向の両方にて、周期に配置すれば、感度のばらつきを低減する効果はさらに大きくすることが出来る。

（第２の実施形態）
本実施形態では、第１の実施形態の固体撮像装置に対して、さらにゲート電極と同形状で同材料のダミー配線を設けることにより、ゲート電極の配置の違いあるいはゲート電極の有無によって生じる、フォトダイオードへの入射光の反射／散乱のばらつきを低減し、斜め光により生じる電子の数を低減する固体撮像装置について説明する。ここで、ダミー配線は、増幅ゲート１１およびリセットゲート１０と同じ形状を有し、ダミー配線とフォトダイオードとの相対位置が、増幅ゲート１１およびリセットゲート１０とフォトダイオード１との相対位置と同じになるように形成される。

以下、図面を参照しながら本発明の第２の実施形態に係る固体撮像装置について説明する。

図５は、本発明の第２の実施形態に係る固体撮像装置の要部の構成を示す図である。同図の固体撮像装置は、図１と比べて、第１半導体領域２および第２半導体領域２０の上にダミー配線１４、１５が追加された点と、第１半導体領域２の代わりにｐ＋型領域２ａ、第１半導体領域２ｂ、ｐ＋型領域２ｃを有する点と、第２半導体領域２０の代わりにｎ＋型領域２０ａ、第２半導体領域２０ｂ、ｎ＋型領域２０ｃを有する点とが異なっている。図１と同じ点は説明を省略して、以下異なる点を中心に説明する。

ダミー配線１４、１５は、リセットゲート１０、増幅ゲート１１と同じ材料で同じ形状に形成され、フォトダイオードとの相対的は位置関係も同じなる位置に配置されている。

ｐ＋型領域２ａ、第１半導体領域２ｂ、ｐ＋型領域２ｃは、ダミー配線１４、１５の直下にはイオン種が注入されないことから、第１半導体領域２の代わりに３つの小領域として形成されている。同様に、ｎ＋型領域２０ａ、第２半導体領域２０ｂ、ｎ＋型領域２０ｃも、第２半導体領域２０が３つに小領域として形成されている。

次に、図６Ａ〜図６Ｅを用いて、本発明の第２の実施形態に係る固体撮像装置の詳細について説明する。

図６Ａ〜図６Ｃは、ダミー配線を形成した場合の断面図である。図６Ａは図５中のＡ−Ａ´断面を示す模式図である。図６Ｂは図５中のＢ−Ｂ´断面を示す模式図である。図６Ｃは図５中のＣ−Ｃ´断面を示す模式図である。

図６Ｄ、図６Ｅは、ダミー配線を形成しない場合（図１）の断面図である。図６Ｄは、ダミー配線が形成されない場合（図１）の図６Ａに対応する断面を示す模式図である。図６Ｅは、ダミー配線が形成されない場合（図１）の図６Ｂに対応する断面を示す模式図である。

固体撮像装置は集光レンズを通して、フォトダイオードに最大限に光を集光させるように設計される。しかし、フォトダイオードに集光されずに、図５の半導体領域７、２、２０に光が漏れこむ場合も生じる。なお、洩れ込む光の量は、一般的に全入射光量の５〜１０％程度である。

その場合、図６Ｃに示すように半導体領域５〜７では、ゲート電極で光は反射され、光の一部はフォトダイオードに向かう場合が生じる。ダミー配線が配置されない場合、図６Ｄ、図６Ｅに示すように、第２半導体領域２０及び第１半導体領域２では、光の反射のされ方が異なり、光は基板内部に吸収されるため、第２半導体領域２０に隣接するフォトダイオードでは、その以外の画素に比べて、感度が変動することになる。

しかし、本発明の第２の実施形態に係る固体撮像装置では、図６Ａ〜図６Ｃに示すように、ダミー配線を配置することにより、洩れ込む光の反射の仕方（つまり光路）を、ゲート電極を有する半導体領域５〜７と同等にすることができ、ダミー配線１４、１５とゲート電極１０、１１の構造の違いによる入射光の反射／散乱によって、各フォトダイオードに入射する光量を同等にすることができる。

具体的には、図６Ａ、図６Ｂに示すように、ダミー配線を形成するにより、各フォトダイオードに隣接するのが、増幅トランジスタのリセットトランジスタの領域か、コンタクトを形成する領域かに関わらず、フォトダイオード領域外での光の散乱／反射のされ方を同等とすることができる。

以上をまとめると、ダミー配線を形成することにより、各画素で光の散乱／反射を同等とすることができる。また、ゲート電極１０、１１と形成するのと同じ製造工程によりダミー配線を形成できる。つまり、工程数を増やすことなく、極めて効果的に画素間の感度の均一性向上を実現できる。

また、電源電圧用コンタクトを形成する第２の半導体領域（図６Ａ）では、ダミー配線を形成する場合には、ソース／ドレイン領域にはｎ＋イオン化不純物が導入し、さらにダミー配線１４の下部に、ｎ型不純物を導入することにより、第２の半導体領域の全体が同一電位となるようにする。このすることにより、ダミー配線で分離された領域にて、電位が浮遊状態になり、ノイズ発生源となることを防止することが出来る。

（第３の実施形態）
本実施形態では、第２の実施形態の固体撮像装置に対して、ｐ＋型領域２ａ、２ｃの代わりにｎ＋型領域２０ａ、２０ｃを形成し、さらにｎ＋型領域２０ａ、２０ｃに電源電圧コンタクト３０が追加された固体撮像装置について説明する。これにより基板コンタクト３の下部のｐ＋型領域で発生した電子を、電源電圧コンタクト３０で吸収することが可能となる。

図７は、第３の実施形態に係る固体撮像装置の撮像画素の要部の構成を示す図である。同図は、第２の実施形態の固体撮像装置（図５）と比較して、ｐ＋型領域２ａ、２ｃの代わりにｎ＋型領域２０ａ、２０ｃが形成されている点と、ｎ＋型領域２０ａ、２０ｃに接続される電源電圧コンタクトが追加されている点とが異なっている。図５と同じ点は説明を省略して、以下異なる点を中心に説明する。

ｐ＋型領域２ａ、２ｃの代わりにｎ＋型領域２０ａ、２０ｃが形成されているのは、製造工程において、ダミー配線１４と１５で挟まれた基板コンタクト３を形成すべき領域にのみｐ＋型注入領域を形成し、そして、ダミー配線１４を挟む他の領域と、ダミー配線１５を挟む他の領域にはｎ＋型イオン種の注入を行いｎ＋領域を形成する。ダミー配線１４と１５で挟まれた領域にのみ基板コンタクト３を形成し、それ以外のダミー配線１４を挟む領域と、ダミー配線１５を挟む領域には電源電圧コンタクト３０をそれぞれ形成する。

次に、図８Ａ〜図８Ｃは本発明の第３の実施形態に係る固体撮像装置の断面構造図である。

なお、図８Ａは図７中のＡ−Ａ´断面を示す図である。図８Ｂは図７中のＢ−Ｂ´断面を示す図である。図８Ｃは、図８Ｂ中の半導体領域２０ａ、２０ｃがｎ＋型でなく、ｐ＋型である場合の断面を示す図である。

図８Ｃでは、光が入射した場合に基板内部で発生する電子は、ｐ＋型領域２ａ〜２ｃには移動せずに、隣接するフォトダイオードに向かう。これは、他のフォトダイオードと感度差を引き起こす原因となる。

そこで、本発明の第３の実施形態に係る固体撮像装置は、図８Ａ、図８Ｂのように、領域２０ａ、２０ｃをあえてｎ＋型にすることにより、光が入射した場合、基板内部で発生する電子は領域２０ａ、２０ｃに移動し、フォトダイオードには向かわないようにすることができる。これは、領域２０ａ、２０ｃが、電源電圧に接続されているためである。

このように、本発明の第３の実施形態に係る固体撮像装置では、ｐ＋型領域２ｂから２つダミー配線を挟んで隣接する２つの領域の導電型をｎ＋型領域にすることにより、他のゲート電極に隣接する画素に比べて、感度の差が発生することを防止することが出来る。

すなわち、図８Ｂのように、本発明の第３の実施形態に係る固体撮像装置は、基板コンタクト３を形成する第１半導体領域２ｂから２つダミー配線を挟んで隣接する２つの領域の導電型をｎ＋型領域にして電源電圧コンタクト３０を設けている。それにより基板コンタクト２の下部のｐ型領域で発生した電子を、電源電圧コンタクト３０で吸収することが可能となる。

なお、本発明の第３の実施形態に係る固体撮像装置は、基板コンタクト３を形成する第１半導体領域２と、電源電圧コンタクト３０を形成する第２半導体領域２０のコンタクト／配線の構造は一致させることが好ましく、さらに、第１半導体領域２においてもダミー配線１４と１５で挟まれた領域２ｂと、他の２０ａ、２０ｃの領域のそれぞれに、電源電圧コンタクト１７を形成することが好ましい。

これにより、基板コンタクト形成する第１の半導体領域２と、電源電圧供給用コンタクトを形成する第２の半導体領域２０との間で、コンタクトの配置の違いにより、入射光の反射および散乱の生じ方が異なるために発生する感度のばらつきを抑制することができる。

また、上記各実施形態における固体撮像装置はデジタルカメラ等に搭載される。このデジタルカメラは、被写体からの入射光を固体撮像素子の撮像面に結像するためのレンズなどを含む光学系と、固体撮像素子の駆動を制御する制御部と、固体撮像素子の出力信号に対して様々な信号処理を施す画像処理部とを備えている。

（第４の実施形態）
本実施形態では、単位画素は、光を信号電荷に変換する少なくとも１つの光電変換領域と、共通ウェルに形成され共通ウェルと同じ導電型(ここではｐ＋型)の第１半導体領域と、第１半導体領域に電気的に接続された第１コンタクト(基板コンタクト３)とを備えている、さらに、単位画素は、増幅トランジスタのソース領域５、共通ドレイン領域６、リセットトランジスタのソース領域７を含む第３半導体領域と、第３半導体領域に電気的に接続されたコンタクト（少なくとも電源電圧コンタクト１７を含む）を備える。複数の単位画素は、アレイ状に配列している。また、検出容量部の信号読み出し線１４−１と電源電圧配線１２は、隣接する複数のフォトダイオード１毎に、同じ形状にて配置されている。

図９、図１０は、第４の実施形態に係る固体撮像装置の撮像画素の要部の構成を示す図である。

図９において図１と同じ構成要素には同じ符号を付しているので説明を省略する。図９のように、フォトダイオード１を間に挟んで、検出容量部の信号読み出し線１４−１と電源電圧配線１２が配置される。検出容量部の信号読み出し線１４−１は、フォトダイオード１から、転送ゲート８をＯＮにしたときに、検出容量部９に蓄積された電荷による電位を読み出すために配置される。すなわち、検出容量部９と増幅ゲート１１をコンタクト（図示せず）と金属配線（図示せず）を電気的に接続することにより、増幅ゲート１１で検出容量部９に蓄積された電荷信号を増幅してから、検出容量部の信号読み出し線１４−１と信号読み出し用コンタクト１７Ａを介して読み出す。また、電源電圧配線１２は、トランジスタへの電源電圧コンタクト１７と他のコンタクトと金属配線を介して、電気的に接続させることにより、電源電圧を供給するために配置させる。

ここで、検出容量部の信号読み出し線１４−１と電源電圧配線１２を複数のフォトダイオード１に対して、同じ構造で配置することにより、感度のばらつきを抑制することができる。仮に、配線構造が違っていれば、配線の構造の違いにより入射光の反射および散乱がフォトダイオード１毎で異なるために生じることになる。

また、転送ゲート８に電圧を印加するための転送ゲートへの電圧供給用配線１５−１，１５−２が配置される。また、２層目に形成するよりも、転送ゲートへのコンタクトを容易に接続させるために、転送ゲートへの電圧供給用配線１５−１，１５−２は、配線の最下層に形成される。

また、リセットゲート１０、増幅ゲート１１へコンタクト（図示せず）を介して接続する配線１８−１、増幅ゲート１１へコンタクト（図示せず）を介して接続する配線１８−２を形成している。また、配線１８−１、１８−２は、電圧供給用配線１５−１、１５−２と同様に、最下層の金属配線として形成される。

以上より、本実施形態では、検出容量部の信号読み出し線１４−１と電源電圧配線１２は、配線の２層目より上の金属配線として形成することを特徴としている。

また、図１０より、集光レンズからの入射光はフォトダイオード１表面近傍に焦点を合わせると、上部の金属配線は光が当たりやすいため、金属配線の１層目よりも２層目の配線の方が、フォトダイオード１に入射する光を反射/散乱しやすい。また、２層目の配線は、３層目以上の配線と1層目の配線を接続する役割を有するため、フォトダイオード１上部での開口幅（最小幅）、もしくは面積が最も小さくなる。また、フォトダイオード１上部での開口幅（最小幅）（図９の開口幅Ａ）は検出容量部の信号読み出し線１４−１と電源電圧配線１２の間の最小幅である。もし２層目の金属配線の形状がフォトダイオード１毎に異なると、フォトダイオード１間の感度差を引き起こす原因となる。しかし、本実施形態では隣接するフォトダイオードに対して、２層目の金属配線形状を同じ構造としているので、感度のばらつきを低減することができる。

以上より、本実施形態は、第３半導体領域に隣接するフォトダイオードと第４半導体領域に隣接するフォトダイオードでは、２層目の金属配線形状を同じ構造とすることを特徴としている。

なお、本実施形態は、１層目の金属配線をフォトダイオード１毎に同じ形状の配線とすることにより、電気的に他の配線／コンタクトとは接続せずにダミー配線１８−３を形成し、さらにフォトダイオード間の感度差を抑制することが出来る。

また、本実施形態４と、本実施形態１〜３のいずれかと組み合わせることにより、さらにフォトダイオード間の感度差を抑制することができる。

具体的には、実施形態１，２，３の第１単位画素を、共通ウェルに形成され前記共通ウェルと同様の導電型（ｐ＋型）の第２半導体領域と、増幅トランジスタのソース領域５、共通ドレイン領域６、リセットトランジスタのソース領域７を含む第４半導体領域にて、２層目の金属配線形状を同じ構造とする。

または、第２単位画素を、共通ウェルに形成され前記共通ウェルと逆の導電型（ｎ＋型）の第２半導体領域と、増幅トランジスタのソース領域５、共通ドレイン領域６、リセットトランジスタのソース領域７を含む第４半導体領域にて、２層目の金属配線形状を同じ構造とする。

あるいは、第１単位画素と第２単位画素との２層目の金属配線形状を同じ構造すれば、さらにフォトダイオード間の感度差を抑制することが出来る。

（その他すべての実施形態の共通事項）
上記各実施形態（第１〜第４の実施形態）に係る固体撮像装置は、デジタルカメラ等の撮像装置に搭載される。このデジタルカメラは、被写体からの入射光を固体撮像素子の撮像面に結像するためのレンズなどを含む光学系と、固体撮像素子の駆動を制御する制御部と、固体撮像素子の出力信号に対して様々な信号処理を施す画像処理部とを備えている。

本発明は、デバイス駆動速度の高速化を図りながらも、各画素の感度の均一性が向上させることが可能であり、高画質と高速化を両立できる特徴を有する固体撮像装置を実現するのに有効な技術であり、デジタルスティルカメラやデジタルムービーカメラにおける撮像画素の微細化と駆動速度の高速化とを実現するのに有効である。

第１の実施形態における固体撮像装置の要部の構成を示す図である。 ｎ＋型領域とｐ＋型領域がフォトダイオードの両側に隣接する場合のフォトダイオードの断面模式図である。 第１単位画素の一例としての配置単位ｕ１を示す図である。 第２単位画素の一例としての配置単位ｕ２を示す図である。 配置単位ｕ１および配置単位ｕ２の配置例を示す図である。 第２の実施形態に係る固体撮像装置の要部の構成を示す図である。 図５中のＡ−Ａ´断面を示す模式図である。 図５中のＢ−Ｂ´断面を示す模式図である。 図５中のＣ−Ｃ´断面を示す模式図である。 ダミー配線が形成されない場合の図６Ａに対応する断面を示す模式図である。 ダミー配線が形成されない場合の図６Ｂに対応する断面を示す模式図である。 第３の実施形態に係る固体撮像装置の撮像画素の要部の構成を示す図である。 図７中のＡ−Ａ´断面を示す図である。 図７中のＢ−Ｂ´断面を示す図である。 図８Ｂ中の一部の半導体領域がｐ＋型である場合の断面を示す図である。 第４の実施形態に係る固体撮像装置の要部の構成を示す図である。 第４の実施形態に係る固体撮像装置の要部の構成を示す図である。 従来技術における基板コンタクトの必要性を示す固体撮像装置の模式図である。 従来技術における隣接するフォトダイオード間で感度差が生じ得る固体撮像装置の一例を示す図である。 ｎ＋型領域がフォトダイオードの両側に隣接する場合のフォトダイオードの断面模式図である。 ｎ＋型領域がフォトダイオードの両側に隣接する場合のフォトダイオードの断面模式図である。 ｐ＋型領域がフォトダイオードの両側に隣接する場合のフォトダイオードの断面模式図である。

符号の説明

１ フォトダイオード
２ ｐ＋型領域
２´ ｐ＋型領域
３ 基板コンタクト
３´ 基板コンタクト
５ 増幅トランジスタのソース領域
６ 共通ドレイン領域
７ リセットトランジスタのソース領域
８ 転送ゲート
９ 検出容量部
１０ リセットゲート
１１ 増幅ゲート
１２ 電源電圧配線
１３ 基準電圧配線
１４、１５ ダミー配線
１４−１ 検出容量部の信号読み出し線
１５−１、１５−２ 転送ゲートへの電圧供給用配線
１７ トランジスタへの電源電圧コンタクト
１８ 素子分離部
１８−１ リセットゲート１０へ接続する配線
１８−２ 増幅ゲート１１に接続する配線
１８−３ ダミー配線
１９ 増幅ゲート１１に接続する配線
２０ 第２半導体領域
３０ 第２半導体領域への電源電圧コンタクト

Claims (20)

1. 半導体基板上に行列状に配置された複数の単位画素を備える固体撮像装置であって、
   前記複数の単位画素は、前記半導体基板上の共通ウェル上部に形成される第１単位画素および第２単位画素の２種類の単位画素を含み、
   前記第１単位画素は、
   光を信号電荷に変換する少なくとも１つの光電変換領域と、
   前記共通ウェルに形成され前記共通ウェルと同じ導電型の第１半導体領域と、
   前記第１半導体領域に電気的に接続された第１コンタクトとを備え、
   前記第２単位画素は、
   光を信号電荷に変換する少なくとも１つの光電変換領域と、
   前記共通ウェルに形成され前記共通ウェルと逆の導電型の第２半導体領域と、
   前記第２半導体領域に電気的に接続された第２コンタクトとを備える
   ことを特徴とする固体撮像装置。
2. 前記第１コンタクトは前記共通ウェルの基準となる基準電圧を有する配線に接続され、
   前記第２コンタクトは前記基準電圧と異なる正の電圧を有する配線に接続される
   ことを特徴とする請求項１記載の固体撮像装置。
3. 前記第１単位画素および前記第２単位画素は行方向または列方向に周期的に配置されていることを特徴とする請求項１記載の固体撮像装置。
4. 前記第１単位画素と第２単位画素が行方向かつ列方向に周期的に配置したことを特徴とする請求項１記載の固体撮像装置。
5. 前記第１半導体領域はｐ型の不純物が注入された領域であり、前記第２半導体領域はｎ型の不純物が注入された領域であることを特徴とする請求項１記載の固体撮像装置。
6. 前記第１単位画素および前記第２単位画素の少なくとも一方は、さらに
   光電変換領域からの信号電荷を出力するための増幅トランジスタおよびリセットトランジスタを備えることを特徴とする請求項１記載の固体撮像装置。
7. 前記第１単位画素は、さらに少なくとも１つのダミー配線を有し、
   前記少なくとも１つのダミー配線は、前記第１単位画素内の前記増幅トランジスタのゲート電極または前記リセットトランジスタのゲート電極と同じ形状を有し、
   前記ダミー配線と前記第１半導体領域内の前記光電変換領域との相対位置は、前記ゲート電極と前記第１半導体領域内の前記光電変換領域との相対位置と同じである
   ことを特徴とする請求項６記載の固体撮像装置。
8. 前記第２単位画素は、さらに少なくとも１つのダミー配線を有し、
   前記少なくとも１つのダミー配線は、前記第２単位画素内の前記増幅トランジスタのゲート電極または前記リセットトランジスタのゲート電極と同じ形状を有し、
   前記ダミー配線と前記第１半導体領域内の前記光電変換領域との相対位置は、前記ゲート電極と前記第１半導体領域内の前記光電変換領域との相対位置と同じである
   ことを特徴とする請求項６記載の固体撮像装置。
9. 前記第１単位画素は、さらに２つのダミー配線を有し、
   前記２つのダミー配線は、前記第１単位画素内の前記増幅トランジスタのゲート電極および前記リセットトランジスタのゲート電極と同じ形状を有し、
   前記２つのダミー配線と前記第１半導体領域内の前記光電変換領域との相対位置は、前記ゲート電極と前記第１半導体領域内の前記光電変換領域との相対位置と同じであり、
   前記第１半導体領域は前記２つのダミー電極の間に位置し、
   前記第１単位画素はさらに、
   前記２つのダミー電極のうち一方に隣接し前記共通ウェルに形成された第１領域と、
   前記２つのダミー電極のうち他方に隣接し前記共通ウェルに形成された第２領域と、
   前記第１領域に電気的に接続された第３コンタクトと、
   前記第２領域に電気的に接続された第４コンタクトと
   を備えることを特徴とする請求項６記載の固体撮像装置。
10. 前記第１領域および第２領域は、前記第１半導体領域と逆の導電型であり、
    前記第３コンタクトおよび第４コンタクトは、第２コンタクトと電気的に接続される
    ことを特徴とする請求項９記載の固体撮像装置。
11. 前記第１領域および第２領域は前記第１半導体領域と同じ導電型であり、
    前記第３コンタクトおよび第４コンタクトは、第１コンタクトと電気的に接続される
    ことを特徴とする請求項９記載の固体撮像装置。
12. 前記第２単位画素はさらに２つのダミー配線を有し、
    前記２つのダミー配線は前記第２単位画素内の前記増幅トランジスタのゲート電極および前記リセットトランジスタのゲート電極と同じ形状を有し、
    前記２つのダミー配線と前記第２半導体領域内の前記光電変換領域との相対位置は、前記ゲート電極と前記第２半導体領域内の前記光電変換領域との相対位置と同じであり、
    前記第２半導体領域は前記２つのダミー電極の間に位置し、
    前記第２単位画素はさらに、
    前記２つのダミー電極のうち一方に隣接し前記共通ウェルに形成された第１領域と、
    前記２つのダミー電極のうち他方に隣接し前記共通ウェルに形成された第２領域と、
    前記第１領域に電気的に接続された第３コンタクトと、
    前記第２領域に電気的に接続された第４コンタクトと
    を備え、
    前記第１領域および第２領域は前記第１半導体領域と同じ導電型であり、
    前記第３コンタクトおよび第４コンタクトは第１コンタクトと電気的に接続される
    ことを特徴とする請求項６記載の固体撮像装置。
13. 前記固体撮像装置は、さらに、
    複数の金属配線層を有し、
    前記複数の金属配線層のうち少なくとも１層は、隣接する各光電変換領域に対して、同一の構造で配置される金属配線を含む
    ことを特徴とする請求項１記載の固体撮像装置。
14. 前記少なくとも１層の金属配線は、電源電圧供給用の金属配線と、信号電荷読み出し用の金属配線を含む
    ことを特徴とする請求項１３記載の固体撮像装置。
15. 前記少なくとも１層の金属配線は、前記半導体基板側から２層目以上の層である
    ことを特徴とする請求項１４記載の固体撮像装置。
16. 半導体基板上に行列状に配置された複数の単位画素を備える固体撮像装置であって、
    前記複数の単位画素は、前記半導体基板上の共通ウェル上部に形成され、
    前記単位画素は、
    光を信号電荷に変換する２つ以上の光電変換領域と、
    光電変換領域からの信号電荷を出力するための増幅トランジスタおよびリセットトランジスタと、
    前記増幅トランジスタおよび前記リセットトランジスタのドレイン領域に電気的に接続され、前記増幅トランジスタおよび前記リセットトランジスタに電源電圧を供給するための電源電圧コンタクトと、
    前記共通ウェルと同じ導電型の第１半導体領域と、
    前記第１半導体領域に電気的に接続された第１コンタクトとを備え、
    前記ドレイン領域と第１半導体領域上部近傍に形成される複数の金属配線層のうち、少なくとも１層は、隣接する光電変換領域に対して、同一の構造で配置されることを特徴とする固体撮像装置。
17. 前記金属配線層数は、３層もしくは４層であり、
    上記１層の配線は、基板表面から上方に向かって、２層目の金属配線であることを
    特徴とする請求項１６記載の固体撮像装置。
18. 同一の構造で配置される金属配線の光電変換領域上部の開口幅が、異なる層数の金属配線層に比べて、最も小さい寸法を含むことを特徴とする請求項１６記載の固体撮像装置。
19. 前記単位画素が行方向または列方向に周期的に配置されていることを特徴とする請求項１３〜１５の何れかに記載の固体撮像装置。
20. 請求項１〜１９の何れかに記載の固体撮像装置を備えることを特徴とするカメラ。

Images