JP4279880B2 - 固体撮像装置 - Google Patents

Description

本発明は、ビデオカメラやデジタルカメラ、携帯電話等ＰＤＡに搭載される固体撮像装置に関するものであり、高輝度な被写体を撮影した場合に、飽和信号レベルを検出するのではなく、無信号レベルあるいはマイナスレベルとして検出してしまい、白い画像になるべきところが、黒い画像になるという現象を回避する技術に関する。

ＭＯＳ型固体撮像装置において、画素部における光電変換素子ＰＤの蓄積電荷を検出する回路構成およびそのタイミングとして、大きく分けて、ＡＭＩ型とよばれるタイプの固体撮像装置と、フローティングディフュージョンアンプリファー型（以下「ＦＤＡ型」とも記す。）とよばれるタイプの固体撮像装置との２つのタイプがある。

図１は、ＡＭＩ型の固体撮像装置の構成を示す図である。

図１に示されるように、固体撮像装置９００は、２次元配列される複数（図示２つ）の画素部１０ａｎ１，１０ａｎ２と、列毎に設けられる複数（図示１つ）の共通列信号線Ｌｎと、各共通列信号線Ｌｎに接続されるロードトランジスタＱ２１ａと、各共通列信号線Ｌｎに配設されるサンプルホールドトランジスタＱ３１と、列毎に設けられる複数（図示１つ）の雑音信号除去回路４０等とから構成される。

各画素部１０ａｎ１，１０ａｎ２は、入射光を電荷に変換する光電変換素子ＰＤと、ＲＥＳＥＴパルスにより光電変換素子ＰＤのカソードを電源電圧ＶＤＤに初期化するリセットトランジスタＱ１２ａと、光電変換素子ＰＤの電荷を電圧検出する電圧変換増幅トランジスタＱ１３ａと、ＶＳＥＬパルスにより電圧変換増幅トランジスタＱ１３ａから出力された電圧を行毎に共通列信号線Ｌｎに転送する行選択トランジスタＱ１４とからなる。

サンプルホールドトランジスタＱ３１は、共通列信号線Ｌｎに出力された電圧をＳＨパルスによりサンプルホールドする。

雑音信号除去回路４０は、クランプトランジスタＱ４２と、クランプ容量Ｃ４１と、サンプルホールド容量Ｃ４２とからなり、各画素部１０ａｎ１，１０ａｎ２で検出した光電変換素子ＰＤの初期化電圧と、光量に応じた電荷によって検出される電圧との差分をとることで、ノイズ成分をなくした信号成分を検出する。

次いで、固体撮像装置９００の電荷検出動作について説明する。なお、ここでは、画素部１０ａｎ１における電荷検出動作について説明する。

図２は、図１の固体撮像装置９００の駆動タイミングを示す図である。

時刻ｔ０において、すべてのパルスはＯＦＦ状態である。

次に時刻ｔ１において、ＶＳＥＬパルスにより画素部１０ａｎ１の行選択トランジスタＱ１４をＯＮにし、次に時刻ｔ２にてＳＨパルスによりサンプルホールドトランジスタＱ３１をＯＮし、時刻ｔ３から時刻ｔ４の期間、ＣＰパルスにより雑音信号除去回路４０のクランプトランジスタＱ４２をＯＮにする。

ＣＰパルスがＯＦＦになる時刻ｔ４から画素部１０ａｎ１のＲＥＳＥＴパルスがＯＮになる時刻ｔ５の期間内で、画素部１０ａｎ１の光電変換素子ＰＤの蓄積電荷を画素部１０ａｎ１の電圧変換増幅トランジスタＱ１３ａを介して、雑音信号除去回路４０のサンプルホールド容量Ｃ４２に保持する。

このときの保持信号を仮に電圧Ａとする。

時刻ｔ５から時刻ｔ６の期間、ＲＥＳＥＴパルスによりリセットトランジスタＱ１２ａをＯＮして、光電変換素子ＰＤを電源電圧ＶＤＤレベルに初期化した後、ＳＨパルスによりサンプルホールドトランジスタＱ３１がＯＦＦする時刻ｔ７までの期間内で、光電変換素子ＰＤの初期化レベルを電圧変換増幅トランジスタＱ１３ａを介して、再び雑音信号除去回路４０のサンプルホールド容量Ｃ４２に保持する。このときの保持信号を仮に電圧Ｂとする。雑音信号除去回路４０において、先に保持した電圧Ａと後に保持した電圧Ｂとを差分することで、雑音信号成分を除去した２次元状の撮像領域に設置されの蓄積信号成分を検出する。次に時刻ｔ８にてＶＳＥＬパルスにより行選択トランジスタＱ１４をＯＦＦすることで、２次元状の撮像領域に設置されている光電変換素子ＰＤの一行分の電荷検出動作が終了する。

図３は、ＦＤＡ型の固体撮像装置の構成を示す図である。

この場合、固体撮像装置９５０は、画素部１０ａｎ１，１０ａｎ２に代えて、画素部１０ｂｎ１，１０ｂｎ２を用いて構成される。

各画素部１０ｂｎ１，１０ｂｎ２は、画素部１０ａｎ１，１０ａｎ２の構成要素の他、さらに光電変換素子ＰＤから電荷を読み出す転送トランジスタＱ１１と、電荷を一旦蓄積するフローティングディフュージョンＦＤとを備える。この場合、リセットトランジスタＱ１２ａは、フローティングディフュージョンＦＤを電源電圧ＶＤＤに初期化し、電圧変換増幅トランジスタＱ１３ａはフローティングディフュージョンＦＤの蓄積電荷を電圧検出する。

次いで、固体撮像装置９５０の電荷検出動作について説明する。なお、ここでは、画素部１０ｂｎ１における電荷検出動作について説明する。

図４は、固体撮像装置９５０の駆動タイミングを示す図である。

時刻ｔ０において、すべてのパルスはＯＦＦ状態である。次に時刻ｔ１において、ＶＳＥＬパルスにより画素部１０ａｎ１の行選択トランジスタＱ１４をＯＮにし、次に時刻ｔ２にてＳＨパルスによりサンプルホールドトランジスタＱ３１をＯＮする。時刻ｔ３から時刻ｔ４の期間、ＲＥＳＥＴパルスによりリセットトランジスタＱ１２ａをＯＮすることで、フローティングディフュージョンＦＤを電源電圧ＶＤＤレベルに初期化した後、ＲＥＳＥＴパルスがＯＦＦになる時刻ｔ４からＴＲＡＮＳパルスにより転送トランジスタＱ１１がＯＮになる時刻ｔ５までの期間内で、フローティングディフュージョンＦＤの初期化レベルを電圧変換増幅トランジスタＱ１３ａを介して、雑音信号除去回路４０のサンプルホールド容量Ｃ４２に保持する。このときの保持信号を仮に電圧Ｃとする。

次に時刻ｔ５から時刻ｔ６までＴＲＡＮＳパルスにより転送トランジスタＱ１１をＯＮにし、光電変換素子ＰＤの蓄積電荷をフローティングディフュージョンＦＤに転送した後、ＳＨパルスによりサンプルホールドトランジスタＱ３１がＯＦＦする時刻ｔ７までの期間内で、画素部１０ｂｎ１のフローティングディフュージョンＦＤに蓄積された電荷について、電圧変換増幅トランジスタＱ１３ａを介して、雑音信号除去回路４０のサンプルホールド容量Ｃ４２に保持する。このときの保持信号を仮に電圧Ｄとする。雑音信号除去回路４０において、先に保持した電圧Ｃと後に保持した電圧Ｄとを差分することで、雑音信号成分を除去した２次元状の撮像領域に設置されの蓄積信号成分を検出する。次に時刻ｔ８にてＶＳＥＬパルスにより行選択トランジスタＱ１４をＯＦＦすることで、２次元状の撮像領域に設置されている光電変換素子ＰＤの一行分の電荷検出動作が終了する。

しかしながら、上述のようなＭＯＳ型固体撮像装置には、太陽光などの高輝度発光体を背景にした撮影した場合、高輝度の部分を飽和信号レベルとして検出するのではなく、無信号レベルとして検出する現象がある。

この現象の発生メカニズムについて、図５〜図９を参照して説明する。図５と図６は画素部１０ａｎ１が（ＡＭＩ型）とよばれるタイプで、図５は入射光が標準光量で正常な電荷検出を行っている場合のもの、図６は入射光が標準光量の２０万倍以上の高輝度な光量で異常な電荷検出を行っている場合のものである。

図５（ａ）は、図３の時刻ｔ３から時刻ｔ５の期間での画素部１０ａｎ１のポテンシャル図を示している。

光電変換素子ＰＤの蓄積電荷を画素部１０ａｎ１の電圧変換増幅アンプを介して、雑音信号除去回路４０に保持している。このときの保持信号を仮に電圧Ａとする。

図５（ｂ）は、図３の時刻ｔ５から時刻ｔ６の期間での画素部１０ａｎ１のポテンシャル図を示している。ここでは、光電変換素子ＰＤを電源電圧ＶＤＤレベルに初期化している。

図５（ｃ）は、図３の時刻ｔ６から時刻ｔ７の期間での画素部１０ａｎ１のポテンシャル図を示している。ここでは、光電変換素子ＰＤは電源電圧ＶＤＤレベルに初期化されたまま保たれ、このレベルが画素部１０ａｎ１の電圧変換増幅アンプを介して、雑音信号除去回路４０に保持される。このときの保持信号を仮に電圧Ｂとする。雑音信号除去回路４０において、先に保持した電圧Ａと後に保持した電圧Ｂとの差分を求めることで、雑音信号成分を除去した２次元状の撮像領域に設置された蓄積信号成分を検出できることになる。

図６（ａ）は、図３の時刻ｔ３から時刻ｔ５の期間での画素部１０ａｎ１のポテンシャル図を示している。ここでは、光電変換素子ＰＤの蓄積電荷を画素部１０ａｎ１の電圧変換増幅アンプを介して、雑音信号除去回路４０に保持している。このときの保持信号を仮に電圧Ａとする。

図６（ｂ）は、図３の時刻ｔ５から時刻ｔ６の期間での画素部１０ａｎ１のポテンシャル図を示している。ここでは、光電変換素子ＰＤを電源電圧ＶＤＤレベルに初期化している。

図６（ｃ）は、図３の時刻ｔ６から時刻ｔ７の期間での画素部１０ａｎ１のポテンシャル図を示している。ここでは、光電変換素子ＰＤは電源電圧ＶＤＤレベルに初期化されたまま保つことができていない。入射光が標準光量の２０万倍以上の高輝度な光量の場合、光電変換素子ＰＤを電源電圧ＶＤＤレベルに初期化した直後、すなわち画素部１０ａｎ１のＲＥＳＥＴパルスがＯＦＦになる時刻ｔ６の直後から、光電変換素子ＰＤには大量の電荷が蓄積されてしまうためで、飽和蓄積時と同等の電圧レベルを画素部１０ａｎ１の電圧変換増幅アンプを介して、雑音信号除去回路４０に保持してしまう。このときの保持信号を仮に電圧Ｂとすると、雑音信号除去回路４０において、先に保持した電圧Ａと後に保持した電圧Ｂとを差分しても０あるいはマイナスとなり、雑音信号成分を除去した２次元状の撮像領域に設置されの蓄積信号成分を検出することができなくなる。

図７と図８とは画素部１０ｂｎ１が（ＦＤＡ型）とよばれるタイプで、図７は入射光が標準光量で正常な電荷検出を行っている場合のものであり、図８は入射光が標準光量の２０万倍以上の高輝度な光量で異常な電荷検出を行っている場合のものである。

図７（ａ）は、図４の時刻ｔ３から時刻ｔ４の期間での画素部１０ｂｎ１のポテンシャル図を示している。ここでは、画素部１０ｂｎ１のＲＥＳＥＴパルスによりリセットトランジスタＱ１２ａをＯＮすることで、画素部１０ｂｎ１の電荷検出部（フローティングディフュージョン）を電源電圧ＶＤＤレベルに初期化している。

図７（ｂ）は、図４の時刻ｔ４から時刻ｔ５の期間での画素部１０ｂｎ１のポテンシャル図を示している。ここでは、画素部１０ｂｎ１の電荷検出部（フローティングディフュージョン）は電源電圧ＶＤＤレベルに初期化されたまま保たれ、画素部１０ｂｎ１の電圧変換増幅トランジスタＱ１３ａを介して、雑音信号除去回路４０に保持している。このときの保持信号を仮に電圧Ｃとする。

図７（ｃ）は、図４の時刻ｔ５から時刻ｔ７の期間での画素部１０ａｎ１のポテンシャル図を示している。

光電変換素子ＰＤの蓄積電荷を画素部１０ｂｎ１の電荷検出部（フローティングディフュージョン）に転送した後、そのレベルが保たれ、ＳＨパルスによりサンプルホールドトランジスタＱ３１がＯＦＦする時刻ｔ７までの期間内で、画素部１０ｂｎ１の電荷検出部（フローティングディフュージョン）に蓄積された電荷について電圧変換増幅トランジスタＱ１３ａを介して、雑音信号除去回路４０に保持される。このときの保持信号を仮に電圧Ｄとする。

雑音信号除去回路４０において、先に保持した電圧Ｃと後に保持した電圧Ｄとを差分することで、雑音信号成分を除去した２次元状の撮像領域に設置された蓄積信号成分を検出できることになる。

図８（ａ）は、図４の時刻ｔ３から時刻ｔ４の期間での画素部１０ｂｎ１のポテンシャル図を示している。ここでは、ＲＥＳＥＴパルスによりリセットトランジスタＱ１２ａをＯＮすることで、画素部１０ｂｎ１の電荷検出部（フローティングディフュージョン）を電源電圧ＶＤＤレベルに初期化している。

図８（ｂ）は、図４の時刻ｔ４から時刻ｔ５の期間での画素部１０ｂｎ１のポテンシャル図を示している。ここでは、画素部１０ｂｎ１の電荷検出部（フローティングディフュージョン）は電源電圧ＶＤＤレベルに初期化されたまま保つことができていない。入射光が標準光量の２０万倍以上の高輝度な光量の場合、図９に示すような寄生ＮＰＮ構造において、光電変換素子ＰＤ領域の電位が非常に下がって行き、電荷検出部（フローティングディフュージョン）領域から電流が流れる経路が生じる。これにより、画素部１０ｂｎ１の電荷検出部（フローティングディフュージョン）には、ＴＲＡＮＳパルスがＯＦＦになっていても電位が下がってしまい、飽和蓄積時と同等以上の電圧レベルを画素部１０ｂｎ１の電圧変換増幅トランジスタＱ１３ａを介して、雑音信号除去回路４０に保持してしまう。この保持信号を仮に電圧Ｃとする。

図８（ｃ）は、図４の時刻ｔ５から時刻ｔ７の期間での画素部１０ｂｎ１のポテンシャル図を示している。ここでは、画素部１０ｂｎ１のＴＲＡＮＳパルスにより転送トランジスタＱ１１がＯＮになっても、先に光電変換素子ＰＤから飽和蓄積時と同等以上の蓄積電荷が流れ込んでいるため、画素部１０ｂｎ１の電荷検出部（フローティングディフュージョン）の電圧レベルは、降下することになり、この電圧レベルを画素部１０ｂｎ１の電圧変換増幅トランジスタＱ１３ａを介して、雑音信号除去回路４０に保持してしまう。この保持信号を仮に電圧Ｄとすると、先に保持した電圧Ｃと後に保持した電圧Ｄとを差分しても０あるいはマイナスとなり、雑音信号成分を除去した２次元状の撮像領域に設置されの蓄積信号成分を検出することができなくなる（特許文献１参照）。

この現象を解決する方法として、画素出力信号を信号処理回路で検波し、補正を加える手法などが提案されている（特許文献２参照）。

太陽光などの高輝度発光体を背景に撮影した場合に、従来提案されている補正方法は、光電変換素子ＰＤあるいは電荷検出部を初期化した直後の出力信号を信号処理回路の比較器に一旦転送し、その電圧によって高輝度な光が入射しているかどうかを判断している。
特開２００３−４６８６５号公報（第１−８頁、第１図） 特開２０００−２８７１３１号公報（第１−１６頁、第１図）

しかしながら、この方法では、製造工程上必ず発生するトランジスタの閾値ばらつきが原因で起こる光電変換素子ＰＤあるいは電荷検出部の初期化電圧ばらつきの影響を受けやすく、例えばロット毎に初期化電圧をスクリーニングしてから、信号処理回路の比較器における判定基準を設定してやらなければならない。

また、水平ブランキング期間という限られた時間に行われる光電変換素子ＰＤあるいは電荷検出部を初期化した直後の出力信号レベルを検出するには、非常に高速な処理が求められ、特に多画素の高速連写撮影では時間的余裕がなくなり、正常な補正ができなくなる。

本発明は、上記の問題点に鑑みてなされたものであり、製造工程上必ず発生するトランジスタの閾値ばらつきに追従し、多画素の高速連写撮影時でもリアルタイムに補正でき、比較的簡単な回路で固体撮像素子単体に組み込むことができるので、別途信号処理用素子あるいは回路に転送する必要がない補正回路を使用することで、高輝度の部分は飽和信号レベルとして正常に検出し、自然な撮影画像を生成するＭＯＳ型固体撮像装置を提供することを目的とする。

上記の目的を達成するため、本発明に係る固体撮像装置においては、１次元または２次元に配置された画素部と、前記画素部から共通列信号線に出力される画素出力電圧を検知する電圧レベル検知手段と、前記電圧レベル検知手段の論理出力電圧および前記画素出力電圧に基づいて、水平出力手段に所定の電圧を出力する列信号処理手段とを備え、前記列信号処理手段は、前記論理出力電圧によって、前記画素出力電圧に対応する電圧および固定電圧のいずれかを出力することを特徴とする。

これによれば、前記画素部の出力信号レベルを固体撮像素子内部で即座に判定し、高輝度入射時の信号に補正をかけることができ、別途信号処理回路による高速な補正処理が不要になる。

また、本発明に係る固体撮像装置においては、前記画素部は、入射光を電荷に変換する光電変換素子と、前記光電変換素子に蓄積された電荷を電圧出力する増幅手段とを有することを特徴とすることができる。

これによれば、前記画素部から共通列信号線に出力される画素出力電圧が、寄生容量などの負荷により減衰することを防止することができる。

また、本発明に係る固体撮像装置においては、前記列信号処理手段は、前記画素出力電圧を入力とし、前記水平出力手段に電圧を出力する雑音信号除去手段を有し、前記雑音信号除去手段は、前記画素部の初期化時における前記画素出力電圧と、前記画素部の蓄積時における前記画素出力電圧との差分を出力することを特徴とすることができる。

これによれば、前記画素部から共通列信号線に出力される画素出力信号に含まれる各画素部ごとのノイズを、前記雑音信号除去手段で相関二重サンプリングすることにより削除することができる。

また、本発明に係る固体撮像装置においては、前記列信号処理手段は、電圧制御手段をさらに備え、前記列信号処理手段が前記固定電圧を出力する場合は、前記画素部の初期化時における前記画素出力電圧の代わりに、予め定められた初期化電圧を前記電圧制御手段から前記雑音信号除去手段に入力することを特徴とすることもできる。

これによれば、高輝度入射時に前記共通列信号線上に出現しない前記画素部の初期化時の前記画素出力電圧を強制的に再現させることができ、前記画素部の初期化時と蓄積時との差分を前記雑音信号除去手段で正常に検出することが可能になる。

また、本発明に係る固体撮像装置においては、前記電圧制御手段は、前記画素部の初期化時における前記画素出力電圧と同一の電圧を生成する初期化電圧生成手段と、前記初期化電圧生成手段が生成した初期化電圧を前記共通列信号線に入力することによって、前記画素部の初期化状態を再現する置換手段とを備えることを特徴とすることもできる。

これによれば、初期化電圧生成手段が同一素子内の同一トランジスタで回路構成されているため、前記画素部における初期化電圧と同一電位が、製造工程に起因するトランジスタ閾値ばらつきに左右されずに、正確に生成できるため、補正精度を高めることができる。

また、本発明に係る固体撮像装置においては、前記初期化電圧生成手段は、前記画素部の領域外に形成され、前記置換手段は共通列信号線ごとに設けられることを特徴とすることもできる。

これによれば、各々の列信号線ごとに光電変換素子の出力電圧を判断することができ、高輝度入力されている列信号にのみ、即座かつ正確な補正を行うことができる。

また、本発明に係る固体撮像装置においては、前記電圧制御手段は、水平ブランキング期間内に行なわれる前記画素部から前記雑音信号除去手段までの電荷検出期間を動作期間とし、前記動作期間以外は非動作状態に設定されることを特徴とすることもできる。

これによれば、補正回路で消費される電流を大幅に削減することができる。

また、本発明に係る固体撮像装置においては、前記画素部がフローティングディフュージョンを備え、前記初期化電圧を前記フローティングディフュージョンの初期時の電圧とすることを特徴とすることもできる。

これによれば、画質の良いフローティングディフュージョンアンプリファー型において、高輝度入射時に共通列信号線上に出現しない前記画素部の初期化時の電圧を強制的に再現させることができ、前記画素部の電位変化を正常に検出することが可能になる。

また、本発明に係る固体撮像装置においては、前記列信号処理手段は、電圧制御手段をさらに備え、前記列信号処理手段が前記固定電圧を出力する場合は、予め定められた飽和電圧を前記電圧制御手段から前記水平出力手段に出力することを特徴とすることもできる。

これによれば、高輝度入射時に前記共通列信号線上に前記画素部の初期化時の電圧が出現しない場合でも、強制的に前記雑音信号除去手段の出力部すなわち前記水平出力手段の入力部に、前記飽和電圧を強制的に再現させることができる。

なお、ここで前記予め定められた飽和電圧が、前記画素部の飽和蓄積時における前記水平出力手段の入力電圧に相当する電圧に設定すれば、高輝度入射時に前記雑音信号除去手段の出力部すなわち前記水平出力手段の入力部に出現する電圧近傍に設定して、補正することができる。

また、本発明に係る固体撮像装置においては、前記電圧制御手段は、水平ブランキング期間内に行なわれる前記画素部から前記雑音信号除去手段までの電荷検出期間を動作期間とし、前記動作期間以外は非動作状態に設定されることを特徴とすることもできる。

これによれば、補正回路で消費される電流を大幅に削減することができる。

また、本発明に係る固体撮像装置においては、前記画素部がフローティングディフュージョンを備え、前記飽和電圧を前記フローティングディフュージョンの飽和時の電圧とすることを特徴とすることもできる。

これによれば、画質の良いフローティングディフュージョンアンプリファー型において、前記電圧レベル検知手段は、前記画素出力電圧と、前記フローティングディフュージョンの飽和蓄積時における前記画素出力電圧と同一の電圧を生成する飽和電圧生成手段からの電圧とを比較して、高輝度入射の有無を判定することができる。

また、本発明に係る固体撮像装置においては、前記電圧レベル検知手段は、前記画素部の飽和蓄積時における前記画素出力電圧と同一の電圧を生成する飽和電圧生成手段と、前記飽和電圧生成手段が生成した飽和電圧と前記画素出力電圧とを比較する判定手段とを備えることを特徴とすることもできる。

これによれば、飽和電圧生成手段が同一素子内の同一トランジスタで回路構成されているため、前記画素部における飽和電圧と同一の電圧が、製造工程に起因するトランジスタ閾値ばらつきに左右されずに、正確に生成できるため、前記画素部での高輝度入射の有無を即座かつ高精度に判定することができる。

また、本発明に係る固体撮像装置においては、前記飽和電圧生成手段は、前記画素部の領域外に形成され、前記判定手段は前記共通列信号線ごとに設けられることを特徴とすることもできる。

これによれば、各々の列信号線ごとに光電変換素子の出力電圧を判定することができ、高輝度入力されている列信号にのみ、即座かつ正確な補正を行うことができる。

なお、本発明は、このような固体撮像装置として実現することができるだけでなく、このような固体撮像装置を含むカメラとして実現したりすることもできる。

これにより、光電変換素子の出力信号が即座に判断でき、高輝度入射時の信号補正が可能なカメラを実現することができる。

本発明によれば、太陽光などの高輝度発光体を背景に撮影した場合に発生していた高輝度の部分を飽和信号レベルとして検出するのではなく、無信号レベルとして検出してしまう現象を、製造工程上必ず発生するトランジスタの閾値ばらつきの影響を受けず、多画素の高速連写撮影時でもリアルタイムに補正でき、比較的簡単な回路で固体撮像素子単体に組み込むことができるので、別途信号処理用素子あるいは回路に転送する必要がない補正回路を使用することで、高輝度の部分は飽和信号レベルとして正常に出力し、破綻のない自然な撮影画像を生成するＭＯＳ型固体撮像装置を提供することができる。

よって、本発明により、動画撮影時から静止画撮影時まで広範囲に白黒反転防止に対応でき、高画質のデジタルカメラを備えた携帯端末が普及してきた今日における本願発明の実用的価値は極めて高い。

以下、本発明の実施の形態について図面を参照しながら説明する。

（実施の形態１）
図１０は、本発明の実施の形態１に係る固体撮像装置の回路概略図である。

本発明の実施の形態１に係るＭＯＳ型固体撮像装置１は、図１０に示されるように、固体撮像装置９００と同様、２次元配列される複数（図示２つ）の画素部１０ａｎ１，１０ａｎ２と、列毎に設けられる複数（図示１つ）の共通列信号線Ｌｎと、各共通列信号線Ｌｎに接続されるロードトランジスタＱ２１ａと、各共通列信号線Ｌｎに配設されるサンプルホールドトランジスタＱ３１と、列毎に設けられる複数（図示１つ）の雑音信号除去回路４０との他、電圧レベル検知回路５０と、電圧制御回路６０と、水平出力回路９０とをさらに備えて構成される。

電圧レベル検知回路５０は、電圧変換増幅トランジスタＱ１３ａから共通列信号線Ｌｎに出力される電圧を検知する。

電圧制御回路６０は、電圧レベル検知回路５０からの信号によって、共通列信号線Ｌｎの電圧を直接制御する。より詳しくは、電圧制御回路６０は、電圧レベル検知回路５０の比較結果として出力される論理レベルによって、共通列信号線Ｌｎの電圧を、電圧変換増幅トランジスタＱ１３ａから出力される電圧に設定するか、あらかじめ定められた電圧に置換するかの制御をする。

なお、サンプルホールドトランジスタＱ３１と、雑音信号除去回路４０と、電圧制御回路６０とで、列信号処理回路８０が構成される。

ここであらかじめ定められた電圧が、光電変換素子の初期化時の電圧と同一の電圧である場合、高輝度入射時に共通列信号線上に出現しない光電変換素子の初期化時の電圧を強制的に再現させることができ、正常に光電変換素子の電位変化を検出することができる。

なお、図１１に示されるＭＯＳ型固体撮像装置７では、あらかじめ定められた電圧が、光電変換素子の飽和蓄積時の雑音信号除去回路の出力電圧すなわち水平出力回路９０の入力に相当する電圧である場合を示しており、高輝度入射時に共通列信号線上に光電変換素子の初期化時の電圧が出現しない場合でも、強制的に雑音信号除去回路の出力部に、飽和レベル補正信号転送トランジスタＱ６３を介して飽和レベル補正信号７０を入力することで、前記画素部の飽和蓄積時における雑音信号除去回路からの出力電圧を再現させて補正することができる。

図１２は、ＭＯＳ型固体撮像装置１および７の駆動タイミングを示す図である。

このタイミングは、画素部１０ａｎ１がＡＭＩ型の光電変換素子ＰＤの電荷検出に対して、電圧レベル検知回路５０と電圧制御回路６０とが能動的になるタイミングの一例を表している。

電圧レベル検知回路５０からの信号によって、電圧変換増幅トランジスタＱ１３ａから列毎に出力される電圧の直接制御を判断する電圧制御回路６０は、水平ブランキング期間内に行なわれる光電変換素子ＰＤから雑音信号除去回路４０までの電荷検出期間のみを必要動作期間とし、必要動作期間以外は非動作状態に設定される。

したがって、消費電力を少なくしつつ、光電変換素子の出力信号が即座に判断でき、共通列信号線の電圧を、増幅回路から出力される電圧と光電変換素子の初期化電圧に対応する電圧とのいずれかに補正することができる。

（実施の形態２）
次いで、図１０中に示している電圧レベル検知回路５０の具体例について詳細に説明する。

図１３は、電圧レベル検知回路５０を具体化したＭＯＳ型固体撮像装置２の回路構成を示す図である。なお、同図においては、水平出力回路９０等の図示が省略されている。

電圧レベル検知回路５０は、各列毎に設けられる個別部５０１と、ＭＯＳ型固体撮像装置に共通に１つ設けられる共通部５０２とから構成される。

共通部５０２は、飽和電圧生成用初期化トランジスタＱ５１ａと、画素部１０ａｎ１のリセットトランジスタＱ１２ａと同一製法で同一サイズに構成されたリセットトランジスタＱ１２ｂと、電圧制御回路入力部用初期化トランジスタＱ５２とを備え、光電変換素子ＰＤにおける飽和電圧と同一の電位を生成する飽和電圧生成回路として機能する。

個別部５０１は、画素部１０ａｎ１の電圧変換増幅トランジスタＱ１３ａと同一製法で同一サイズに構成された電圧レベル検知用トランジスタＱ１３ｂを備え、電圧変換増幅トランジスタＱ１３ａから共通列信号線に出力される電圧と、共通部５０２が生成した飽和電圧と同一の電位に応じた電圧とに基づいて、光電変換素子ＰＤにおける高輝度入射を判定する判定回路として機能する。

電圧レベル検知用トランジスタＱ１３ｂのドレインは共通列信号線Ｌｎに、そのソースは電圧制御回路６０の入力に、そのゲートは飽和電圧生成用初期化トランジスタＱ５１ａとリセットトランジスタＱ１２ｂとにより生成された電圧レベルが入力されている。

次いで、ＭＯＳ型固体撮像装置２の電荷検出動作について説明する。なお、ここでは、画素部１０ａｎ１における電荷検出動作について説明する。

図１４は、図１３のＭＯＳ型固体撮像装置２の駆動タイミングを示す図である。

タイミングについて、時刻ｔ１以降で行われる画素部１０ａｎ１の蓄積電荷検出動作の前に、時刻ｔ０でＲＳＶＳＳパルスにより飽和電圧生成用初期化トランジスタＱ５１ａをＯＮにするとともに、ＲＳＶＤＤパルスにより電圧制御回路入力部用初期化トランジスタＱ５２をＯＮにする。

これにより電圧レベル検知用トランジスタＱ１３ｂのゲートには、光電変換素子ＰＤの飽和電圧が入力され、ソースには電源電圧ＶＤＤの電圧が入力される。

時刻ｔ１でＶＳＥＬパルスにより画素部１０ａｎ１の行選択トランジスタＱ１４をＯＮにすると、共通列信号線Ｌｎに画素部１０ａｎ１の電圧変換増幅トランジスタＱ１３ａを介して信号が出現するが、高輝度な入射光が入力したとき、共通列信号線Ｌｎに出力される電圧レベルが極度に低下し、電圧レベル検知用トランジスタＱ１３ｂのゲートを電荷が通過して行き、電圧レベル検知用トランジスタＱ１３ｂのソース電位、すなわち電圧制御回路６０の入力は、電源電圧ＶＤＤの電圧（論理レベル的にＨｉｇｈ）であったものが、共通列信号線Ｌｎに出力される電圧レベルと同等になり、論理レベル的にＬｏｗ電位へと変化する。

この変化を後段の電圧制御回路６０が検知し、補正動作を開始することになる。

ここで電圧レベル検知用トランジスタＱ１３ｂのゲートに入力する電圧レベルとして、光電変換素子ＰＤを初期化するリセットトランジスタＱ１２ａのゲートがＯＦＦの時に決まるレベルと同一にした理由は、高輝度な入射光が入力した場合に光電変換素子ＰＤに蓄積される電圧レベルは、リセットトランジスタＱ１２ａのゲートがＯＦＦになった時の閾値によって決まり、これ以上低い電圧レベルにはならないからである。ドレインを電源電圧ＶＤＤ、ソースをフローティングなノードとした場合、リセットトランジスタＱ１２ａのゲートをＯＦＦした時に決まるソース電位がこれに相当する。これによって光電変換素子ＰＤに蓄積される飽和電荷を不要に掃き捨てすることなくレベル検知ができるため、ダイナミックレンジを最大限活用することができる。

また、製造工程によるトランジスタの閾値ばらつきが発生した場合を想定して、電圧レベル検知回路５０に入力するリセットトランジスタＱ１２ａのゲートがＯＦＦになった時の飽和電圧の生成には、光電変換素子ＰＤ群を２次元状の撮像領域以外にも別途設けることにより、２次元状の撮像領域内の光電変換素子ＰＤと全く同一の電圧レベルを入力することができるようにしており、製造工程上必ず発生するトランジスタの閾値ばらつきに左右されずに、精度のよい判定ができるようにしている。

（実施の形態３）
次いで、図１０中に示している電圧制御回路６０の具体例について詳細に説明する。

図１５は、電圧制御回路６０を具体化したＭＯＳ型固体撮像装置３の回路構成を示す図である。なお、同図においても、水平出力回路９０等の図示が省略されている。

電圧制御回路６０は、各列毎に設けられる個別部６０１ａと、ＭＯＳ型固体撮像装置に共通に１つ設けられる共通部６０２とから構成される。

共通部６０２は、初期化電圧生成のために画素部１０ａｎ１のリセットトランジスタＱ１２ａと同一製法で同一サイズに形成されるリセットトランジスタＱ１２ｃと、飽和電圧生成のためにＧＮＤレベルにリセットするＧＮＤレベル設定用トランジスタＱ５１ｂと、生成された初期化電圧または飽和電圧をゲートとする検出トランジスタＱ１３ｃと、ソースフォロア回路を形成するロードトランジスタＱ２１ｂとから構成され、光電変換素子ＰＤの初期化電圧が出力された共通列信号線Ｌｎの電圧レベルと同一の電圧を生成する初期化電圧生成回路として機能する。 個別部６０１ａは、高輝度入射によってゲートがＬｏｗレベルに変化する共通列信号線接続トランジスタＱ６１と、電圧レベル検知用トランジスタＱ１３ｂのソースを入力とするインバータ回路ＩＮＶと、そして、インバータ回路ＩＮＶの出力をゲートとして、共通列信号線Ｌｎと検出トランジスタから出力される補正信号線Ｌｓとを接続する補正信号線接続トランジスタＱ６２と、補正信号線接続トランジスタＱ６２のゲートとインバータ回路ＩＮＶの出力を接続するトランジスタＱ６３とから構成され、共通部６０２により生成された同一の電圧を共通列信号線Ｌｎに入力することによって、光電変換素子ＰＤの初期化電圧を置換する置換回路として機能する。

図１６は、図１５のＭＯＳ型固体撮像装置３の駆動タイミングを示す図である。

高輝度入射があった場合のタイミングについて、時刻ｔ０でＲＳＶＳＳパルスにより飽和電圧生成用初期化トランジスタＱ５１ａ，ＧＮＤレベル設定用トランジスタＱ５１ｂをＯＮにすることで、補正信号線Ｌｓには、光電変換素子ＰＤの飽和電圧が出力された共通列信号線Ｌｎと同一の電圧が発生する。

時刻ｔ１でＶＳＥＬパルスにより画素部１０ａｎ１の行選択トランジスタＱ１４をＯＮにすると、共通列信号線Ｌｎに画素部１０ａｎ１の電圧変換増幅トランジスタＱ１３ａを介して信号が出現するが、高輝度な入射光が入力したとき、上述したように電圧制御回路６０の入力は、電源電圧ＶＤＤの電圧（論理レベル的にＨｉｇｈ）であったものが、共通列信号線Ｌｎに出力される電圧レベルと同等になり、論理レベル的にＬｏｗ電位へと変化する。これを後段のインバータ回路ＩＮＶを介することにより、電圧制御回路出力電圧（補正信号線接続トランジスタＱ６２のゲート）は、論理レベル的にＨｉｇｈ電位となり、補正信号線Ｌｓと共通列信号線Ｌｎを接続する。

このとき、同時に共通列信号線接続トランジスタＱ６１は、高輝度入射によってゲートがＬｏｗレベルに変化するため、２次元状の撮像領域からの共通列信号線Ｌｎの出力は遮断される。この時点で、補正信号線Ｌｓの電圧すなわち、光電変換素子ＰＤの飽和電圧が出力された共通列信号線Ｌｎと同一の電圧が、もともとの共通列信号線Ｌｎ出力と置換されて雑音信号除去回路４０へと入力される。

時刻ｔ３において、雑音信号除去回路４０内部のＣＰパルスによって、蓄積信号としてクランプされたのち、時刻ｔ５において、光電変換素子ＰＤの初期化レベルを検知するタイミングで、ＲＥＳＥＴパルスによりリセットトランジスタＱ１２ａ，Ｑ１２ｃをＯＮすることで、補正信号線Ｌｓには、光電変換素子ＰＤの初期化電圧が出力された共通列信号線Ｌｎの電圧レベルと同一の電圧が現れ、もともとの共通列信号線Ｌｎ出力と置換されて雑音信号除去回路４０へと入力される。

時刻ｔ６以降で、雑音信号除去回路４０内部で相関二重サンプリングが行われて、雑音除去された正常な光電変換素子ＰＤの電荷検出を行うことができる。

上述したように補正信号線Ｌｓには、光電変換素子ＰＤの飽和電圧および初期化電圧が出力された共通列信号線Ｌｎと同一の電圧を生成しているが、その理由は、飽和直後の光電変換素子ＰＤに蓄積される電圧レベルは、リセットトランジスタのゲートがＯＦＦになった時の閾値によって決まり、初期化直後の光電変換素子ＰＤに蓄積される電圧レベルは、リセットトランジスタのゲートがＯＮになった時の閾値によって決まるからである。

また、製造工程によるトランジスタの閾値ばらつきが発生した場合を想定して、光電変換素子ＰＤ群を２次元状の撮像領域以外にも別途設けて、光電変換素子ＰＤの飽和電圧および初期化電圧が出力された共通列信号線Ｌｎと同一の電圧を生成しているので、２次元状の撮像領域内の光電変換素子ＰＤと全く同一の電圧レベルを入力することができるようにしており、製造工程上必ず発生するトランジスタの閾値ばらつきに左右されずに、正確な電圧レベルの入力ができるようにしている。

（実施の形態４）
上記の電圧制御回路６０は、水平ブランキング期間内に行なわれる光電変換素子ＰＤから雑音信号除去回路４０までの電荷検出期間のみ稼動状態にして、それ以外の水平走査期間においては、非稼動状態に設定されることにより、消費電力の低減を行うことができる。この具体例を図１７に示す。

図１７は、電圧制御回路６０の消費電力の低減を図ったＭＯＳ型固体撮像装置４の回路構成を示す図である。なお、同図においても、水平出力回路９０等の図示が省略されている。

電圧制御回路６０の個別部６０１ｂは、個別部６０１ａの構成に加えて、インバータ回路ＩＮＶの入力とグランドとの間に配設される電流削減トランジスタＱ６４と、補正信号線接続トランジスタＱ６２のゲートとグランドとの間に配設される電流削減トランジスタＱ６５とをさらに備えて構成される。

図１８は、図１７のＭＯＳ型固体撮像装置４の駆動タイミングを示す図である。

高輝度入射があった場合のタイミングについて、時刻ｔ００にて、電圧制御回路用電流削減パルスＡにより電流削減トランジスタＱ６４をＯＮし、電圧制御回路６０の入力端子を論理レベル的にＬｏｗ電位にする。これにより、後段のインバータ回路ＩＮＶの電流経路が遮断される。次に時刻ｔ０から時刻ｔ８まで、実施の形態１にある光電変換素子ＰＤの電荷検出動作が完了したのち、電圧制御回路用電流削減パルスＢにより電流削減トランジスタＱ６５をＯＮし、電圧制御回路出力電圧（補正信号線接続トランジスタＱ６２のゲート）を論理レベル的にＬｏｗにして、補正信号線Ｌｓと共通列信号線Ｌｎとの接続をＯＦＦし、電圧制御回路用電流削減パルスＡにより電流削減トランジスタＱ６４をＯＮして、電圧制御回路入力電圧（電圧レベル検知用トランジスタＱ１３ｂのソース）を論理的にＬｏｗにして、インバータ回路ＩＮＶの電流経路を遮断している。これにより、不必要な電流消費をなくすことができる。

（実施の形態５）
上記の入射光を電荷に変換する光電変換素子ＰＤにおける電位として、光電変換素子ＰＤから電荷検出部（フローティングディフュージョン）に蓄積電荷を転送する機能を備えたフローティングディフュージョンアンプリファー型における電荷検出部（フローティングディフュージョン）の電位を適用することもできる。

図１９に回路図を示す。

図１９は、ＦＤＡ型のＭＯＳ型固体撮像装置５の回路構成を示す図である。なお、同図においても、水平出力回路９０等の図示が省略されている。

図１７との相違点は、画素部１０ｂｎ１がＡＭＩ型からＦＤＡ型になっていることである。

すなわち光電変換素子ＰＤの蓄積電荷を転送トランジスタＱ１１によって、一旦フローティングディフュージョンＦＤに転送し、フローティングディフュージョンの電位を電圧変換増幅トランジスタＱ１３ａによって、電圧出力している。

高輝度入射があった場合のタイミングを図２０に示す。

時刻ｔ００で電圧制御回路用電流削減パルスＡにより電流削減トランジスタＱ６４をＯＮし、電圧制御回路６０の入力端子を論理レベル的にＬｏｗ電位にする。これにより、後段のインバータ回路ＩＮＶの電流経路が遮断される。

次に時刻ｔ０にて、ＲＳＶＳＳパルスとＲＳＶＤＤパルスをＯＮする。これにより電圧レベル検知用トランジスタＱ１３ｂのゲートには、光電変換素子ＰＤの飽和電圧が入力され、ソースには電源電圧ＶＤＤの電圧が入力される。時刻ｔ１で画素部１０ａｎ１のＶＳＥＬパルスにより行選択トランジスタＱ１４をＯＮにすると、共通列信号線Ｌｎに画素部１０ａｎ１の電圧変換増幅トランジスタＱ１３ａを介して信号が出現するが、高輝度な入射光が入力したとき、共通列信号線Ｌｎに出力される電圧レベルが極度に低下し、電圧レベル検知用トランジスタＱ１３ｂのゲートを電荷が通過して行き、電圧レベル検知用トランジスタＱ１３ｂのソース電位すなわち電圧制御回路６０の入力は、電源電圧ＶＤＤの電圧（論理レベル的にＨｉｇｈ）であったものが、共通列信号線Ｌｎに出力される電圧レベルと同等になり、論理レベル的にＬｏｗ電位へと変化する。この変化を後段の電圧制御回路６０も検知して、電圧制御回路出力電圧が論理的にＨｉｇｈとなり、補正信号線Ｌｓの電圧を共通列信号線Ｌｎに接続する。このとき、同時に共通列信号線接続トランジスタＱ６１は、高輝度入射によってゲートがＬｏｗレベルに変化するため、２次元状の撮像領域からの共通列信号線Ｌｎ出力は遮断される。時刻ｔ３でＲＥＳＥＴパルスによりリセットトランジスタＱ１２ａ，Ｑ１２ｃをＯＮすると、補正信号線Ｌｓの電圧すなわち、光電変換素子ＰＤの初期化電圧が出力された共通列信号線Ｌｎと同一の電圧が、もともとの共通列信号線Ｌｎ出力と置換されて雑音信号除去回路４０へと入力される。時刻ｔ３において、雑音信号除去回路４０内部のＣＰパルスによって、初期化信号としてクランプされたのち、時刻ｔ５において、光電変換素子ＰＤの蓄積信号レベルを検知するタイミングで、ＲＳＶＳＳパルスにより飽和電圧生成用初期化トランジスタＱ５１ａ，ＧＮＤレベル設定用トランジスタＱ５１ｂをＯＮすることで、補正信号線Ｌｓには、光電変換素子ＰＤの飽和電圧が出力された共通列信号線Ｌｎの電圧レベルと同一の電圧が現れ、もともとの共通列信号線Ｌｎ出力と置換されて雑音信号除去回路４０へと入力される。時刻ｔ６以降で、雑音信号除去回路４０内部で相関二重サンプリングが行われて、雑音除去された正常な光電変換素子ＰＤの電荷検出を行うことができる。

（実施の形態６）
上記の入射光を電荷に変換する光電変換素子ＰＤにおける電位として、光電変換素子ＰＤから電荷検出部（フローティングディフュージョン）に蓄積電荷を転送する機能を備えたフローティングディフュージョンアンプリファー型における電荷検出部（フローティングディフュージョン）の初期化電圧を適用することもできる。

図２１に回路図を示す。

図２１は、ＦＤＡ型のＭＯＳ型固体撮像装置６の回路構成を示す図である。なお、同図においても、水平出力回路９０等の図示が省略されている。

ＭＯＳ型固体撮像装置４との相違点は、画素部がＡＭＩ型からＦＤＩ型になっていることである。すなわち、画素部１０ｂｎ１において、光電変換素子ＰＤの蓄積電荷を転送トランジスタＱ１１によって、一旦フローティングディフュージョンＦＤに転送し、フローティングディフュージョンＦＤの電位を電圧変換増幅トランジスタＱ１３ａによって電圧に変換して出力していることである。

高輝度入射があった場合のタイミングを図２２に示す。

時刻ｔ００で電圧制御回路用電流削減パルスＡにより電流削減トランジスタＱ６４をＯＮし、電圧制御回路６０の入力端子を論理レベル的にＬｏｗ電位にする。これにより、後段のインバータ回路ＩＮＶの電流経路が遮断される。次に時刻ｔ０にて、ＲＳＶＳＳパルスとＲＳＶＤＤパルスをＯＮする。これにより電圧レベル検知用トランジスタＱ１３ｂのゲートには、光電変換素子ＰＤの飽和電圧が入力され、ソースには電源電圧ＶＤＤの電圧が入力される。時刻ｔ１でＶＳＥＬパルスにより画素部１０ｂｎ１の行選択トランジスタＱ１４をＯＮにすると、共通列信号線Ｌｎに画素部１０ｂｎ１の電圧変換増幅トランジスタＱ１３ａを介して信号が出現するが、高輝度な入射光が入力したとき、共通列信号線Ｌｎに出力される電圧レベルが極度に低下し、電圧レベル検知用トランジスタＱ１３ｂのゲートを電荷が通過して行き、電圧レベル検知用トランジスタＱ１３ｂのソース電位すなわち電圧制御回路６０の入力は、電源電圧ＶＤＤの電圧（論理レベル的にＨｉｇｈ）であったものが、共通列信号線Ｌｎに出力される電圧レベルと同等になり、論理レベル的にＬｏｗ電位へと変化する。この変化を後段の電圧制御回路６０も検知して、電圧制御回路出力電圧が論理的にＨｉｇｈとなり、補正信号線Ｌｓの電圧を共通列信号線Ｌｎに接続する。このとき補正信号線Ｌｓの電圧は、光電変換素子ＰＤの初期化電圧が出力された共通列信号線Ｌｎと同一の電圧が出力されている。このとき同時に共通列信号線接続トランジスタＱ６１は、高輝度入射によってゲートがＬｏｗレベルに変化するため、２次元状の撮像領域からの共通列信号線Ｌｎ出力は遮断される。時刻ｔ３の時点で、補正信号線Ｌｓの電圧すなわち、光電変換素子ＰＤの初期化電圧が出力された共通列信号線Ｌｎと同一の電圧が、もともとの共通列信号線Ｌｎ出力と置換されて雑音信号除去回路４０へと入力される。時刻ｔ３において、雑音信号除去回路４０内部のＣＰパルスによって、初期化信号としてクランプされたのち、時刻ｔ５において、光電変換素子ＰＤの蓄積信号レベルを検知するタイミングで、ＲＳＶＤＤパルスをＯＮにすることで、電圧制御回路６０の入力は、電源電圧ＶＤＤの電圧（論理レベル的にＨｉｇｈ）となり、共通列信号線接続トランジスタＱ６１のゲートがＨｉｇｈレベルに変化するため、２次元状の撮像領域からの共通列信号線Ｌｎ出力がふたたび接続される。このとき同時に電圧制御回路用電流削減パルスＢにより電流削減トランジスタＱ６５をＯＮし、電圧制御回路出力電圧を論理レベル的にＬｏｗにして、補正信号線Ｌｓと共通列信号線Ｌｎとの接続を遮断する。これにより、２次元状の撮像領域からの光電変換素子ＰＤの飽和電圧が出力された共通列信号線Ｌｎの電圧が雑音信号除去回路４０へと入力される。時刻ｔ６以降で、雑音信号除去回路４０内部で相関二重サンプリングが行われて、雑音除去された正常な光電変換素子ＰＤの電荷検出を行うことができる。

なお、本発明に係るカメラは、上記実施の形態１〜６に示した固体撮像装置や、レンズ等を備えて構成され、上記と同様の構成、作用、効果を奏する。

図２３は、上述の実施の形態１〜６の固体撮像装置を用いたカメラの構成を示す図である。

図２３に示されるようにカメラ４００は、被写体の光学像を撮像素子に結像させるレンズ４０１と、レンズ４０１を通過した光学像の光学処理を行うミラーや、シャッタなどの光学系４０２と、上記の固体撮像装置により実現されるＭＯＳ型撮像素子４０３と、信号処理部４１０と、タイミング制御部４１１等とを備える。タイミング制御部４１１は、ＭＯＳ型撮像素子４０３から出力されるフィールドスルーの信号と出力信号との差分をとるＣＤＳ回路４０４と、ＣＤＳ回路４０４から出力されるＯＢレベルの信号を検出するＯＢクランプ回路４０５と、ＯＢレベルと有効画素の信号レベルとの差分をとり、その差分のゲインを調整するＧＣＡ４０６と、ＧＣＡ４０６から出力されたアナログ信号をデジタル信号に変換するＡＤＣ４０７等とから構成される。タイミング制御部４１１は、ＡＤＣ４０７から出力されたデジタル信号に信号処理を施すと共に、駆動タイミングの制御を行うＤＳＰ４０８と、ＤＳＰ４０８の指示に従って、ＭＯＳ型撮像素子４０３に対して種々の駆動パルスを種々のタイミングで発生させるＴＧ４０９等とから構成される。

このように構成されたカメラ４００によれば、上記の固体撮像装置により実現されるＭＯＳ型撮像素子４０３によって、画素部の出力信号レベルを固体撮像素子内部で即座に判定し、高輝度入射時の信号に補正をかけることができる高画質のカメラを実現することができる。

なお、ここでは固体撮像装置としてＭＯＳ型を用いた場合について説明したが、ＣＣＤ型であってもよい。

本発明に係るＭＯＳ型固体撮像装置は、太陽光などの高輝度発光体を背景にした撮影した場合に無信号レベルとして検出してしまう現象を起こすことがなく、多画素の高速連写撮影時でも自然な撮影画像を生成することができ、このＭＯＳ型固体撮像装置を備えるビデオカメラやデジタルカメラ、携帯電話等ＰＤＡに搭載されるカメラに適用することができる。

図１は、ＡＭＩ型の固体撮像装置の構成を示す図である。 図２は、図１の固体撮像装置９００の駆動タイミングを示す図である。 図３は、ＦＤＡ型の固体撮像装置の構成を示す図である。 図４は、図３の固体撮像装置９５０の駆動タイミングを示す図である。 図５は、固体撮像装置９００の正常動作時のポテンシャル図である。 図６は、固体撮像装置９００の高輝度入射時のポテンシャル図である。 図７は、固体撮像装置９５０の正常動作時のポテンシャル図である。 図８は、固体撮像装置９５０の高輝度入射時のポテンシャル図である。 図９は、固体撮像装置９５０の寄生ＮＰＮ構造を示す図である。 図１０は、本発明の実施の形態１に係るＭＯＳ型固体撮像装置１である。 図１１は、本発明の実施の形態１に係るＭＯＳ型固体撮像装置７である。 図１２は、ＭＯＳ型固体撮像装置１の駆動タイミングを示す図である。 図１３は、電圧レベル検知回路５０を具体化したＭＯＳ型固体撮像装置２の回路構成を示す図である。 図１４は、図１３のＭＯＳ型固体撮像装置２の駆動タイミングを示す図である。 図１５は、電圧制御回路６０を具体化したＭＯＳ型固体撮像装置３の回路構成を示す図である。 図１６は、図１５のＭＯＳ型固体撮像装置３の駆動タイミングを示す図である。 図１７は、電圧制御回路６０の消費電力の低減を図ったＭＯＳ型固体撮像装置４の回路構成を示す図である。 図１８は、図１７のＭＯＳ型固体撮像装置４の駆動タイミングを示す図である。 図１９は、ＦＤＡ型のＭＯＳ型固体撮像装置５の回路構成を示す図である。 図２０は、図１９のＭＯＳ型固体撮像装置５の駆動タイミングを示す図である。 図２１は、ＦＤＡ型のＭＯＳ型固体撮像装置６の回路構成を示す図である。 図２２は、図２１のＭＯＳ型固体撮像装置５の駆動タイミングを示す図である。 図２３は、上述の実施の形態１〜６の固体撮像装置を用いたカメラの構成を示す図である。

符号の説明

１〜６ ＭＯＳ型固体撮像装置
１０ａｎ１，１０ａｎ２，１０ｂｎ１，１０ｂｎ２ 画素部画素部
４０ 雑音信号除去回路
５０ 電圧レベル検知回路
６０ 電圧制御回路
７０ 飽和レベル補正信号
８０ 列信号処理回路
９０ 水平出力回路
Ｃ４１ クランプ容量
Ｃ４２ サンプリング容量
ＦＤ フローティングディフュージョン
Ｌｎ 共通列信号線
Ｌｓ 補正信号線
ＰＤ 光電変換素子
Ｑ１１ 転送トランジスタ
Ｑ１２ａリセットトランジスタ
Ｑ１３ａ 電圧変換増幅トランジスタ
Ｑ１４ 行選択トランジスタ
Ｑ２１ａ ロードトランジスタ
Ｑ３１ サンプルホールドトランジスタ
Ｑ４２ クランプトランジスタ
Ｑ５１ａ ＧＮＤレベル設定用トランジスタ
Ｑ５２ 電圧制御回路入力部用初期化トランジスタ
Ｑ６１ 共通列信号線接続トランジスタ
Ｑ６４ 電流削減トランジスタ
Ｑ６５ 電流削減トランジスタ
Ｑ６２ 補正信号線接続トランジスタ
Ｑ６３ 飽和レベル補正信号転送トランジスタ

Claims (13)

1. １次元または２次元に配置された画素部と、
   前記画素部から共通列信号線に出力される画素出力電圧を検知する電圧レベル検知手段と、
   前記電圧レベル検知手段の論理出力電圧および前記画素出力電圧に基づいて、水平出力手段に所定の電圧を出力する列信号処理手段とを備え、
   前記列信号処理手段は、前記論理出力電圧によって、前記画素出力電圧に対応する電圧および固定電圧のいずれかを出力し、
   前記列信号処理手段は、前記画素出力電圧を入力とし、前記水平出力手段に電圧を出力する雑音信号除去手段を有し、
   前記雑音信号除去手段は、前記画素部の初期化時における前記画素出力電圧と、前記画素部の蓄積時における前記画素出力電圧との差分を出力する
   ことを特徴とする固体撮像装置。
2. 前記画素部は、
   入射光を電荷に変換する光電変換素子と、
   前記光電変換素子に蓄積された電荷を電圧出力する増幅手段と
   を有することを特徴とする請求項１記載の固体撮像装置。
3. 前記列信号処理手段は、電圧制御手段をさらに備え、前記列信号処理手段が前記固定電圧を出力する場合は、前記画素部の初期化時における前記画素出力電圧の代わりに、予め定められた初期化電圧を前記電圧制御手段から前記雑音信号除去手段に入力する
   ことを特徴とする請求項１記載の固体撮像装置。
4. 前記電圧制御手段は、
   前記画素部の初期化時における前記画素出力電圧と同一の電圧を生成する初期化電圧生成手段と、
   前記初期化電圧生成手段が生成した初期化電圧を前記共通列信号線に入力することによって、前記画素部の初期化状態を再現する置換手段と
   を備えることを特徴とする請求項３記載の固体撮像装置。
5. 前記初期化電圧生成手段は、前記画素部の領域外に形成され、
   前記置換手段は共通列信号線ごとに設けられる
   ことを特徴とする請求項４記載の固体撮像装置。
6. 前記電圧制御手段は、水平ブランキング期間内に行なわれる前記画素部から前記雑音信号除去手段までの電荷検出期間を動作期間とし、前記動作期間以外は非動作状態に設定される
   ことを特徴とする請求項３記載の固体撮像装置。
7. 前記画素部がフローティングディフュージョンを備え、前記初期化電圧を前記フローティングディフュージョンの初期時の電圧とする
   ことを特徴とする請求項３記載の固体撮像装置。
8. 前記列信号処理手段は、電圧制御手段をさらに備え、前記列信号処理手段が前記固定電圧を出力する場合は、予め定められた飽和電圧を前記電圧制御手段から前記水平出力手段に出力する
   ことを特徴とする請求項１記載の固体撮像装置。
9. 前記電圧制御手段は、水平ブランキング期間内に行なわれる前記画素部から前記雑音信号除去手段までの電荷検出期間を動作期間とし、前記動作期間以外は非動作状態に設定される
   ことを特徴とする請求項８記載の固体撮像装置。
10. 前記画素部がフローティングディフュージョンを備え、前記飽和電圧を前記フローティングディフュージョンの飽和時の電圧とする
    ことを特徴とする請求項８記載の固体撮像装置。
11. 前記電圧レベル検知手段は、
    前記画素部の飽和蓄積時における前記画素出力電圧と同一の電圧を生成する飽和電圧生成手段と、
    前記飽和電圧生成手段が生成した飽和電圧と前記画素出力電圧とを比較する判定手段と
    を備えることを特徴とする請求項１記載の固体撮像装置。
12. 前記飽和電圧生成手段は、前記画素部の領域外に形成され、前記判定手段は前記共通列信号線ごとに設けられる
    ことを特徴とする請求項１１記載の固体撮像装置。
13. 請求項１から請求項１２のいずれか１項記載の固体撮像装置を備えることを特徴とするカメラ。

Images