CN112866594B - 电平调整电路和图像传感器 - Google Patents

电平调整电路和图像传感器 Download PDF

Info

Publication number
CN112866594B
CN112866594B CN202110017823.5A CN202110017823A CN112866594B CN 112866594 B CN112866594 B CN 112866594B CN 202110017823 A CN202110017823 A CN 202110017823A CN 112866594 B CN112866594 B CN 112866594B
Authority
CN
China
Prior art keywords
pulse
signal
current
pixel
level adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110017823.5A
Other languages
English (en)
Other versions
CN112866594A (zh
Inventor
江哲豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Priority to CN202110017823.5A priority Critical patent/CN112866594B/zh
Publication of CN112866594A publication Critical patent/CN112866594A/zh
Application granted granted Critical
Publication of CN112866594B publication Critical patent/CN112866594B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本申请公开了一种电平调整电路和图像传感器。所述电平调整电路包括信号检测器、脉冲产生电路和电流产生电路。所述信号检测器耦接于像素的输出端，用以检测所述输出端的信号电平以于检测节点产生检测结果。所述脉冲产生电路耦接于所述检测节点，并根据像素控制信号产生一组脉冲信号，以及根据所述检测结果调整所述一组脉冲信号中各脉冲信号的脉冲宽度。所述像素控制信号使所述像素的浮动扩散节点的信号电平产生变化。所述电流产生电路耦接于所述输出端和所述脉冲产生电路，并根据所述一组脉冲信号中各脉冲信号的脉冲宽度，产生流经所述输出端的输出电流，以调整所述输出端的信号电平。所述电平调整电路的结构简单，且能够缩短像素输出的稳定时间。

Description

电平调整电路和图像传感器
技术领域
本申请涉及图像传感技术，尤其涉及一种通过动态地调节像素所输出的电流，以稳定像素的输出端的信号电平的电平调整电路，及其相关的图像传感器。
背景技术
为了满足高分辨率成像的需求，图像传感器可采用具有高密度像素的像素阵列。然而，由于相邻像素之间的距离很小，高密度像素的像素阵列通常会具有较严重的寄生效应(例如具有较大的寄生电阻或寄生电容)，导致像素的输出负载加重，增加了像素输出所需的稳定时间(settling time)。例如，对于具有高像素密度的拍照手机来说，高输出负载可能会使拍照速度变慢，影响用户体验。此外，像素阵列中的信号纹波(ripple)(例如，传输信号和复位信号的纹波)可能会馈入像素输出端，进一步影响像素输出的稳定性。
发明内容
本申请的目的之一在于公开一种能够快速稳定像素输出端的信号电平的电平调整电路，及其相关的图像传感器，来解决现有技术中的上述问题。
本申请的某些实施例公开了一种电平调整电路。所述电平调整电路包括信号检测器、脉冲产生电路和电流产生电路。所述信号检测器耦接于像素的输出端，用以检测所述输出端的信号电平以于检测节点产生检测结果。所述脉冲产生电路耦接于所述检测节点，用以根据像素控制信号产生一组脉冲信号，以及根据所述检测结果调整所述一组脉冲信号中每一脉冲信号的脉冲宽度。所述像素控制信号使所述像素的浮动扩散节点的信号电平产生变化。所述电流产生电路耦接于所述输出端和所述脉冲产生电路，用以根据所述一组脉冲信号中每一脉冲信号的脉冲宽度，产生流经所述输出端的输出电流，以调整所述输出端的信号电平。
本申请的某些实施例公开了一种图像传感器。所述图像传感器包括像素和上述的电平调整电路。所述像素具有输出端，用以于所述输出端产生像素输出。所述电平调整电路耦接于所述像素，用以调整所述像素输出的信号电平。
本申请所公开的电平调整电路及其相关的图像传感器方案可动态调节像素输出的信号电平，缩短了像素输出的稳定时间，并具有简单电路结构和小面积的优点，因此可适用于互补式金属氧化物半导体图像传感器的多种应用，并可在帧率增加的情形下仍维持良好的用户体验。
附图说明
图1是本申请的图像传感器的一实施例的功能方框示意图。
图2是图1所示的多个电平调整电路其中的至少一电平调整电路的一具体实施方式的示意图。
图3是图2所示的电平调整电路的一实施例的示意图。
图4是图3所示的电平调整电路所涉及的操作时序的一实施例的示意图。
图5是图2所示的电平调整电路的另一实施例的示意图。
图6是图5所示的电平调整电路所涉及的操作时序的一实施例的示意图。
具体实施方式
以下提供了用于实施本申请的不同特征的多种实施方式或示例。下文将描述元件与配置的具体例子以简化本申请。当然，这些叙述仅为示例，其本意并非用于限制本申请。此外，本申请可能会在多个实施例中重复使用元件符号和/或标号。此种重复使用是出于简洁与清楚的目的，本身不代表所讨论的不同实施例和/或配置之间的关系。再者，应可理解若文中描述一元件“连接(connected to)”或“耦接(coupled to)”到另一元件，所述元件可能是直接连接或耦接到所述另一元件，或通过其它元件间接地连接或耦接到所述另一元件。
为了缩短像素输出的稳定时间，通常会增加流经像素输出端的电流。然而，这可能会降低图像传感器的动态范围。例如，在像素输出端耦接于源极跟随器(source follower)和选择晶体管的情形下，增加流经像素输出端的电流会增加复位晶体管的电压降以及源极跟随器的栅源电压，使浮动扩散节点的复位电平降低，从而影响像素输出的动态范围。此外，持续供应较大的电流也会增加图像传感器的功耗。
本申请所公开的电平调整方案可通过检测像素的输出端的信号电平，适应性地/动态地调节流经输出端的输出电流，以稳定像素的输出端的信号电平。例如，本申请所公开的电平调整方案可采用脉冲信号来调节像素的输出电流，其中输出电流的电流值可根据脉冲信号的脉冲宽度来决定。本申请所公开的电平调整方案可根据像素输出(输出端的电压信号)的检测结果，适应性地调整脉冲信号的脉冲宽度，从而调整输出电流，以缩短像素输出的稳定时间。在某些实施例中，本申请所公开的电平调整方案可采用具有不同脉冲宽度的多个脉冲信号来分段调节像素的输出电压/电流，以降低像素输出的信号电平下冲(undershoot)的可能性。本申请所公开的电平调整方案采用简单的电路结构即可有效且快速地稳定像素输出的信号电平。进一步的说明如下。
图1是本申请的图像传感器的一实施例的功能方框示意图。于此实施例中，图像传感器100可采用列并行模数转换结构(column-parallel ADC architecture)来对像素输出进行模数转换操作。图像传感器100可包括(但不限于)像素阵列110、控制电路120和多个模数转换器(标记为“ADC”)130.1-130.N。像素阵列110包括排列成M行与N列的多个像素P11-PMN，M和N均是大于1的正整数。控制电路120耦接到像素阵列110，用以控制像素阵列110中各像素相关的操作(例如电荷转移、信号复位、信号放大和/或读出操作)，使各像素产生相应的像素输出。多个模数转换器130.1-130.N耦接于像素阵列110和控制电路120，其中各模数转换器可将各列像素所产生的模拟信号(例如在像素PM1的输出端TM1产生的像素输出PXO1)转换为数字信号。
图1所示的列并行模数转换结构是出于说明的目的，并非用来限制本申请的范围。在某些实施例中，图1所示的N列像素也可以通过一开关电路(图1未示)共享单一数模转换器。在某些实施例中，图像传感器100可采用像素并行模数转换结构(pixel-parallel ADCarchitecture)来处理各像素所输出的信号。在某些实施例中，各列像素所产生的模拟信号可先通过相关的信号处理之后，再传送到相应的数模转换器。例如，可在一列像素的输出端与相应的数模转换器之间设置可编程增益放大器(programmable gain amplifier，PGA)。
在图1所示的实施例中，图像传感器100还可包括多个电平调整电路140.1-140.N。多个电平调整电路140.1-140.N分别耦接于N列像素，其中各电平调整电路用以调整相应的像素输出的信号电平，以缩短像素输出的稳定时间。
图2是图1所示的多个电平调整电路140.1-140.N其中的至少一电平调整电路的一具体实施方式的示意图。电平调整电路240可用以调整像素PX(诸如图1所示的多个像素P11-PMN其中的一个)所产生的像素输出PXO的信号电平，以缩短像素输出PXO的稳定时间。
出于说明的目的，像素PX可采用互补式金属氧化物半导体图像传感器(CMOSimage sensor，CIS)的四个晶体管像素结构来实施。也就是说，图1所示的图像传感器100可用来实施一CMOS图像传感器。然而，本申请并不以此为限。像素PX可采用其他晶体管像素结构(诸如三个、五个、六个或七个晶体管像素结构)来实施，而不致悖离本申请的范围。
像素PX可包括(但不限于)浮动扩散节点FD、光电二极管PD、传输晶体管MT、复位晶体管MR、放大晶体管MA以及选择晶体管MS。光电二极管PD用以传感光信号LS以产生光电转换结果PR。传输晶体管MT耦接于光电二极管PD与浮动扩散节点FD之间，用以根据一传输信号TX将光电转换结果PR传输到浮动扩散节点FD。复位晶体管MR耦接于浮动扩散节点FD，用以根据一复位信号RST复位浮动扩散节点FD。放大晶体管MA耦接于浮动扩散节点FD，用以放大浮动扩散节点FD上的像素信号PS以产生像素输出PXO。选择晶体管MS用以依据一选择信号SEL将像素输出PXO选择性地耦接到像素PX的输出端TO。在此实施例中，传输信号TX、复位信号RST和选择信号SEL均可由图1所示的控制电路120提供。
电平调整电路240可包括(但不限于)信号检测器260、脉冲产生电路270和电流产生电路280。信号检测器260耦接于像素PX的输出端TO，用以检测输出端TO的信号电平以于一检测节点DN产生一检测结果DR(诸如位于检测节点DN的电压信号)。也就是说，检测结果DR可指示出像素输出PXO的信号电平的大小或变化。
脉冲产生电路270耦接于检测节点DN，用以根据一像素控制信号PCS产生一组脉冲信号{PL}，并根据检测结果DR调整一组脉冲信号{PL}中每一脉冲信号的脉冲宽度。像素控制信号PCS可使像素PX的浮动扩散节点FD的信号电平产生变化。在此实施例中，当停止利用像素控制信号PCS改变浮动扩散节点FD的信号电平时，脉冲产生电路270可开始产生一组脉冲信号{PL}，并根据检测结果DR调整一组脉冲信号{PL}中每一脉冲信号结束的时间，从而调整每一脉冲信号的脉冲宽度。
举例来说，像素控制信号PCS可由传输信号TX和复位信号RST其中的一个来实施。在像素控制信号PCS是由传输信号TX来实施的某些例子中，当传输信号TX停止将光电转换结果PR传输至浮动扩散节点FD时(例如，传输信号TX从逻辑高电平转换至逻辑低电平以关断传输晶体管MT)，脉冲产生电路270可开始产生一组脉冲信号{PL}。在像素控制信号PCS是由复位信号RST来实施的某些例子中，当复位信号RST停止对浮动扩散节点FD复位时，脉冲产生电路270可开始产生一组脉冲信号{PL}。
电流产生电路280耦接于输出端TO和脉冲产生电路270，用以根据一组脉冲信号{PL}中每一脉冲信号的脉冲宽度，产生流经输出端TO的输出电流IP，以调整输出端TO的信号电平。举例来说，电流产生电路280可提供不同的电流路径，其具有不同的阻抗。这些不同的电流路径可由一组脉冲信号{PL}来切换，且至少一电流路径的导通时间可根据一脉冲信号的脉冲宽度来决定。在浮动扩散节点FD受到像素控制信号PCS(诸如传输信号TX或复位信号RST)的影响而使输出端TO出现信号纹波的情形下，和/或输出端TO受到寄生电容CP的影响而出现信号纹波的情形下，电流产生电路280可根据一组脉冲信号{PL}提供阻抗较低的电流路径，以提供较大的输出电流IP，并适应性地延长输出电流IP流过此电流路径的时间，加速像素输出PXO的稳定过程。当输出端TO的信号电平趋于稳定时，电流产生电路280可根据一组脉冲信号{PL}提供阻抗较高的电流路径，以调降输出电流IP，降低像素输出PXO的信号电平下冲的可能性。
以上所述的电平调整方案是出于说明的目的，并非用来限制本申请的范围。例如，像素控制信号PCS可由传输信号TX的反相信号和复位信号RST的反相信号两者其中的一个来实施。又例如，脉冲产生电路270可根据检测结果DR产生具有不同脉冲宽度的多个脉冲信号，作为一组脉冲信号{PL}。电流产生电路280可根据这些多个脉冲信号来分段调节像素输出PXO/输出电流IP。只要是响应浮动扩散节点FD的信号电平的变化，产生具有可调整的脉冲宽度的一个或多个脉冲信号以调节像素输出PXO/输出电流IP的电平调整方案，设计上相关的替代方案均包括在本申请的范围内。
为方便理解，以下采用一示范性电路结构来说明本申请所公开的电平调整方案。然而，这是出于说明的目的。任何采用基于图2所示的电路结构的实施方式均是可行的。请参阅图3，其为图2所示的电平调整电路240的一实施例的示意图。电平调整电路340包括信号检测器360、脉冲产生电路370和电流产生电路380，其可分别由图2所示的信号检测器260、脉冲产生电路270和电流产生电路280来实施。
信号检测器360可包括电容CS，其耦接于输出端TO与检测节点DN之间。电容CS可将像素输出PXO交流耦合至检测节点DN，以产生检测结果DR的至少一部分。信号检测器360还可包括开关SW1，其可根据像素控制信号PCS(诸如传输信号TX或复位信号RST)选择性地将一预定电压VP耦接于检测节点DN。举例来说，在利用像素控制信号PCS改变浮动扩散节点FD的信号电平的期间(诸如电荷传输或复位操作的执行期间)，开关SW1导通，以将预定电压VP耦接于检测节点DN。当停止利用像素控制信号PCS改变浮动扩散节点FD的信号电平时(诸如完成电荷传输或复位操作之后)，开关SW1关断。因此，检测结果DR可指示出在开关SW1关断之后，输出端TO的信号电平受到从浮动扩散节点FD馈入的信号纹波的影响，和/或受到寄生电容CP的影响。
以传输信号TX作为像素控制信号PCS为例，在光电转换结果PR传输至浮动扩散节点FD的期间(诸如传输信号TX处于高逻辑电平)，开关SW1导通。当光电转换结果PR停止传输至浮动扩散节点FD时(诸如传输信号TX处于低逻辑电平)，开关SW1关断。以复位信号RST作为像素控制信号PCS为例，在复位浮动扩散节点FD的期间(诸如复位信号RST处于高逻辑电平)，开关SW1导通。当停止对浮动扩散节点FD复位时(诸如复位信号RST处于低逻辑电平)，开关SW1关断。
脉冲产生电路370包括(但不限于)脉冲产生器372和脉冲宽度控制器378。脉冲产生器372用以根据像素控制信号PCS产生一组脉冲信号{PL}，以及根据一组脉冲控制信号{PW}调整一组脉冲信号{PL}中每一脉冲信号的脉冲宽度。在此实施例中，一组脉冲信号{PL}可由脉冲信号PLA来实施，而一组脉冲控制信号{PW}可由脉冲控制信号PWA来实施。
脉冲产生器372可包括(但不限于)反相器374.1和与门376.1。反相器374.1用以接收像素控制信号PCS的反相信号PCSb，以将反相信号PCSb转换为输入信号S1。与门376.1的一输入端耦接于反相信号PCSb，与门376.1的另一输入端耦接于输入信号S1。值得注意的是，反相器374.1转换反相信号PCSb的信号电平需要一段时间，也就是说，输入信号S1是在反相信号PCSb的信号电平已经转换之后，才转换其信号电平。因此，与门376.1可根据反相信号PCSb和输入信号S1于输出端产生一脉冲信号(即脉冲信号PLA)。此外，由于反相器374.1的转换速度可根据脉冲控制信号PWA来决定，因此，脉冲控制信号PWA可用来调整脉冲信号PLA的脉冲宽度。
脉冲宽度控制器378耦接于检测节点DN和脉冲产生器372，用以根据检测结果DR产生一组脉冲控制信号{PW}(即脉冲控制信号PWA)。由于脉冲控制信号PWA可用来调整脉冲信号PLA的脉冲宽度，因此，脉冲宽度控制器378可根据检测结果DR调整脉冲信号PLA的脉冲宽度。在此实施例中，脉冲宽度控制器378可由电流源379.1来实施。电流源379.1用以根据检测结果DR提供反相器374.1的工作电流I1，作为脉冲控制信号PWA。由于工作电流I1的电流值可影响反相器374.1的转换速度，而电流源379.1可根据检测结果DR调整工作电流I1的电流值，因此，电流源379.1可根据检测结果DR调整反相器374.1的转换速度，从而调整脉冲信号PLA的脉冲宽度。
在此实施例中，电流源379.1可由晶体管M1来实施，其中晶体管M1的控制端耦接于检测节点DN以接收检测结果DR。然而，本领域的技术人员可以了解采用其他电路结构来实施电流源379.1以产生可调整的工作电流，均属于本申请的范围。
电流产生电路380包括(但不限于)电流源382和切换电路386。电流源382用以产生输出电流IP，并具有耦接于输出端TO与参考电压端NR之间彼此不同的多个电流路径CP1和CP2。切换电路386耦接于电流源382，用以根据脉冲信号PLA切换多个电流路径CP1和CP2，以允许输出电流IP从输出端TO通过多个电流路径CP1和CP2中的至少一个电流路径流向参考电压端NR。多个电流路径CP1和CP2可具有不同的阻抗，因此，输入电流IP的电流值可根据脉冲信号PLA来调整。此外，脉冲信号PLA的脉冲宽度可用以决定多个电流路径CP1和CP2中的一电流路径的导通时间，从而调整流经所述电流路径的输入电流IP的传输时间。
电流源382可包括多个晶体管MB1和MB2。多个晶体管MB 1和MB2彼此串联耦接于输出端TO与参考电压端NR之间，且各自的控制端彼此耦接于电压VB。晶体管MB2位于晶体管MB1与参考电压端NR之间。此外，电流源382还包括晶体管MC，其控制端耦接于电压VC。晶体管MC可用于维持输入电流IP的稳定。在此实施例中，晶体管MB1位于电流路径CP1上，而晶体管MB2位于不同于电流路径CP1的电流路径CP2上。切换电路386用以根据脉冲信号PLA将晶体管MB1和晶体管MB2之间的连接端TA耦接于参考电压端NR，以导通电流路径CP1。值得注意的是，当电流路径CP1导通时，输入电流IP可依序流过晶体管MB1和参考电压端NR。当电流路径CP2导通时，输入电流IP可依序流过晶体管MB1、晶体管MB2和参考电压端NR。也就是说，相比于电流路径CP2，电流路径CP1具有较小的阻抗。例如，在晶体管MB1和晶体管MB2具有相同或大致相同的晶体管尺寸情形下，电流路径CP1导通时从节点NB看进去的晶体管通道长度，大致是电流路径CP2导通时从节点NB看进去的晶体管通道长度的一半。
切换电路386可包括开关SWA，其可根据脉冲信号PLA选择性地耦接于连接端TA与参考电压端NR之间。在此实施例中，开关SWA可由一晶体管实施，其中所述晶体管的控制端用以接收脉冲信号PLA。本领域的技术人员可以了解采用其他电路结构来实施开关SWA和/或切换电路386，均属于本申请的范围。
请连同图3参阅图4。图4是图3所示的电平调整电路340所涉及的操作时序的一实施例的示意图。在时间点t0，像素控制信号PCS(诸如传输信号TX或复位信号RST)从逻辑低电平转换到逻辑高电平，像素控制信号PCS的反相信号PCSb从逻辑高电平转换到逻辑低电平。开关SW1导通，以将预定电压VP耦接于检测节点DN。晶体管M1可根据预定电压VP导通，以提供反相器374.1的工作电流I1。举例来说，预定电压VP可根据传输信号TX和/或复位信号RST耦合至浮动扩散节点FD的影响来决定，以将脉冲信号PLA的脉冲宽度预设为W0。
在时间点t1，像素控制信号PCS从逻辑低电平转换到逻辑高电平，像素控制信号PCS的反相信号PCSb从逻辑高电平转换到逻辑低电平。例如，像素PX的电荷传输阶段或复位阶段结束。开关SW1关断，电容CS将像素输出PXO的信号电平耦合至检测节点DN。反相器374.1可根据检测结果DR来调整工作电流I1。与门376.1可反相信号PCSb和输入信号S1产生脉冲信号PLA。值得注意的是，由于输出端TO除了受到从浮动扩散节点FD馈入的信号纹波的影响以外，还受到其他寄生效应的影响(诸如寄生电容CP)，因此，检测结果DR可指示出像素输出PXO的信号电平受到其他寄生效应的影响，使检测节点DN的电压小于预定电压VP，从而减少晶体管M1产生的工作电流I1。因此，反相器374.1的转换速度降低，使输入信号S1的信号电平的转换时间点往后延，增加了脉冲信号PLA的脉冲宽度(由宽度W0增加为宽度W1)。这样，开关SWA的导通时间增加，输入电流IP流过电流路径CP1的时间增加，从而缩短像素输出PXO的信号电平的稳定时间。
在时间点t2，开关SWA根据脉冲信号PLA关断，输入电流IP从电流路径CP2流向参考电压端NR。也就是说，输入电流IP在时间点t2之后的电流值可小于在时间点t2之前的电流值。像素输出PXO的信号电平的下降可趋缓，减少信号电平下冲的可能性。
通过本申请所公开的电平调整方案，脉冲产生电路370可根据像素输出PXO的信号电平的变化，适应性地延后脉冲信号PLA结束的时间，调整脉冲信号PLA的脉冲宽度，从而缩短像素输出PXO的信号电平的稳定时间。由于本申请所公开的电平调整方案可动态调节像素输出PXO的信号电平，缩短了像素输出PXO的稳定时间，并具有简单电路结构和小面积的优点，因此可适用于互补式金属氧化物半导体图像传感器的多种应用，并可在帧率增加的情形下仍维持良好的用户体验。
图5是图2所示的电平调整电路240的另一实施例的示意图。图5所示的电平调整电路540的电路结构和图3所示的电平调整电路340的电路结构大致相同/相似，两者的差别在于脉冲产生电路570和电流产生电路580，以实现分段调节像素输出PXO/输出电流IP。脉冲产生电路570和电流产生电路580可分别作为图2所示的脉冲产生电路270和电流产生电路280的实施例。
在此实施例中，脉冲产生电路570包括脉冲产生器572和脉冲宽度控制器578。脉冲产生器572用以根据像素控制信号PCS产生包括多个脉冲信号PLA和PLB的一组脉冲信号{PL}，以及根据包括多个脉冲信号PWA、PWB和PWC的一组脉冲控制信号{PW}调整一组脉冲信号{PL}中每一脉冲信号的脉冲宽度。除了图3所示的反相器374.1和与门376.1以外，脉冲产生器572还可包括反相器374.2、反相器374.3和与门376.2。反相器374.2用以将输入信号S1转换为输入信号S2，其中反相器374.2的转换速度是根据脉冲控制信号PWB来决定。反相器374.3用以将输入信号S2转换为输入信号S3，其中反相器374.3的转换速度是根据脉冲控制信号PWC来决定。与门376.1的一输入端耦接于反相信号PCSb，与门376.1的另一输入端耦接于输入信号S3。与门376.1的输出端用以产生脉冲信号PLB。由于输入信号S3转换其信号电平的时间点在输入信号S1转换其信号电平的时间点之后，因此，脉冲信号PLB的脉冲宽度可大于脉冲信号PLA的脉冲宽度。
除了图3所示的电流源379.1以外，脉冲宽度控制器378还包括多个电流源379.2和379.3。与电流源379.1相似，电流源379.2用以根据检测结果DR提供反相器374.2的工作电流I2，作为脉冲控制信号PWB。电流源379.3用以根据检测结果DR提供反相器374.3的工作电流I3，作为脉冲控制信号PWC。在此实施例中，多个电流源379.2和379.3可分别由多个晶体管M2和M2来实施。本领域的技术人员应可了解采用其他电路结构来实施电流源379.2/379.3以产生可调整的工作电流，均属于本申请的范围。
电流产生电路580包括(但不限于)电流源582和切换电路586。电流源582具有耦接于输出端TO与参考电压端NR之间彼此不同的多个电流路径CPA-CPC。切换电路586耦接于电流源582，用以根据一组脉冲信号{PL}(多个脉冲信号PLA和PLB)切换多个电流路径CPA-CPC，以允许输出电流IP从输出端TO通过多个电流路径CPA-CPC中的至少一个电流路径流向参考电压端NR。
电流源582可包括晶体管MB3以及图3所示的晶体管MC、MB1和MB2。多个晶体管MB1-MB3彼此串联耦接于输出端TO与参考电压端NR之间，且各自的控制端彼此耦接于电压VB。在此实施例中，晶体管MB2位于晶体管MB1与晶体管MB3之间。晶体管MB1位于电流路径CPA上，晶体管MB2位于电流路径CPB上，以及晶体管MB3位于电流路径CPC上。切换电路586用以根据脉冲信号PLA将晶体管MB1和晶体管MB2之间的连接端TA耦接于参考电压端NR，以导通电流路径CPA。切换电路586用以根据脉冲信号PLB将晶体管MB2和晶体管MB3之间的连接端TB耦接于参考电压端NR，以导通电流路径CPB。由于多个电流路径CPA-CPC可具有不同的阻抗，输出电流IP可根据所导通的电流路径而具有不同的电流值。
在此实施例中，脉冲信号PLA的脉冲宽度用以决定电流路径CPA的导通时间，而脉冲信号PLB的脉冲宽度用以决定电流路径CPB的导通时间，其中脉冲信号PLA结束的时间可早于脉冲信号PLB结束的时间。由于电流路径CPA的阻抗小于电流路径CPB的阻抗，因此，输出电流IP可分段调降。
切换电路586可包括开关SWB和图3所示的开关SWA。开关SWB可根据脉冲信号PLB选择性地耦接于连接端TB与参考电压端NR之间。在此实施例中，开关SWB可由一晶体管实施，其中所述晶体管的控制端用以接收脉冲信号PLB。本领域的技术人员可以了解采用其他电路结构来实施开关SWB和/或切换电路586，均属于本申请的范围。
请连同图5参阅图6。图6是图5所示的电平调整电路540所涉及的操作时序的一实施例的示意图。在时间点T0，像素控制信号PCS(诸如传输信号TX或复位信号RST)从逻辑低电平转换到逻辑高电平，像素控制信号PCS的反相信号PCSb从逻辑高电平转换到逻辑低电平。开关SW1导通，以将预定电压VP耦接于检测节点DN。多个晶体管M1-M3可根据预定电压VP导通，以提供多个反相器374.1-374.3各自的工作电流。此外，预定电压VP可根据传输信号TX和/或复位信号RST耦合至浮动扩散节点FD的影响来决定，使将脉冲信号PLA和脉冲信号PLB各自的脉冲宽度可分别预设为W0和W0'。
在时间点T1，像素控制信号PCS从逻辑低电平转换到逻辑高电平，像素控制信号PCS的反相信号PCSb从逻辑高电平转换到逻辑低电平。开关SW1关断，电容CS将像素输出PXO的信号电平耦合至检测节点DN。多个反相器374.1-374.3均可根据检测结果DR来调整各自的工作电流。与门376.1可反相信号PCSb和输入信号S 1产生脉冲信号PLA。在检测节点DN的电压小于预定电压VP的情形下，多个晶体管M1-M3各自产生的工作电流会减少。因此，多个反相器374.1-374.3各自的转换速度降低，使多个输入信号S1-S3的信号电平的转换时间点往后延，使脉冲信号PLA的脉冲宽度由宽度W0增加为宽度W1，以及脉冲信号PLB的脉冲宽度由宽度W0'增加为宽度W1'。值得注意的是，由于输入信号S3转换其信号电平的时间点在输入信号S1转换其信号电平的时间点之后，因此，宽度W1'可大于宽度W1。
此外，在时间点T1与时间点T2之间，输出电流IP从电流路径CPA流向参考电压端NR。在时间点T2与时间点T3之间，输出电流IP从电流路径CPB流向参考电压端NR。在时间点T3，开关SWA和开关SWB均关断，输入电流IP从电流路径CPC流向参考电压端NR。这样，输入电流IP可分段调降，像素输出PXO的信号电平的下降可趋缓，减少信号电平下冲的可能性。
由于本领域的技术人员在阅读图1至图5的相关段落说明之后，应可了解图6所示的操作时序的细节，因此，重复的说明在此便不再赘述。
上文的叙述简要地提出了本申请某些实施例的特征，使本领域的技术人员可更全面地理解本申请的多个层面。本领域的技术人员应可了解，其可轻易地利用本申请作为基础，来设计或更动其他流程与结构，以实现与上文所述的实施方式相同的目的和/或达到相同的优点。本领域的技术人员应当明白，这些等效的实施方式仍属于本申请的精神与范围，且其可进行各种改变、替代与更改，而不会悖离本申请的精神与范围。

Claims (19)

1.一种电平调整电路，其特征在于，包括：
信号检测器，耦接于像素的输出端，用以检测所述输出端的信号电平以于检测节点产生检测结果；
脉冲产生电路，耦接于所述检测节点，用以根据像素控制信号产生一组脉冲信号，以及根据所述检测结果调整所述一组脉冲信号中每一脉冲信号的脉冲宽度，其中所述像素控制信号使所述像素的浮动扩散节点的信号电平产生变化；以及
电流产生电路，耦接于所述输出端和所述脉冲产生电路，用以根据所述一组脉冲信号中每一脉冲信号的脉冲宽度，产生流经所述输出端的输出电流，以调整所述输出端的信号电平。
2.如权利要求1所述的电平调整电路，其特征在于，当停止利用所述像素控制信号改变所述浮动扩散节点的信号电平时，所述脉冲产生电路开始产生所述一组脉冲信号，并根据所述检测结果调整所述一组脉冲信号中每一脉冲信号结束的时间。
3.如权利要求2所述的电平调整电路，其特征在于，所述像素控制信号用以将光电转换结果传输至所述浮动扩散节点，所述脉冲产生电路用以在所述像素控制信号停止将所述光电转换结果传输至所述浮动扩散节点时，开始产生所述一组脉冲信号。
4.如权利要求2所述的电平调整电路，其特征在于，所述像素控制信号用以复位所述浮动扩散节点，所述脉冲产生电路用以在所述像素控制信号停止对所述浮动扩散节点复位时，开始产生所述一组脉冲信号。
5.如权利要求1所述的电平调整电路，其特征在于，所述脉冲产生电路包括：
脉冲产生器，用以根据像素控制信号产生所述一组脉冲信号，以及根据一组脉冲控制信号调整所述一组脉冲信号中每一脉冲信号的脉冲宽度；以及
脉冲宽度控制器，耦接于所述检测节点和所述脉冲产生器，用以根据所述检测结果产生所述一组脉冲控制信号。
6.如权利要求5所述的电平调整电路，其特征在于，所述脉冲产生器包括：
第一反相器，用以将所述像素控制信号的反相信号转换为第一输入信号，其中所述第一反相器的转换速度是根据所述一组脉冲控制信号中的第一脉冲控制信号来决定；以及
第一与门，所述第一与门的第一输入端耦接于所述反相信号，所述第一与门的第二输入端耦接于所述第一输入信号，所述第一与门的输出端用以产生所述一组脉冲信号中的第一脉冲信号。
7.如权利要求6所述的电平调整电路，其特征在于，所述脉冲宽度控制器包括：
第一电流源，用以根据所述检测结果提供所述第一反相器的第一工作电流，所述第一工作电流作为所述第一脉冲控制信号。
8.如权利要求6或7所述的电平调整电路，其特征在于，所述脉冲产生器还包括：
第二反相器，用以将所述第一输入信号转换为第二输入信号，其中所述第二反相器的转换速度是根据所述一组脉冲控制信号中的第二脉冲控制信号来决定；
第三反相器，用以将所述第二输入信号转换为第三输入信号，其中所述第三反相器的转换速度是根据所述一组脉冲控制信号中的第三脉冲控制信号来决定；以及
第二与门，所述第二与门的第一输入端耦接于所述反相信号，所述第二与门的第二输入端耦接于所述第三输入信号，所述第二与门的输出端用以产生所述一组脉冲信号中的第二脉冲信号。
9.如权利要求8所述的电平调整电路，其特征在于，所述脉冲宽度控制器还包括：
第二电流源，用以根据所述检测结果提供所述第二反相器的第二工作电流，所述第二工作电流作为所述第二脉冲控制信号；以及
第三电流源，用以根据所述检测结果提供所述第三反相器的第三工作电流，所述第三工作电流作为所述第三脉冲控制信号。
10.如权利要求1所述的电平调整电路，其特征在于，所述信号检测器包括：
电容，耦接于所述输出端与所述检测节点之间；以及
开关，用以根据所述像素控制信号选择性地将预定电压耦接于所述检测节点。
11.如权利要求10所述的电平调整电路，其特征在于，在利用所述像素控制信号改变所述浮动扩散节点的信号电平的期间，所述开关导通；当停止利用所述像素控制信号改变所述浮动扩散节点的信号电平时，所述开关关断。
12.如权利要求11所述的电平调整电路，其特征在于，所述像素控制信号用以将光电转换结果传输至所述浮动扩散节点；在所述光电转换结果传输至所述浮动扩散节点的期间，所述开关导通；当所述光电转换结果停止传输至所述浮动扩散节点时，所述开关关断。
13.如权利要求11所述的电平调整电路，其特征在于，所述像素控制信号用以复位所述浮动扩散节点；在复位所述浮动扩散节点的期间，所述开关导通；当停止对所述浮动扩散节点复位时，所述开关关断。
14.如权利要求1、2、5或10所述的电平调整电路，其特征在于，所述电流产生电路包括：
电流源，用以产生所述输出电流，所述电流源具有耦接于所述输出端与参考电压端之间彼此不同的多个电流路径；以及
切换电路，耦接于所述电流源，用以根据所述一组脉冲信号切换所述多个电流路径，以允许所述输出电流从所述输出端通过所述多个电流路径中的至少一个电流路径流向所述参考电压端，其中所述一组脉冲信号中的第一脉冲信号的脉冲宽度用以决定所述多个电流路径中的第一电流路径的导通时间。
15.如权利要求14所述的电平调整电路，其特征在于，所述电流源包括：
多个晶体管，彼此串联耦接于所述输出端与所述参考电压端之间，所述多个晶体管各自的控制端彼此耦接，所述多个晶体管包括第一晶体管和第二晶体管，所述第二晶体管位于所述第一晶体管与所述参考电压端之间；
其中所述切换电路用以根据所述第一脉冲信号将所述第一晶体管和所述第二晶体管之间的第一连接端耦接于所述参考电压端，以导通所述第一电流路径；所述第一晶体管位于所述第一电流路径上，所述第二晶体管位于不同于所述第一电流路径的第二电流路径上。
16.如权利要求15所述的电平调整电路，其特征在于，所述多个晶体管还包括第三晶体管，所述第二晶体管位于所述第一晶体管与所述第三晶体管之间；所述切换电路还根据所述一组脉冲信号中的第二脉冲信号将所述第二晶体管和所述第三晶体管之间的第二连接端耦接于所述参考电压端，以导通所述多个电流路径中的第三电流路径；所述第三电流路径是在所述第一电流路径导通之前导通。
17.如权利要求16所述的电平调整电路，其特征在于，所述第二脉冲信号的脉冲宽度用以决定所述第三电流路径的导通时间；所述第一脉冲信号结束的时间早于所述第二脉冲信号结束的时间。
18.如权利要求16所述的电平调整电路，其特征在于，所述切换电路包括：
第一开关，用以根据所述第一脉冲信号选择性地耦接于所述第一连接端与所述参考电压端之间；以及
第二开关，用以根据所述第二脉冲信号选择性地耦接于所述第二连接端与所述参考电压端之间。
19.一种图像传感器，其特征在于，包括：
像素，具有输出端，用以于所述输出端产生像素输出；以及
如权利要求1至18中任一项所述的电平调整电路，耦接于所述像素，用以调整所述像素输出的信号电平。
CN202110017823.5A 2021-01-07 2021-01-07 电平调整电路和图像传感器 Active CN112866594B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110017823.5A CN112866594B (zh) 2021-01-07 2021-01-07 电平调整电路和图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110017823.5A CN112866594B (zh) 2021-01-07 2021-01-07 电平调整电路和图像传感器

Publications (2)

Publication Number Publication Date
CN112866594A CN112866594A (zh) 2021-05-28
CN112866594B true CN112866594B (zh) 2023-05-02

Family

ID=76004743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110017823.5A Active CN112866594B (zh) 2021-01-07 2021-01-07 电平调整电路和图像传感器

Country Status (1)

Country Link
CN (1) CN112866594B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1981517A (zh) * 2004-07-06 2007-06-13 松下电器产业株式会社 固体摄像装置
US9876979B1 (en) * 2016-12-06 2018-01-23 Omnivision Technologies, Inc. Current generator
TW202013711A (zh) * 2018-09-21 2020-04-01 友達光電股份有限公司 畫素結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1981517A (zh) * 2004-07-06 2007-06-13 松下电器产业株式会社 固体摄像装置
US9876979B1 (en) * 2016-12-06 2018-01-23 Omnivision Technologies, Inc. Current generator
CN108205351A (zh) * 2016-12-06 2018-06-26 豪威科技股份有限公司 电流产生器
TW202013711A (zh) * 2018-09-21 2020-04-01 友達光電股份有限公司 畫素結構

Also Published As

Publication number Publication date
CN112866594A (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
US8553118B2 (en) Solid-state imaging apparatus
US9894309B2 (en) Ramp signal generator, and CMOS image sensor using the same
US9307173B2 (en) Signal processing circuit, solid-state imaging device, and camera system
KR101931349B1 (ko) 싱글-램프 아날로그-디지털 변환기를 이용한 ｃｍｏｓ 이미지 센서를 위한 연속 램프 발생기 설계 및 그 교정
TWI404411B (zh) 固態成像裝置、其控制方法及相機系統
CN111629161B (zh) 比较器及包括该比较器的图像感测装置
CN108401497B (zh) 图像传感器和图像传感器的输出补偿电路
JP2010016656A (ja) 比較器、比較器の校正方法、固体撮像素子、およびカメラシステム
US9344652B2 (en) Photoelectric conversion apparatus and image pickup system including an ad conversion unit to convert a signal into a digital signal
US9549138B2 (en) Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter
US20190379852A1 (en) Imaging device and camera
US10044964B2 (en) Column signal processing unit with driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and image pickup system
JP2005223908A (ja) Ｃｍｏｓイメージセンサのクランプ回路
US9559641B2 (en) Current mirror, control method, and image sensor
CN112866594B (zh) 电平调整电路和图像传感器
US10165214B2 (en) Imaging device and imaging system
US8723099B2 (en) Solid-state imaging apparatus
JP2017011346A (ja) 撮像装置及び撮像システム
US7683671B2 (en) Method, apparatus, and system providing power supply independent imager output driver having a constant slew rate
JP4615898B2 (ja) 動作安定画素バイアス回路
US8587689B2 (en) Time AD converter and solid state image pickup device
KR20200056734A (ko) 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
US20240137672A1 (en) Ramp signal generator for calibrating ramp linearity, operating method thereof, and image sensor device including the same
KR20190107855A (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
EP4181398A1 (en) Analog-to-digital converting circuit using auto-zero period optimization and operation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant