JP2017011346A - 撮像装置及び撮像システム - Google Patents

撮像装置及び撮像システム Download PDF

Info

Publication number
JP2017011346A
JP2017011346A JP2015121766A JP2015121766A JP2017011346A JP 2017011346 A JP2017011346 A JP 2017011346A JP 2015121766 A JP2015121766 A JP 2015121766A JP 2015121766 A JP2015121766 A JP 2015121766A JP 2017011346 A JP2017011346 A JP 2017011346A
Authority
JP
Japan
Prior art keywords
reference signal
time change
change rate
signal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015121766A
Other languages
English (en)
Other versions
JP6529352B2 (ja
JP2017011346A5 (ja
Inventor
遠藤 敏朗
Toshiro Endo
敏朗 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015121766A priority Critical patent/JP6529352B2/ja
Priority to US15/172,687 priority patent/US9749571B2/en
Publication of JP2017011346A publication Critical patent/JP2017011346A/ja
Publication of JP2017011346A5 publication Critical patent/JP2017011346A5/ja
Application granted granted Critical
Publication of JP6529352B2 publication Critical patent/JP6529352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】AD変換の精度を向上させることにより、より高精度な撮像が可能な撮像装置を提供すること。
【解決手段】画素アレイの一部の列の画素から出力される信号をAD変換する第1のAD変換部と、画素アレイの他の列の画素から出力される信号をAD変換する第2のAD変換部と、第1の時間変化率を有する参照信号及び第2の時間変化率を有する参照信号の少なくとも一方を第1のAD変換部に供給する第1の参照信号供給部と、第3の時間変化率を有する参照信号及び第4の時間変化率を有する参照信号の少なくとも一方を第2のAD変換部に供給する第2の参照信号供給部と、第1の時間変化率と第3の時間変化率との間の時間変化率の差、及び第2の時間変化率と第4の時間変化率との間の時間変化率の差の少なくとも一方を低減させるように、第1乃至第4の時間変化率の少なくとも1つを調整する調整手段とを有することを特徴とする。
【選択図】図1

Description

本発明は、撮像装置及び撮像システムに関する。
画素から読み出されたアナログ信号と参照信号(ランプ信号)との比較を行うことにより、アナログ信号をデジタル信号に変換するAD(Analog-to-Digital)変換回路が各画素列に対応して設けられた撮像装置が知られている。このような撮像装置において、ランプ信号の傾きを変えることによりAD変換後のデジタル信号の値を可変とする技術も知られている。
特許文献1には、ランプ信号線の配線長に起因するランプ信号の傾きの相違を、画素信号又はランプ信号のゲインを調整することにより補正し、出力画像に生じるシェーディングを抑制する技術が開示されている。
特開2009−130828号公報
特許文献1の撮像装置において、増幅回路内の抵抗値及び容量値には製造バラツキが存在するため、ゲイン調整の精度向上には限界がある。また、特許文献1にはランプ信号の傾きを可変とする技術を採用した場合において傾きの相異を補正することについては開示がない。
また、傾きが異なる複数のランプ信号を用いてAD変換を行う場合、容量分割によってランプ信号の傾きを変化させる構成が考えられるが、容量値の製造バラツキ等により各列回路に供給されるランプ信号の傾きにバラツキが生じることがある。これによりAD変換後の信号レベルに列ごとのバラツキが生じ、出力画像に対し縦縞などのノイズが発生する要因となり得る。
本発明は、上述の課題の少なくとも1つに鑑みてなされたものであり、AD変換の精度を向上させることにより、より高精度な撮像が可能な撮像装置を提供することを目的とする。
本発明の一観点によれば、行列状に配置された複数の画素を有する画素アレイと、前記画素アレイの一部の列の画素に対応して設けられ、対応する画素の各々から出力されるアナログ信号を、所定の時間変化率で電位が変化する参照信号と比較することによってデジタル信号にAD変換する第1のAD変換部と、前記画素アレイの他の列の画素に対応して設けられ、対応する画素の各々から出力されるアナログ信号を、所定の時間変化率で電位が変化する参照信号と比較することによってデジタル信号にAD変換する第2のAD変換部と、第1の時間変化率を有する参照信号と前記第1の時間変化率よりも小さい第2の時間変化率との少なくとも一方を前記第1のAD変換部に前記参照信号として供給する第1の参照信号供給部と、第3の時間変化率を有する参照信号と前記第3の時間変化率よりも小さい第4の時間変化率との少なくとも一方を前記第2のAD変換部に前記参照信号として供給する第2の参照信号供給部と、前記第1の時間変化率と前記第3の時間変化率との間の時間変化率の差、及び前記第2の時間変化率と前記第4の時間変化率との間の時間変化率の差の少なくとも一方を低減させるように、前記第1乃至第4の時間変化率の少なくとも1つを調整する調整手段とを有することを特徴とする撮像装置が提供される。
本発明によれば、AD変換の精度を向上させることにより、より高精度な撮像が可能な撮像装置が提供される。
第1の実施形態に係る撮像装置の構成を示す図である。 第1の実施形態に係る画素の構成を示す図である。 第1の実施形態に係る撮像装置の1水平期間における動作を説明するタイミングチャートである。 (a)は、第1の実施形態に係る参照信号切替回路の構成を示す図である。(b)は、参照信号の傾きの差について説明する図である。 第2の実施形態に係る参照信号切替回路の構成を示す図である。 (a)は、第3の実施形態に係る参照信号切替回路の構成を示す図である。(b)は、参照信号の傾きの差について説明する図である。 第1乃至3の実施形態における撮像装置の変形構成を示す図である。 第4の実施形態に係る撮像システムの構成を示す図である。
(第1の実施形態)
本発明を実施するための好適な形態について図面を用いて説明する。各図面を通じて同一の構成要素には同一の符号を付し、重複する説明は省略又は簡略化することもある。
図1は、本発明の第1の実施形態に係る撮像装置の構成を示す図である。撮像装置100は、画素アレイ10、タイミングジェネレータ(TG)40、垂直走査回路60及び読み出し回路80a、80bを有する。
画素アレイ10は、m行×n列を有する行列状に配置された複数の画素11を有する。画素アレイ10には、行ごとに配された行制御線H−1、H−2、…、H−m及び列ごとに配された垂直信号線V−1、V−2、…、V−nが設けられている。垂直走査回路60は、行制御線H−1、H−2、…、H−mを介して行ごとに各画素11に制御信号を供給する。各画素11は、入射された光を光電変換して得たアナログ信号を、各画素11が接続されている垂直信号線に出力する。なお、行制御線H−1、H−2、…、H−mの各々は、1本の配線として図示されているが、実際には複数の制御信号を伝送するための複数の配線により構成され得る。
奇数番目の列の画素11に接続された垂直信号線V−1、…、V−(n−1)は、読み出し回路80aに接続され、偶数番目の列の画素11に接続された垂直信号線V−2、…、V−nは、読み出し回路80bに接続される。しかしながら、上述のように各列の画素11が読み出し回路80aと読み出し回路80bに交互に接続されていることは必須ではない。画素アレイ10の一部の列の画素11が読み出し回路80aに接続され、他の列の画素11が読み出し回路80bに接続されていればよい。
読み出し回路80aは、電流源部20a、カウンタ34a、AD変換部35a、参照信号供給部38a、水平走査回路50a及び出力回路70aを有する。AD変換部35aは、比較部30a及びメモリ部33aを有する。比較部30aは差動入力型の複数の比較器36aを有し、メモリ部33aは複数のメモリ37aを有する。参照信号供給部38aは、参照信号生成回路31a及び参照信号切替回路32aを有する。
電流源部20aは、垂直信号線V−1、…、V−(n−1)に電流を供給する。垂直信号線V−1、…、V−(n−1)の各々は、複数の比較器36aの各々の入力端子の一方に入力される。参照信号生成回路31aは、電圧が時間経過とともに所定の時間変化率で変化する参照信号を出力する。参照信号は、例えば、電圧が経過時間に対し線形に変化するランプ信号とすることができる。参照信号切替回路32aは、参照信号生成回路31aから出力される参照信号の時間変化率を切り替える。すなわち、参照信号切替回路32aは、複数の時間変化率の中から1つの値を選択し、入力された参照信号の時間変化率を選択された値に変更して出力する回路である。参照信号切替回路32aから出力された参照信号は、複数の比較器36aの各々の入力端子の他方に入力される。各比較器36aは、垂直信号線の電圧と参照信号の電圧とを比較して、その大小関係を示す信号を出力する。
なお、図1に示す回路では参照信号供給部38aは、参照信号生成回路31aと参照信号切替回路32aとの2つに分離されているが、このように機能が分離されていることは必須ではない。すなわち、参照信号供給部38aは、複数の時間変化率の中から1つの時間変化率を有する参照信号をAD変換部35aに選択的に供給する機能を有していればよい。例えば1つの回路でこの機能を実現してもよく、3つ以上の回路でこの機能を実現してもよい。
カウンタ34aは、メモリ部33aにクロックパルスをカウントして得たカウント値を出力する。各比較器36aから出力される信号のレベルが変化すると、その時点のカウント値が、各比較器36aに対応するメモリ37aにデジタルデータとして保持される。これにより、画素11から出力されたアナログ信号がAD変換される。メモリ部33aに記憶されたデジタルデータは水平走査回路50aから出力される制御信号に応じて列ごとに出力回路70aに順次転送される。出力回路70aは、入力されたデジタルデータに対し演算処理を行って読み出し回路80aの外部に出力する。このようにして、読み出し回路80aは、画素アレイ10内の奇数列に配された画素11への入射光に基づく信号を出力する。
読み出し回路80bは、読み出し回路80aと同様の構成を有しているため、説明を省略する。読み出し回路80aと同様にして、読み出し回路80bは、画素アレイ10の偶数列に配された画素11への入射光に基づく信号を出力する。
TG40は、参照信号生成回路31a、31b、参照信号切替回路32a、32b、カウンタ34a、34b、水平走査回路50a、50b及び垂直走査回路60などの各動作に必要なクロック信号又はタイミング信号を生成し、供給する。
図2は、第1の実施形態に係る画素の構成を示す図である。以下の説明では1列目の画素に着目してその構成を説明するが、他の画素も同様の構成を有する。画素11は、フォトダイオード(PD)201、転送トランジスタ202、増幅トランジスタ203、リセットトランジスタ204及び選択トランジスタ205を有する。各トランジスタはMOSトランジスタにより構成される。以下、NMOSトランジスタとして説明するが、PMOSトランジスタであってもよい。転送トランジスタ202、リセットトランジスタ204及び選択トランジスタ205のゲートには、それぞれ制御信号PTX、PRES、PSELが入力される。
PD201は光電変換により入射光に応じた電荷を生成する光電変換素子である。PD201のアノードは接地されており、カソードは、転送トランジスタ202のソースに接続される。転送トランジスタ202のドレインは、増幅トランジスタ203のゲートノードであるフローティングディフュージョン(FD)206に接続される。リセットトランジスタ204のソースはFD206に接続され、ドレインには電源電圧が入力される。増幅トランジスタ203のドレインには電源電圧が入力され、ソースは選択トランジスタ205のドレインに接続される。選択トランジスタ205のソースは垂直信号線V−1に接続される。垂直信号線V−1には、電流源部20aに設けられた電流源208が接続される。電流源208は、増幅トランジスタ203にバイアス電流を供給する。これにより、増幅トランジスタ203と電流源208とによるソースフォロアアンプが構成される。すなわち、垂直信号線V−1にはFD206の電位に基づく電圧が出力される。
画素11は、リセットトランジスタ204を接続状態にして、FD206をリセットすることにより、リセット信号Vnを垂直信号線V−1に出力させることができる。さらに、画素11は、転送トランジスタ202を接続状態にして、PD201に蓄積された電荷をFD206に転送することができる。このとき、リセット信号に光電変換信号が重畳された信号である画素信号Vsが垂直信号線V−1に出力される。選択トランジスタ205は増幅トランジスタ203と垂直信号線V−1との間の電気的導通を制御することで、信号を出力させる行を選択する機能を有する。
図3は、第1の実施形態に係る撮像装置の1水平期間(画素行1行分)における動作を説明するタイミングチャートである。図3には、水平期間の開始タイミングを示す制御信号HDと、画素11の動作を列ごとに制御する制御信号PSEL、PRES、PTXの動作タイミングが示されている。図3にはさらに、垂直信号線V−1、…、V−nに出力される電圧と、参照信号切替回路32a、32bから出力される参照信号の電圧と、カウンタクロックと、デジタル出力とが示されている。
まず時刻t1において、制御信号PRESがハイレベルになり、リセットトランジスタ204を導通状態にしてFD206をリセットする。その後、制御信号PSELがハイレベルとなり、選択トランジスタ205が導通状態となり、FD206の電位に基づく電圧が垂直信号線V−1、…、V−nに出力されるようになる。
時刻t2において、制御信号PRESがローレベルになり、リセットトランジスタ204を非導通状態にする。これにより増幅トランジスタ203を介して、リセット信号Vnに対応するが垂直信号線V−1、…、V−nに出力される。
時刻t3以降の期間において、リセット信号Vnに対して、第1のAD変換(N変換)が行われる。すなわち、垂直信号線V−1、…、V−nに読み出されたリセット信号Vnの電圧は比較器36a、36bに入力され、参照信号の電圧と比較される。本実施形態では、AD変換時の参照信号の電圧は振幅Sg1又はSg2で時間に対して減少するランプ信号である。すなわち、参照信号の電圧の時間変化率は振幅Sg1又はSg2により定まる。リセット信号Vnの電圧と参照信号の電圧との大小関係が反転する時、比較器36a、36bの出力がHighからLow、あるいはLowからHighに遷移する。例えば、参照信号の振幅がSg1の場合、この比較器36a、36bの出力が変化するタイミングで、カウンタ34a、34bから出力されているカウンタ値N1が第1のデジタルデータとしてメモリ部33a、33bに記憶される。
続いて、画素信号に対する第2のAD変換が行われる。時刻t4において、制御信号PTXがハイレベルになり、転送トランジスタ202が導通状態になる。その後時刻t5において、制御信号PTXがローレベルになり、転送トランジスタ202が非導通状態になる。これにより、PD201に蓄えられた電荷がFD206に転送され、リセット信号Vnに転送された電荷に基づく信号が重畳され、その信号が垂直信号線V−1、…、V−nに画素信号Vsとして出力される。
リセット信号Vnに対する第1のAD変換の場合と同様に、画素信号Vsに対する第2のAD変換(S変換)が行われる。例えば、ランプ信号の振幅がSg1の場合、この比較器36a、36bの出力電位が反転するタイミングで、カウンタ34a、34bから出力されているカウンタ値S1が第2のデジタルデータとしてメモリ部33a、33bに記憶される。
各列のメモリ部33a、33bに記憶された第1及び第2のデジタルデータは、水平走査回路50a、50bにより順次出力回路70a、70bに転送される。出力回路70a、70bは第1のデジタルデータと第2のデジタルデータとの差分を取得する演算処理を行う。これにより、画素を構成するトランジスタの特性バラツキ及び比較器36a、36bの列ごとの特性バラツキに起因するノイズの影響を低減することができる。なお、出力回路70a、70bでは差分を取得する演算処理を行わず、撮像装置100の外部の信号処理部で同様の処理を行うように変形してもよい。
上述の第1及び第2のAD変換において取得されるデジタルデータの値は画素から出力される信号と、参照信号の傾きにより決定される。ここで、例えば参照信号の振幅を0.5倍にして振幅をSg1からSg2(=0.5×Sg1)へと変化させると、参照信号の傾きは0.5倍になる。このようにして得られた参照信号の振幅がSg2の参照信号を用いてAD変換を行うと、得られるデジタルデータは、N2=2×N1、S2=2×S1のように2倍の値となる。これはゲインが2倍となったことに相当するので、参照信号の振幅を変えることによりAD変換時のゲインアップを行うことができる。
図4(a)は、本発明の第1の実施形態に係る参照信号供給部38a、38bの構成を示す図である。本実施形態において、読み出し回路80aに設けられた参照信号切替回路32aは、バッファ301と、入力容量Cinとゲイン切替用容量C1、C2と、可変容量Cp1と、スイッチsw1、sw2、swpとを有する。各スイッチはゲートに入力される制御信号に応じて接続又は非接続となるNMOSトランジスタとするがこれに限定されない。可変容量Cp1は制御信号Psel_Cに応じて容量値が変化する素子である。
入力容量Cinは参照信号生成回路31aとバッファ301の入力端子との間に接続される。入力容量Cinとバッファ301の入力端子との間のノードには、さらにゲイン切替用容量C1、C2及び可変容量Cp1の一端が接続される。ゲイン切替用容量C1、C2の他端は、それぞれスイッチsw1、sw2のドレインに接続される。可変容量Cp1の他端は、スイッチswpのドレインに接続される。スイッチsw1、sw2、swpのソースは接地される。バッファ301の出力端子は、比較部30aに含まれる複数の比較器36aの2つの入力端子のうちの一方に接続される。
入力容量Cinに入力された参照信号は、入力容量Cinを介してバッファ301の入力端子に入力される。この参照信号の電圧をVrmpとすると、バッファ301に入力される電圧は、入力容量Cinとゲイン切替用容量C1又はゲイン切替用容量C2との容量分割により決定される。したがって、スイッチsw1、sw2の接続又は非接続を制御して容量分割比を変更することにより、比較器36aに入力される電圧を切り替えることができる。なお、以下の説明ではバッファ301から出力される電圧は入力電圧と同一(すなわちゲイン1)とするが、バッファ301は、1以外のゲインを与える増幅回路に置き換えてもよく、負のゲインを与える反転増幅回路に置き換えてもよい。
例えば、入力容量Cin及びゲイン切替用容量C1の容量値がいずれも容量値Cである場合、スイッチsw1、sw2、swpをすべて非接続状態にすることでゲイン1倍に対応する振幅Sg1が得られる。また、スイッチsw1を接続状態、スイッチsw2、swpを非接続状態にすることでゲイン2倍に対応する振幅Sg2が得られる。すなわち、参照信号供給部38aは、振幅Sg1に対応する第1の時間変化率を有する参照信号又は振幅Sg2に対応する第2の時間変化率を有する参照信号を選択的に出力可能である。これらの振幅Sg1、Sg2は次式で表される。
Sg1=Vrmp (1)
Sg2=Vrmp×(Cin/(Cin+C1))=Vrmp×(1/2) (2)
このようにスイッチsw1、sw2、swpの制御により参照信号の振幅をSg1からSg2と変えることで、参照信号の傾きは0.5倍になり、AD変換により得られるデジタルデータの値は2倍となる。この場合において、S変換で得られるデータと、N変換で得られるデータの双方が2倍となる。
参照信号切替回路32bも同様の回路構成を有しているが、参照信号切替回路32b内の各構成要素の符号には「’」を付加して表記する。参照信号切替回路32bから出力される参照信号の振幅について、ゲイン1倍に対応する振幅をSg1’、ゲイン2倍に対応する振幅をSg2’とそれぞれ表記すると、これらは式(1)、式(2)と同様に次式で表される。
Sg1’=Vrmp (3)
Sg2’=Vrmp×(Cin’/(Cin’+C1’)) (4)
すなわち、参照信号供給部38bは、振幅Sg1’に対応する第3の時間変化率を有する参照信号又は振幅Sg2’に対応する第4の時間変化率を有する参照信号を選択的に出力可能である。
入力容量Cinと入力容量Cin’が同一の値であり、かつゲイン切替用容量C1と、ゲイン切替用容量C1’が同一の値であればSg2とSg2’は同一の値となる。しかしながら、以下の要因によりこれらは同一の値とならないことがある。
本実施形態の撮像装置100は半導体基板上に半導体プロセス技術を用いて形成される。入力容量Cinとゲイン切替用容量C1は読み出し回路80aに含まれ、入力容量Cin’とゲイン切替用容量C1’は読み出し回路80bに含まれる。半導体基板上に撮像装置100を形成する際には、読み出し回路80aと読み出し回路80bは画素アレイ10を挟んで離れた位置に配置されることが多い。そのため、読み出し回路80aと読み出し回路80bの間で配線の形状、誘電体層の厚さなどの各容量素子の容量値を決定するパラメータのバラツキが大きくなりやすい。また、読み出し回路80aと読み出し回路80bの位置が離れていると、周辺の回路を含めた素子配置の違いにより各容量素子の容量値に差異が生じることもある。
これらの要因により、入力容量Cinと入力容量Cin’との間に大きな差が生じる場合がある。また、ゲイン切替用容量C1と、ゲイン切替用容量C1’との間に大きな差が生じる場合もある。
ここで一例として、ゲイン切替用容量C1とゲイン切替用容量C1’とが異なる容量値(C1>C1’)であり、入力容量Cinと入力容量Cin’とは同じ容量値である場合を考える。このとき、式(2)と式(4)より、Sg2≠Sg2’となり、図4(b)に示されるように、参照信号切替回路32aから出力される参照信号と参照信号切替回路32bから出力される参照信号との傾きが互いに異なる値となる。よって、参照信号の傾きには列ごとにバラツキが生じる。このため、AD変換により出力されるデジタルデータにも列ごとにバラツキが発生し、画像に縦縞などのノイズが生じることがある。
本実施形態の構成によればこのような要因により生じるデジタルデータのバラツキを低減することができる。例えば、スイッチswp’を接続状態にして、読み出し回路80bの可変容量Cp1’を接続し、さらに可変容量Cp1’の容量値を調整することにより、参照信号の傾きのバラツキを補正することができる。この補正方法について説明する。
スイッチswp’を接続状態として、可変容量Cp1’をバッファ301’の入力端子のノードに接続すると、Sg2’は以下の式(5)により表される。
Sg2’=Vrmp×(Cin’/(Cin’+C1’+Cp1’)) (5)
このとき、式(5)の可変容量Cp1’の容量値を、制御信号Psel_C’により以下の式(6)を満足するように選択すると、Sg2≒Sg2’となる。
Cp1’≒C1−C1’ (6)
これにより、出力されるデジタルデータのバラツキが低減され、画像のノイズも低減される。したがって、本実施形態によれば、AD変換の精度を向上させることができ、より高精度な撮像が可能な撮像装置が提供される。
上述の例とは逆に、ゲイン切替用容量C1’がゲイン切替用容量C1より大きい場合(C1’>C1)であっても本実施形態による補正方法は適用可能である。具体的には、スイッチswpを接続状態にして、読み出し回路80aの可変容量Cp1を接続し、さらに可変容量Cp1の容量値を調整することにより、参照信号の傾きのバラツキを補正することができる。
以上により、可変容量Cp1及びスイッチswp、又は可変容量Cp1’及びスイッチswp’はSg2とSg2’の値の差を低減させる調整手段として機能している。
なお、上述の2つの場合において、可変容量Cp1と可変容量Cp1’の両方を用いて調整を行ってもよい。
上述の説明ではゲインを1倍と2倍から選択する場合について述べたが、さらなる高ゲインを選択する場合においても、参照信号の傾きのバラツキを補正することができる。例えば、ゲイン切替用容量C2の容量値を2Cとし、ゲイン切替用容量C1とゲイン切替用容量C2とを合成容量として利用すれば、参照信号の電圧Vrmpの傾きは1/4になり、ゲインを4倍とすることができる。この場合であっても上述と同様に可変容量Cp1と可変容量Cp1’の少なくとも一方を用いて参照信号の傾きのバラツキを補正することができる。
また、例えば参照信号生成回路31aと参照信号生成回路31bの製造バラツキなどの要因により、低ゲイン側に対応する参照信号の振幅がSg1≠Sg1’となった場合であっても同様にして参照信号の傾きのバラツキを補正することができる。これにより、同様にSg1とSg1’の値の差を低減させることもできる。
なお、上述の説明では、ゲイン切替用容量C1とゲイン切替用容量C1’とが異なる容量値であり、入力容量Cinと入力容量Cin’とは同じ容量値である場合について述べたが、これに限られない。例えば、ゲイン切替用容量C1とゲイン切替用容量C1’とが同じ容量値であり、入力容量Cinと入力容量Cin’とが異なる容量値である場合であっても本実施形態の調整方法が適用可能である。また、ゲイン切替用容量C1とゲイン切替用容量C1’とが異なる容量値であり、かつ入力容量Cinと入力容量Cin’とも異なる容量値である場合であっても本実施形態の調整方法が適用可能である。
次に、上述の調整方法において、可変容量Cp1、Cp1’の具体的な容量値を決定する方法の一例について述べる。まず、垂直信号線V−1、…、V−nに所定の電圧(信号値)を供給する(以下、第1のアナログ信号と呼ぶ)。この第1のアナログ信号を振幅Sg1に対応する参照信号を用いてAD変換部35aでAD変換し、第1のデジタル信号を得る。次に、参照信号を振幅Sg2に対応するものに切り替えてAD変換部35aでAD変換し、第2のデジタル信号を得る。
さらに、この第1のアナログ信号を振幅Sg1’に対応する参照信号を用いてAD変換部35bでAD変換し、第3のデジタル信号を得る。次に、参照信号を振幅Sg2’に対応するものに切り替えてAD変換部35bでAD変換し、第4のデジタル信号を得る。このようにして、1つのアナログ信号に対し、第1乃至第4のデジタル信号を得ることができる。
ここで、振幅Sg1と振幅Sg1’が同一であれば理想的には第1のデジタル信号と第3のデジタル信号は同一となるはずであるが、振幅Sg1と振幅Sg1’に差がある場合、第1のデジタル信号と第3のデジタル信号は異なる値となる。そこで、第1のデジタル信号と第3のデジタル信号に基づいてこれらの差が低減されるように、より好ましくは同一となるように、可変容量Cp1、Cp1’の少なくとも1つを調整する。これにより、振幅Sg1と振幅Sg1’の差を低減させることができる。振幅Sg2と振幅Sg2’についても同様に第2のデジタル信号と第4のデジタル信号に基づいて調整することができる。
この調整方法はあくまでも一例であり、これに限られない。例えば、参照信号の傾き、各容量の容量値、プロセス検査用素子の特性等を実測して、それらのいずれかに基づいて調整を行ってもよい。撮像装置100又はこれを含む撮像システムを用いて撮影された画像に基づいて調整を行ってもよい。
また、参照信号切替回路32aは、各列の比較器36aに対応して各列に設けられていても良い。この場合には、参照信号生成回路31aが第1の時間変化率の参照信号および第1の時間変化率よりも小さい第2の時間変化率の参照信号を各列の参照信号切替回路32aに同時に出力する。そして、各列の参照信号切替回路32aが、対応する比較器36aに供給する参照信号を、第1の時間変化率の参照信号と第2の時間変化率の参照信号の一方とすればよい。
また、参照信号切替回路32bもまた、各列の比較器36bに対応して各列に設けられていても良い。この場合には、参照信号生成回路31bが第3の時間変化率の参照信号および第3の時間変化率よりも小さい第4の時間変化率の参照信号を各列の参照信号切替回路32bに同時に出力する。そして、各列の参照信号切替回路32bが、対応する比較器36bに供給する参照信号を、第3の時間変化率の参照信号と第4の時間変化率の参照信号の一方とすればよい。
このように、各列の比較器36a、36bに対応して参照信号切替回路32a、32bが設けられている場合、S変換を行う前に、各列の比較器36a、36bは対応する垂直信号線V−nに出力された画素信号Vsと所定の閾値との比較を行う。この比較の結果が、画素信号Vsが所定の閾値よりも大きいことを示す場合には、各列の参照信号切替回路32a、32bは、第1の時間変化率あるいは第3の時間変化率の参照信号を対応する比較器36a、36bに出力する。一方、比較の結果が、画素信号Vsが所定の閾値よりも小さいことを示す場合には、各列の参照信号切替回路32a、32bは、第2の時間変化率あるいは第4の時間変化率の参照信号を対応する比較器36a、36bに出力する。これにより、S変換において、各列の比較器36a、36bは、対応する垂直信号線V−nに出力された画素信号Vsの振幅に対応した参照信号と比較を行うことができる。
(第2の実施形態)
図5は、本発明の第2の実施形態に係る参照信号供給部38a、38bの構成を示す図である。
本実施形態において第1の実施形態と異なる点は、参照信号供給部38aのゲイン切替用容量C1、C2に並列接続され得る可変容量Cp1に代えて、可変容量Cp2が入力容量Cinに並列に接続され得る構成となっている点である。すなわち、参照信号切替回路32aは、入力容量Cinの一端にスイッチswpのドレインが接続され、スイッチswpのソースには可変容量Cp2の一端が接続される。可変容量Cp2の他端は、入力容量Cinの他端が接続される。
スイッチswpが非接続状態、すなわち、可変容量Cp2が入力容量Cinに並列接続されない場合の振幅Sg1、Sg1’、Sg2、Sg2’は、第1の実施形態の式(1)乃至(4)と同様であるため、説明を省略する。
ここで、第1の実施形態と同様の要因により、入力容量Cinと、入力容量Cin’とが異なる容量値(Cin<Cin’)であり、ゲイン切替用容量C1とゲイン切替用容量C1’とが同じ容量値(C1=C1’)である場合を考える。この場合、式(2)、式(4)より、Sg2≠Sg2’となる。この場合の補正方法について説明する。
スイッチswpを接続状態として、可変容量Cp1をバッファ301の入力端子のノードに接続すると、Sg2’とSg2は以下の式(7)と式(8)で表される。
Sg2’=Vrmp×(Cin’/(Cin’+C1’))=Vrmp×(1/2)(7)
Sg2=Vrmp×(Cin+Cp2)/(Cin+Cp2+C1)) (8)
このとき、式(8)の可変容量Cp2の容量値を、制御信号Psel_Cにより以下の式(9)を満足するように選択すると、Sg2≒Sg2’となる。これにより、出力されるデジタルデータのバラツキが低減され、画像のノイズも低減される。よって、本実施形態の構成においても第1の実施形態と同様の効果が得られる。
Cp2≒Cin’−Cin (9)
本実施形態では参照信号生成回路31aにのみ可変容量Cp2を接続させて参照信号の傾きのバラツキを補正しているが、可変容量Cp2と可変容量Cp2’の両方を用いて調整を行ってもよい。
また、例えば参照信号生成回路31aと参照信号生成回路31bの製造バラツキなどの要因により、低ゲイン側に対応する参照信号の振幅がSg1≠Sg1’となった場合であっても同様にして参照信号の傾きのバラツキを補正することができる。
入力容量CinとCin’、ゲイン切替用容量C1とC1’、ゲイン切替用容量C2とC2’の各々はいずれもバラツキが生じうる。したがって、第1の実施形態と第2の実施形態を組み合わせて可変容量Cp1、Cp1’及び可変容量Cp2、Cp2’の両方を備えるように撮像装置100を構成することにより、さらに容易に参照信号の傾きのバラツキを補正することができる。
(第3の実施形態)
図6(a)は、本発明の第3の実施形態に係る参照信号供給部38a、38bの構成を示す図である。本実施形態の参照信号供給部38a、38bでは、第1及び第2の実施形態で述べた参照信号生成回路31a、31bの機能と参照信号切替回路32a、32bの機能とが一体となっている。
本実施形態において第1の実施形態と異なる点は、参照信号生成回路31a、31b及び入力容量Cin、Cin’に代えて、電流源304、304’がそれぞれ設けられており、さらにスイッチsw3、sw3’が追加されている点である。電流源304、304’はバッファ301、301’の入力端子にそれぞれ接続される。スイッチsw3、sw3’はバッファ301、301’の入力端子のノードの電圧をグラウンド電圧にリセットするために用いられる。したがって、AD変換を行う期間においてスイッチsw3、sw3’は非接続とするため、以下の説明ではスイッチsw3、sw3’は非接続であるものとする。
参照信号供給部38aについて説明する。電流源304は、一定値の充電電流Iをゲイン切替用容量C1、C2等の容量に供給して、これらの容量に電荷を蓄積させる。これにより、充電時間に応じて変化する参照信号が生成される。各容量素子の容量値を合計した容量値をC、参照信号の電圧をV、充電電流をIとすると、参照信号の傾き(時間変化率)aは以下の式(10)で表される。
a=dV/dt=I/C (10)
すなわち、参照信号の傾きaは、充電電流Iに比例し、容量値Cに反比例する。例えば、ゲイン切替用容量C1、C2の容量値がC1=C2の関係を有している場合を考える。スイッチsw1が接続状態であり、スイッチsw2、swpが非接続状態であるときの、参照信号供給部38aから出力される参照信号の傾きをa1とする。スイッチsw1、sw2が接続状態であり、スイッチswpが非接続状態であるとき、参照信号供給部38aから出力される参照信号の傾きをa2とする。このとき、参照信号供給部38aから出力される参照信号の傾きa1、a2、すなわちゲインa1、a2は以下の式(11)、式(12)で表される。
a1=(I/C1) (11)
a2=(I/(C1+C2))=a1×(1/2) (12)
よって、充電電流Iを一定にして、ゲイン切替用容量C1、C2の接続関係を制御することで参照信号の傾きをa1又はa2に切り替えることができる。例えば、参照信号の傾きをa1からa2へと変えることで、AD変換により得られるデジタルデータは2倍となる。この場合において、S変換で得られるデータと、N変換で得られるデータの双方が2倍となる。
参照信号供給部38bも同様の回路構成を有しているが、参照信号供給部38b内の各構成要素の符号には「’」を付加して表記する。参照信号供給部38bに接続される電流源304’から供給される充電電流をI’とすると、参照信号供給部38bから出力される参照信号の傾きa1’、a2’、すなわちゲインa1’とa2’は以下の式(13)、式(14)で表される。
a1’=(I’/C1’) (13)
a2’=(I’/(C1’+C2’))=a1’×(1/2) (14)
ここで、第1の実施形態と同様の要因により、ゲイン切替用容量C1、C1’が異なる容量値(C1<C1’)となっている場合を考える。この場合、式(11)、式(13)、及び式(12)、式(14)より、傾きはa1≠a1’、a2≠a2’となる。この場合の補正方法の一例として、a1≒a1’とする方法について説明する。
スイッチswpを接続状態として、可変容量Cp3をバッファ301の入力端子のノードに接続すると、a1は以下の式(15)で表される。
a1=(I/(C1+Cp3)) (15)
このとき、式(15)の可変容量Cp3の容量値を、制御信号Psel_Cにより以下の式(16)を満足するように選択すると、a1≒a1’となる。これにより、出力されるデジタルデータのバラツキが低減され、画像のノイズも低減される。よって、本実施形態の構成においても第1及び第2の実施形態と同様の効果が得られる。
Cp3=C1’−C1 (16)
本実施形態では参照信号供給部38aにのみ可変容量Cp3を接続させてバラツキを参照信号の傾きを補正しているが、可変容量Cp3’を用いて調整を行ってもよく、可変容量Cp3と可変容量Cp3’の両方を用いて調整を行ってもよい。
また、高ゲイン側に対応する参照信号の傾きa2、a2’に対しても同様にして参照信号の傾きのバラツキを補正することができる。
また、上述の説明では可変容量Cp3、Cp3’により参照信号の傾きのバラツキを補正しているが、電流源304、304’が出力する充電電流I、I’の値の少なくとも一方を変化させて、参照信号の傾きのバラツキを補正するように変形してもよい。
第1乃至第3の実施形態において、奇数番目の列の画素11に接続された垂直信号線V−1、…、V−(n−1)は、読み出し回路80aに接続され、偶数番目の列の画素11に接続された垂直信号線V−2、…、V−nは、読み出し回路80bに接続される。しかしながら、本発明はこの構成に限定されるものではない。例えば、図7に示されるように、画素アレイ10を1列目からk列目まで(左側領域)とk+1列目からn列目まで(右側領域)の2つに分割する。すなわち、左側領域、右側領域はいずれも画素アレイ10内の連続する複数の列を含む。このとき、左側領域の画素11に接続された垂直信号線V−1、…、V−kは、読み出し回路80aに接続され、右側領域の画素11に接続された垂直信号線V−(k+1)、…、V−nは、読み出し回路80bに接続されるように構成してもよい。
(第4の実施形態)
上述の各実施形態の撮像装置は、種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図8に、第4の実施形態に係る撮像システムの一例としてデジタルスチルカメラに、上述した実施形態のいずれかの撮像装置を適用した撮像システムのブロック図を示す。
図8に例示した撮像システムは、撮像装置100、レンズ152の保護のためのバリア151、被写体の光学像を撮像装置100に結像させるレンズ152、及びレンズ152を通過する光量を可変にするための絞り153を有する。レンズ152及び絞り153は撮像装置100に光を導く光学系である。撮像装置100は、上述した実施形態のいずれかの撮像装置100である。また、図8に例示した撮像システムは、撮像装置100より出力される出力信号の処理を行う信号処理部155を有する。信号処理部155は、撮像装置100が出力する信号に基づいて画像を生成する。具体的には、信号処理部155は、その他、必要に応じて、各種の補正及び圧縮を行って、画像データを出力する。また、信号処理部155は、撮像装置100が出力する信号を用いて、焦点検出を行う機能をさらに有していてもよい。
図8に例示した撮像システムは、さらに、画像データを一時的に記憶するためのバッファメモリ部156、外部コンピュータ等と通信するための外部インターフェース部(外部I/F部)157を有する。さらに、撮像システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体159、記録媒体159に記録又は読み出しを行うための記録媒体制御インターフェース部(記録媒体制御I/F部)158を有する。なお、記録媒体159は、撮像システムに内蔵されていてもよく、着脱可能であってもよい。
さらに、撮像システムは、各種演算とデジタルスチルカメラ全体を制御する制御・演算部1510、撮像装置100と信号処理部155に各種タイミング信号を出力するタイミング発生部1511を有する。ここで、タイミング信号などは、外部から入力されてもよく、撮像システムは少なくとも撮像装置100と、撮像装置100から出力された出力信号を処理する信号処理部155とを有すればよい。
以上のように、本実施形態の撮像システムは、撮像装置100を適用して撮像動作を行うことが可能である。
本発明が適用される実施形態は、上述の第1乃至第4の実施形態に限られるものではなく種々の変形が可能である。例えば、第1乃至第4の実施形態に示した構成を任意に2つ以上選択して組み合わせてもよい。
また、第4の実施形態に示した撮像システムは、本発明の撮像装置を適用しうる撮像システムの一例を示したものであり、本発明の撮像装置を適用可能な撮像システムは図8に示した構成に限定されるものではない。
上述の各実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。
10 画素アレイ
11 画素
35a (第1の)AD変換部
35b (第2の)AD変換部
38a (第1の)参照信号供給部
38b (第2の)参照信号供給部
Cp1、Cp1’ 可変容量(調整手段)

Claims (12)

  1. 行列状に配置された複数の画素を有する画素アレイと、
    前記画素アレイの一部の列の画素に対応して設けられ、対応する画素の各々から出力されるアナログ信号を、所定の時間変化率で電位が変化する参照信号と比較することによってデジタル信号にAD変換する第1のAD変換部と、
    前記画素アレイの他の列の画素に対応して設けられ、対応する画素の各々から出力されるアナログ信号を、所定の時間変化率で電位が変化する参照信号と比較することによってデジタル信号にAD変換する第2のAD変換部と、
    第1の時間変化率を有する参照信号と前記第1の時間変化率よりも小さい第2の時間変化率との少なくとも一方を前記第1のAD変換部に前記参照信号として供給する第1の参照信号供給部と、
    第3の時間変化率を有する参照信号と前記第3の時間変化率よりも小さい第4の時間変化率との少なくとも一方を前記第2のAD変換部に前記参照信号として供給する第2の参照信号供給部と、
    前記第1の時間変化率と前記第3の時間変化率との間の時間変化率の差、及び前記第2の時間変化率と前記第4の時間変化率との間の時間変化率の差の少なくとも一方を低減させるように、前記第1乃至第4の時間変化率の少なくとも1つを調整する調整手段と
    を有することを特徴とする撮像装置。
  2. 前記第1の時間変化率と前記第3の時間変化率との間の時間変化率の差、及び前記第2の時間変化率と前記第4の時間変化率との間の時間変化率の差は、前記第1及び前記第2の参照信号供給部の製造バラツキ又は素子配置の違いに起因する差であることを特徴とする請求項1に記載の撮像装置。
  3. 前記第1の参照信号供給部は、供給する参照信号の時間変化率を選択することにより、前記第1のAD変換部におけるAD変換のゲインを変化させ、
    前記第2の参照信号供給部は、供給する参照信号の時間変化率を選択することにより、前記第2のAD変換部におけるAD変換のゲインを変化させる、
    ことを特徴とする請求項1又は2に記載の撮像装置。
  4. 前記第1のAD変換部に対応する前記画素アレイの前記一部の列は、前記画素アレイの奇数番目の列であり、
    前記第2のAD変換部に対応する前記画素アレイの前記他の列は、前記画素アレイの偶数番目の列である
    ことを特徴とする請求項1乃至3のいずれか1項に記載の撮像装置。
  5. 前記第1のAD変換部に対応する前記画素アレイの前記一部の列、及び前記第2のAD変換部に対応する前記画素アレイの前記他の列の各々は、前記画素アレイに含まれる連続する複数の列であることを特徴とする請求項1乃至3のいずれか1項に記載の撮像装置。
  6. 前記第1の参照信号供給部及び前記第2の参照信号供給部の各々は、容量分割により前記参照信号の時間変化率を変化させる第1の容量及び第2の容量を備え、
    前記調整手段は、前記第1の容量又は前記第2の容量に並列接続される可変容量である
    ことを特徴とする請求項1乃至4のいずれか1項に記載の撮像装置。
  7. 前記第1の参照信号供給部及び前記第2の参照信号供給部の各々は、
    第1の容量及び第2の容量と、
    前記第1の容量及び前記第2の容量に電流を供給して、前記第1の容量及び前記第2の容量に充電時間に応じて変化する電圧を生じさせる電流源と
    を備え、
    前記調整手段は、前記第1の容量又は前記第2の容量に並列接続される可変容量である
    ことを特徴とする請求項1乃至4のいずれか1項に記載の撮像装置。
  8. 前記第1の参照信号供給部及び前記第2の参照信号供給部の各々は、
    第1の容量と、
    第2の容量と、
    前記第1の容量及び前記第2の容量に電流を供給することにより、前記第1の容量及び前記第2の容量に充電時間に応じて変化する電圧を生じさせる電流源と
    を備え、
    前記調整手段は、前記第1の参照信号供給部の電流源又は前記第2の参照信号供給部の電流源が供給する電流の値を変化させる手段である
    ことを特徴とする請求項1乃至4のいずれか1項に記載の撮像装置。
  9. 前記第1のAD変換部は、
    前記第1の参照信号供給部から供給される前記第1の時間変化率を有する参照信号を用いて、所定の信号値を有する第1のアナログ信号をAD変換して第1のデジタル信号を生成し、
    前記第1の参照信号供給部から供給される前記第2の時間変化率を有する参照信号を用いて、前記第1のアナログ信号をAD変換して第2のデジタル信号を生成する
    ように構成され、
    前記第2のAD変換部は、
    前記第2の参照信号供給部から供給される前記第3の時間変化率を有する参照信号を用いて、前記第1のアナログ信号をAD変換して第3のデジタル信号を生成し、
    前記第2の参照信号供給部から供給される前記第4の時間変化率を有する参照信号を用いて、前記第1のアナログ信号をAD変換して第4のデジタル信号を生成する
    ように構成され、
    前記調整手段は、前記第1乃至第4のデジタル信号に基づいて、前記第1乃至第4の時間変化率の少なくとも1つを調整することを特徴とする請求項1乃至8のいずれか1項に記載の撮像装置。
  10. 前記調整手段は、前記第1のデジタル信号と前記第3のデジタル信号との間の信号値の差、及び前記第2のデジタル信号と前記第4のデジタル信号との間の信号値の差の少なくとも一方を低減させるように、前記第1乃至第4の時間変化率の少なくとも1つを調整することを特徴とする請求項9に記載の撮像装置。
  11. 第1の切替回路と、第2の切替回路とを有し、
    前記第1の参照信号供給部は前記第1の切替回路に前記第1の時間変化率の参照信号と前記第2の時間変化率の参照信号とを供給し、
    前記第2の参照信号供給部は前記第2の切替回路に前記第3の時間変化率の参照信号と前記第4の時間変化率の参照信号とを供給し、
    前記第1のAD変換部と前記第2のAD変換部のそれぞれは、対応する画素から出力される前記アナログ信号と所定の閾値とを比較し、
    前記第1の切替回路は、前記第1のAD変換部による前記アナログ信号と所定の閾値との比較の結果が、前記アナログ信号が前記所定の閾値よりも振幅が大きいことを示す場合には、前記第1の時間変化率の参照信号を前記第1のAD変換部に供給し、
    前記第1の切替回路は、前記第1のAD変換部による前記アナログ信号と所定の閾値との比較の結果が、前記アナログ信号が前記所定の閾値よりも振幅が小さいことを示す場合には、前記第2の時間変化率の参照信号を前記第1のAD変換部に供給し、
    前記第2の切替回路は、前記第2のAD変換部による前記アナログ信号と所定の閾値との比較の結果が、前記アナログ信号が前記所定の閾値よりも振幅が大きいことを示す場合には、前記第3の時間変化率の参照信号を前記第2のAD変換部に供給し、
    前記第2の切替回路は、前記第2のAD変換部による前記アナログ信号と所定の閾値との比較の結果が、前記アナログ信号が前記所定の閾値よりも振幅が小さいことを示す場合には、前記第4の時間変化率の参照信号を前記第2のAD変換部に供給することを特徴とする請求項1乃至10のいずれか1項に記載の撮像装置。
  12. 請求項1乃至11のいずれか1項に記載の撮像装置と、
    前記撮像装置から出力される信号に基づいて画像を生成する信号処理部と
    を有することを特徴とする撮像システム。
JP2015121766A 2015-06-17 2015-06-17 撮像装置及び撮像システム Active JP6529352B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015121766A JP6529352B2 (ja) 2015-06-17 2015-06-17 撮像装置及び撮像システム
US15/172,687 US9749571B2 (en) 2015-06-17 2016-06-03 Imaging apparatus and imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015121766A JP6529352B2 (ja) 2015-06-17 2015-06-17 撮像装置及び撮像システム

Publications (3)

Publication Number Publication Date
JP2017011346A true JP2017011346A (ja) 2017-01-12
JP2017011346A5 JP2017011346A5 (ja) 2018-07-26
JP6529352B2 JP6529352B2 (ja) 2019-06-12

Family

ID=57588712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015121766A Active JP6529352B2 (ja) 2015-06-17 2015-06-17 撮像装置及び撮像システム

Country Status (2)

Country Link
US (1) US9749571B2 (ja)
JP (1) JP6529352B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182458A (ja) * 2017-04-07 2018-11-15 キヤノン株式会社 信号処理装置及び方法、撮像素子、及び撮像装置
WO2023058345A1 (ja) * 2021-10-06 2023-04-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7303682B2 (ja) * 2019-07-19 2023-07-05 キヤノン株式会社 光電変換装置及び撮像システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059991A (ja) * 2005-08-22 2007-03-08 Sony Corp Da変換装置、ad変換装置、半導体装置
JP2009303088A (ja) * 2008-06-17 2009-12-24 Panasonic Corp 固体撮像装置、その駆動方法及びカメラ
JP2011114785A (ja) * 2009-11-30 2011-06-09 Renesas Electronics Corp 固体撮像装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4325681B2 (ja) * 2007-02-13 2009-09-02 ソニー株式会社 固体撮像装置、撮像装置
JP2009130828A (ja) 2007-11-27 2009-06-11 Konica Minolta Business Technologies Inc 固体撮像装置
JP5375277B2 (ja) * 2009-04-02 2013-12-25 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ad変換装置、ad変換方法
JP5893573B2 (ja) * 2012-02-09 2016-03-23 キヤノン株式会社 固体撮像装置
JP5847737B2 (ja) * 2012-03-30 2016-01-27 キヤノン株式会社 光電変換装置および撮像システム
JP5893550B2 (ja) * 2012-04-12 2016-03-23 キヤノン株式会社 撮像装置及び撮像システム
JP2014131147A (ja) * 2012-12-28 2014-07-10 Canon Inc 光電変換装置、撮像システム、および光電変換装置の駆動方法
JP6486001B2 (ja) * 2013-12-25 2019-03-20 キヤノン株式会社 Ad変換器、ad変換装置、光電変換装置、撮像システム、およびad変換方法
JP2015162751A (ja) * 2014-02-26 2015-09-07 キヤノン株式会社 光電変換装置および撮像システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059991A (ja) * 2005-08-22 2007-03-08 Sony Corp Da変換装置、ad変換装置、半導体装置
JP2009303088A (ja) * 2008-06-17 2009-12-24 Panasonic Corp 固体撮像装置、その駆動方法及びカメラ
JP2011114785A (ja) * 2009-11-30 2011-06-09 Renesas Electronics Corp 固体撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182458A (ja) * 2017-04-07 2018-11-15 キヤノン株式会社 信号処理装置及び方法、撮像素子、及び撮像装置
WO2023058345A1 (ja) * 2021-10-06 2023-04-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Also Published As

Publication number Publication date
JP6529352B2 (ja) 2019-06-12
US20160373675A1 (en) 2016-12-22
US9749571B2 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
KR101970435B1 (ko) 고체 촬상 장치 및 카메라 시스템
US10805564B2 (en) A/D conversion circuit, and solid-state image pickup apparatus
JP5034610B2 (ja) 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
US10609320B2 (en) Photoelectric conversion device and method of driving photoelectric conversion device
US9029752B2 (en) Solid state imaging apparatus including reference signal generator with a slope converting circuit
US9185313B2 (en) Solid-state imaging device, method of driving the same, signal processing method for the same, and imaging apparatus
JP6164869B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
US9232166B2 (en) Photoelectric conversion apparatus, method for driving the same, and photoelectric conversion system using first and second analog-to-digital converters to convert analog signal from respective plural electrical signal supply units based on signal change
US9979913B2 (en) Driving method of imaging device and driving method of imaging system
JP2016201649A (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
JP7116599B2 (ja) 撮像装置、半導体装置及びカメラ
US10038863B2 (en) Image sensing device
JP2017147700A (ja) 撮像装置、撮像システム、撮像装置の駆動方法
JP6529352B2 (ja) 撮像装置及び撮像システム
JP6532224B2 (ja) 撮像装置、撮像システム、及び撮像装置の駆動方法
US9386251B2 (en) Image pickup device, image pickup system, and method of driving image pickup device in which comparison start times are controlled
US10834353B2 (en) Image sensor and control method therefor, and image capturing apparatus
JP6410882B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
JP6238573B2 (ja) 撮像装置の駆動方法、撮像装置、撮像システム
JP6479136B2 (ja) 撮像装置の駆動方法、撮像装置、撮像システム
JP6060500B2 (ja) 撮像素子
JP7243765B2 (ja) 撮像素子及び撮像装置
JP6598505B2 (ja) 撮像装置、および、撮像システム
JP2017011514A (ja) 固体撮像装置及びその駆動方法

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20171214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190514

R151 Written notification of patent or utility model registration

Ref document number: 6529352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151