JP5847737B2 - 光電変換装置および撮像システム - Google Patents

Description

本発明は、光電変換装置および撮像システムに関し、特にＡＤ変換器を備えるものに関する。

ＡＤ変換器を備えた撮像装置が知られている。その中で、特許文献１には、時間に対して変化する参照信号とアナログ信号とを比較するＡＤ変換器が記載されている。特許文献１によれば、１個の画素からの画像信号に対して、その信号レベルに応じて参照信号の傾きを変えることで、信号レベルに応じた分解能のデジタル信号を得ることが記載されている。

特開２０１０−４５７８９号公報

しかしながら、特許文献１は、ＡＤ変換器に含まれる比較器オフセット電圧のばらつきが考慮されていなかったため、正確にＡＤ変換できない恐れがあった。
本発明は、上述の問題を解決することを目的とする。

本発明に関わる光電変換装置は、光電変換により信号を生成する画素と、ＡＤ変換部と、参照信号供給部と、制御部とを有し、前記参照信号生成部は、時間に対して第１の変化率で変化する第１の参照信号と、前記第１の変化率よりも小さい第２の変化率で変化する第２の参照信号と、を前記ＡＤ変換部に供給し、前記制御部は、前記ＡＤ変換部に、前記画素から出力された信号が比較レベルよりも大きい場合には、第１の期間に、前記第１の参照信号を用いて、前記画素から出力された信号をデジタル信号に変換させ、前記画素から出力された信号が比較レベルよりも小さい場合には、第２の期間に、前記第２の参照信号を用いて、前記画素から出力された信号をデジタル信号に変換させ、前記第２の期間を前記第１の期間よりも長くすることを特徴とする。

本発明によれば、ＡＤ変換の正確性を向上させることができる。

実施例１に係る撮像素子の構成図である。 実施例１に係る動作を示すタイミング図である。 ＡＤ変換されたデータのビットシフトを説明する概念図である。 実施例１に係る参照信号を説明する図である。 本発明の原理を説明する図である。 実施例１に係る出力回路の構成図である。 傾き誤差を説明する図である。 実施例１に係る撮像素子の構成を示す図である。 実施例１に係る動作を説明する図である。 実施例２に係る撮像システムの構成を示す図である。

（実施例１）
図１は、本発明の実施例に係る撮像素子１００の概略構成図である。１００は光電変換装置としての撮像素子であり、受光した被写体像を光電変換し、その電気信号をデジタル信号として出力する。撮像素子１００は、画素部１０、垂直走査回路１５、増幅部２０、ランプ信号発生回路（参照信号発生回路）２５、比較部３０、カウンタ部４０、メモリ部５０、出力回路６０、水平走査回路６５、タイミング発生回路（ＴＧ）７０を有する。タイミング発生回路ＴＧは、制御部としての機能を有する。ＡＤ変換部は、比較部３０とカウンタ部４０とを含んで構成される。画素部１０は、２次元行列状に配置された複数の画素１０−１を有する。画素１０−１は、光電変換により画素信号を生成する。垂直走査回路１５は、駆動パルスＸ−１，Ｘ−２，・・・を画素部１０に出力する。増幅部２０は、画素部１０からの画素信号を増幅する。ランプ信号発生回路２５は、画素信号との比較信号として、時間に対して変化するランプ信号（参照信号）を生成する。比較部３０は、増幅部２０により増幅された画素信号とランプ信号とを比較する。カウンタ部４０は、比較部３０が比較結果を出力するまでカウントする。メモリ部（補正部）５０は、カウンタ部４０のカウントデータを保持し、保持データのビットシフト及び演算を行う。水平走査回路６５は、水平走査により、メモリ部５０からのデータを出力回路６０へ転送する。タイミング発生回路７０は、上記回路ブロックをそれぞれタイミング制御する。

画素部１０は複数の画素１０−１がエリア上に配置されているが、図１では簡略して４画素のみを図示している。各画素１０−１の行は垂直走査回路１５からの駆動パルスＸ−１，Ｘ−２により順次駆動される。各画素１０−１のリセット状態における画素１０−１に基づく基準信号（リセット信号）と各画素１０−１の非リセット状態における画素１０−１に基づく有効信号（光電変換信号）は、垂直出力線Ｖ−１〜Ｖ−ｎを経て増幅部２０へ導かれる。増幅部２０からメモリ部５０までは垂直出力線Ｖ−１〜Ｖ−ｎ毎に各回路が設けられている。増幅部２０の各増幅回路２０−１は画素１０−１からの信号を単に増幅する機能のみであっても良いし、有効信号から基準信号の差分処理を行うことによりノイズを低減するＣＤＳ処理機能を有しても良い。増幅部２０で増幅することにより、比較部３０で発生するノイズの影響を小さくすることができる。増幅器部２０にＣＤＳ処理機能を設けない場合は比較部３０の入力部でＣＤＳ処理を行うことができる。

比較部３０は、増幅部２０からの画素列に対応した比較回路３０−１と、複数のランプ信号からの一つを選択する選択回路３０−２とを有する。比較部３０は、増幅回路２０−１からの基準信号と時間に対する変化率が小さいランプ信号とを比較した後、有効信号のレベルが比較レベルである比較電圧より大きいか、小さいかを判定し、その結果に応じて有効信号と比較するランプ信号を選択し、比較を行う。上記の比較電圧は、有効信号のＳＮ比を考慮して設定される。カウンタ部４０は、１つの画素に対して２回の変換動作を行う。１回目では、比較部３０は基準信号と時間に対する変化率が小さいランプ信号とを比較し、カウンタ部４０はランプ信号の立ち上がりから比較部３０の出力信号が反転するまでダウンカウントする。基準信号とは、例えば増幅部２０の入力をリセットした時に出力される信号や、増幅部２０がない構成であれば画素１０−１の出力をリセットした時に出力される信号である。２回目では、有効信号のレベルが大きい場合は、比較部３０は、有効信号と時間に対する変化率が大きいランプ信号とを比較し、カウンタ部４０は、ランプ信号の時間に対する変化率が小と大の分解能比を補正してアップカウントを行う。その結果としての多ビット数のＡＤ変換データは、メモリ部５０のメモリ回路５０−１に保持される。有効信号とは、光電変換によって得られる画素１０−１からの信号を増幅部２０で増幅したものや、増幅部２０がない場合には画素１０−１からの信号である。有効信号のレベルが小さい場合は、基準信号のダウンカウント結果に引き続き、比較部３０は有効信号と時間に対する変化率が小さいランプ信号とを比較し、カウンタ部４０はアップカウントを行う。その結果は、ＡＤ変換データとして、メモリ部５０のメモリ回路５０−１に保持される。メモリ回路５０−１に保持されたＡＤ変換データは、水平走査回路６５からの走査パルスにより出力回路６０へ転送される。メモリ回路５０−１は、フラグ信号を保持するフラグメモリを有しても良い。また、出力回路６０は、メモリ回路から転送された信号に補正処理を施す機能を有しても良い。

以上述べたように、撮像素子１００は、有効信号のレベルによらず、基準信号と時間に対する変化率が小さいランプ信号と比較するので、高分解能の基準信号のＡＤ変換データを取得できる。有効信号のＡＤ変換データから基準信号のＡＤ変換データを補正処理するので、結果的に高精度、多ビット数のＡＤ変換データが得られる。また、１個の比較回路３０−１が、有効信号のレベルに応じて、ランプ信号と比較するので、少ないビット数のＡＤ変換処理を行い、高速化出来る。

図２（Ａ）は、本実施例の撮像素子１００の駆動方法を示すタイミング図である。

図２（Ａ）において、期間Ｔａｄは、比較回路に入力されるアナログ信号Ｖａの基準信号及び有効信号のＡＤ変換期間である。期間Ｔｄａｔａは、ＡＤ変換データを転送する転送期間である。期間Ｔａｄの中で、期間Ｔｄが画素からの基準信号のＡＤ変換期間で、そのための比較信号が基準信号用ランプ信号（基準信号用参照信号）ＶＲである。期間Ｔｊが有効信号の信号レベル判定期間であり、そのための比較信号が比較電圧ＶＲＥＦである。また、期間Ｔｕが有効信号のＡＤ変換期間で、そのための比較信号が有効信号用ランプ信号（有効信号用参照信号）ＶＨ又はＶＬである。増幅回路２０−１の出力信号Ｖａは、主に図示のような基準信号と有効信号とを取り、比較回路３０−１の入力端子へ導かれる。比較回路３０−１のもう一方の入力端子には信号Ｖａの比較信号であるランプ信号ＶＲＡＭＰが入力される。ここで、基準信号とは、比較部３０よりも前にＣＤＳ回路を備える場合には、例えば増幅回路の入力をリセットしたことによって出力される信号である。一方、ＣＤＳ回路を持たない場合には、フローティングディフュージョン部をリセットしたことに対応して垂直信号線に出力される信号に相当する。同様に、有効信号とは、例えば比較部３０よりも前にＣＤＳ回路を備える場合には、ノイズが低減された後の信号である。一方、ＣＤＳ回路を持たない場合には、フォトダイオードで発生した電荷をフローティングディフュージョン部に転送したことによって垂直信号線に出力される信号に相当するランプ信号発生回路２５は、タイミング発生回路７０の制御信号ＣＮＴ２に制御されて、ランプ信号ＶＨ／比較電圧ＶＲＥＦとランプ信号ＶＬ／ランプ信号ＶＲを生成する。ランプ信号ＶＨは傾きが大きい上位ビット用のランプ信号であり、ランプ信号ＶＬは傾きが小さい下位ビット用のランプ信号である。また、比較電圧ＶＲＥＦは有効信号のレベルを判定するための比較基準信号であり、基準信号用ランプ信号ＶＲは基準信号と比較するランプ信号である。これら４種のランプ信号は、タイミング発生回路７０の制御信号ＣＮＴ１により制御される選択回路３０−２により選択され、比較回路３０−１へ入力される。また、タイミング発生回路７０は、制御信号ＣＮＴ２によりランプ信号発生回路２５を制御する。

次に、比較電圧ＶＲＥＦについて説明する。比較電圧ＶＲＥＦは、別の電源回路から発生させても良いし、ランプ発生回路２５で発生させても良い。ランプ発生回路２５は、ランプ信号ＶＨの形成と同様に、発生途中（例えば６０ｍｖ程度）で充電電流を停止することにより、比較電圧ＶＲＥＦを生成することができる。比較電圧ＶＲＥＦは、ランプ信号ＶＨに対して１／１６の期間で発生させることが出来る。この期間をさらに短縮するには充電電流を大きくすれば良い。また、比較電圧ＶＲＥＦは、ランプ信号ＶＬの最終到達電圧ＶＬ（Ｈ）である６７ｍｖより低くする必要がある。このように低くすることで、有効信号は必ずランプ信号ＶＨ又はＶＬのどちらかで比較処理を行うことが出来る。

比較回路３０−１は、基準信号のＡＤ変換期間Ｔｄで基準信号と基準信号用ランプ信号ＶＲとを比較し、基準信号用ランプ信号ＶＲが変化を開始してから基準信号との大小関係が逆転するまでの期間がＴｒであるとする。カウンタ回路４０−１は、その期間Ｔｒにダウンカウントし、メモリ回路５０−１はそのダウンカウント値（第１のカウント値）を基準信号デジタルデータとして保持する。基準信号用ランプ信号ＶＲは、ランプ信号ＶＬと同じ傾きである。同じ傾きにすることで、高分解能な基準信号デジタルデータを得ることが出来る。次に、信号振幅判定期間Ｔｊでは、比較回路３０−１は、有効信号と比較電圧ＶＲＥＦとを比較する。図示の例では、信号振幅判定期間Ｔｊに、比較回路３０−１は、有効信号が比較電圧ＶＲＥＦより大きいことを表すハイレベルの選択信号ＳＥＬを選択回路３０−２に出力する。その結果、有効信号ＡＤ変換期間Ｔｕでは、選択回路３０−２は、傾きが大きいランプ信号ＶＨを選択し、比較回路３０−１へ出力する。比較回路３０−１は、有効信号とランプ信号ＶＨとを比較し、両者の大小関係が逆転するまでの期間をＴｓとする。カウンタ回路４０−１は、その期間Ｔｓにおいて、上記の基準信号のダウンカウントに続きアップカウントを行う。メモリ回路５０−１は、そのアップカウント値（第２のカウント値）を有効信号デジタルデータとして保持する。もし、信号レベル判定期間Ｔｊに比較回路３０−１の出力が逆転しなければ、選択信号ＳＥＬはローレベルのままであり、有効信号のレベルは比較電圧ＶＲＥＦよりも小さいということで、選択回路３０−２は傾きが小さいランプ信号ＶＬを選択する。その場合、比較回路３０−１は、有効信号とランプ信号ＶＬとを比較する。選択回路３０−２は、増幅部２０により増幅された有効信号のレベルに応じて異なる傾きのランプ信号ＶＨ又はＶＬを選択する。すなわち、選択回路３０−２は、画素に基づく有効信号のレベルに応じて、ランプ信号の時間に対する変化率を設定する。比較回路３０−１は、選択回路３０−２により選択されたランプ信号と増幅部２０により増幅された有効信号とを比較する。カウンタ回路４０−１は、ランプ信号の変化の開始から、比較回路３０−１が、有効信号とランプ信号との大小関係が逆転したことを示す信号を出力するまでアップカウントする。

図２（Ａ）において、基準信号用ランプ信号ＶＲとランプ信号ＶＬは、先に述べたように同じ傾きである。基準信号用ランプ信号ＶＲは基準信号と比較されるが、基準信号は有効信号の基準信号でもあるので、高精度が必要であり、下位ビットを生成するランプ信号ＶＬと同じ傾きであるので、同一のランプ発生回路２５を利用できるメリットがある。カウンタ回路４０−１のダウンカウントモードとアップカウントモード機能は、図３（Ａ）〜（Ｃ）を参照しながら後述する。

増幅回路２０−１のゲインは、撮影環境に応じて設定しうる。例えば、感度設定が１６倍の場合は、信号レベル６２．５ｍＶを１Ｖに増幅して比較回路３０−１に入力することになる。この時、ＡＤ変換に必要なＳＮ比は、大振幅信号をランプ信号ＶＨと比較する１０ビットＡＤ変換の分解能で十分である。従って、感度設定が１６倍以上であれば、選択回路３０−２は、タイミング発生回路７０からの制御信号ＣＯＮＴ１によりランプ信号ＶＨを選択し、比較回路３０−１に出力するように制御しても良い。画素部１０のＳＮ比は画素部１０の開口面積の影響が大きいので、開口面積によってランプ信号ＶＨとランプ信号ＶＬの傾き比や、上記のランプ信号ＶＨを選択するための感度設定が変わってくる。

次に、ランプ信号ＶＲの振幅や比較電圧ＶＲＥＦの値をどのように決定するのかの一例を説明する。図２（Ｂ）は、図２（Ａ）に示した期間Ｔａｄにおけるランプ信号ＶＲＡＭＰと増幅回路２０−１の出力Ｖａとを重ねた図である。ランプＶＨの取り得る最大値、すなわち振幅を１０００ｍＶとする。この場合には、信号レベルが１０００ｍＶ以下のアナログ信号をデジタル値に変換することができる。

ランプ信号ＶＲの振幅は、比較器に入力される基準信号の最大振幅よりも大きな値に設定する必要がある。ここでは、ランプ信号ＶＲの振幅を５０ｍＶとしている。

ランプ信号ＶＨはランプ信号ＶＬに対して１６倍の傾きであるとすると、ランプ信号ＶＬは、期間Ｔｕ−Ｈが終了する時刻において６２．５ｍＶとなる。したがって、信号レベルが６２．５ｍＶ未満のアナログ信号はランプ信号ＶＬにより変換するために、比較電圧ＶＲＥＦは理想的には６２．５ｍＶに設定しうる。しかし、現実には、比較回路がオフセット性の特性誤差（ばらつき）を持つため、比較電圧ＶＲＥＦを６２．５ｍＶに設定すると不都合が生じる恐れがある。たとえば、比較回路が５０ｍＶのオフセットを持つとすると、有効信号のレベルが１２．５ｍＶより大きい場合には、ランプ信号ＶＨを用いてＡＤ変換することになる。つまり、６２．５ｍＶ未満の有効信号はランプ信号ＶＬで変換するべきであるにも関わらず、重畳された比較回路のオフセットのために、ランプ信号ＶＨを用いてＡＤ変換することになり、所望の精度が得られなくなる。

そこで、ランプ信号ＶＬで変換すべき最大信号振幅６２．５ｍＶに比較回路のオフセット５０ｍＶを加えた１１２．５ｍＶを下回る信号が有効信号として比較回路に入力された場合には、ランプ信号ＶＬを用いてＡＤ変換するために、比較電圧ＶＲＥＦを１１２．５ｍＶ以下に設定する。図では、参照信号発生回路もばらつきを持つことを考慮して、比較電圧ＶＲＥＦを１１０ｍＶとした場合を示している。

ランプ信号ＶＬの振幅は、比較電圧ＶＲＥＦ以下のアナログ信号をＡＤ変換できるように、比較電圧ＶＲＥＦよりも大きい値に設定する。ここでは、比較電圧ＶＲＥＦが１１０ｍＶであるのに対して、ランプ信号ＶＬの振幅を１１５ｍＶとした場合を図示している。１１５ｍＶは、ランプ信号ＶＨの振幅１０００ｍＶの１／１６よりも大きいため、ランプＶＬを用いた場合の有効信号ＡＤ変換期間Ｔｕ−Ｌは、ランプ信号ＶＨを用いた場合の有効信号ＡＤ変換期間Ｔｕ−Ｈよりも長くなる。このように、ＡＤ変換期間Ｔｕ−ＬをＡＤ変換期間Ｔｕ−Ｈよりも長く設定することで、比較器がオフセットを持っていたとしても、ランプ信号ＶＬを用いたＡＤ変換を正確に実行することができる。

図３（Ａ）〜（Ｃ）は、カウンタ回路（補正部）４０−１の構成例を示す図である。カウンタ回路４０−１は、基準信号と基準信号用ランプ信号ＶＲとの比較、有効信号と有効信号用ランプ信号ＶＨ又はＶＬとの比較における比較回路３０−１の出力が逆転するまでをカウントする。比較回路３０−１が基準信号の比較を行うときにはカウンタ回路４０−１はダウンカウントする。これに対し、比較回路３０−１が有効信号の比較を行うときにはカウンタ回路４０−１はアップカウントする。そして、メモリ部（補正部）５０は、分解能比を補正するためのカウントデータのビットシフトを行う。

図３（Ａ）は、カウンタ回路４０−１の構成例を示す図である。図３（Ｂ）及び（Ｃ）は、メモリ部（補正部）５０の処理を説明するための図である。図３（Ｂ）は、基準信号と基準信号用ランプ信号ＶＲとを比較した後、有効信号が比較電圧ＶＲＥＦより大きい場合であり、有効信号とランプ信号ＶＨとを比較した時のカウントデータを示す図である。図３（Ｃ）は、基準信号と基準信号用ランプ信号ＶＲとを比較した後、有効信号が比較電圧ＶＲＥＦより小さい場合であり、有効信号とランプ信号ＶＬとを比較した時のカウントデータを示す図である。

カウンタ回路４０−１は、インバータ６０１、４ビットアップ／ダウンカウンタ６０２、１０ビットアップ／ダウンカウンタ６０３及びスイッチＳＷ１，ＳＷ２を有する。カウントクロック信号ＣＬＫは、スイッチＳＷ１及びＳＷ２に入力される。インバータ６０１は、選択信号ＳＥＬの論理反転信号を出力する。スイッチＳＷ１は、インバータ６０１の出力信号により制御される。スイッチＳＷ２は、選択信号ＳＥＬにより制御される。カウンタクロック信号ＣＬＫは、選択信号ＳＥＬに応じて、４ビットアップ／ダウンカウンタ６０２又は１０ビットアップ／ダウンカウンタ６０３のクロック端子のいずれかに入力される。

図３（Ｂ）を参照しながら、有効信号が比較電圧ＶＲＥＦより大きい場合であり、選択信号ＳＥＬがハイレベルになり、比較回路３０−１は有効信号とランプ信号ＶＨとを比較する場合を説明する。期間Ｔｒでは、選択信号ＳＥＬがローレベルになる。すると、スイッチＳＷ１により、カウンタクロック信号ＣＬＫは、４ビットアップ／ダウンカウンタ６０２のクロック端子に入力される。スイッチＳＷ２により、４ビットアップ／ダウンカウンタ６０２の桁上げ出力（キャリーアウト）ｃｏは、１０ビットアップ／ダウンカウンタ６０３のクロック端子に出力される。４ビットアップ／ダウンカウンタ６０２は、カウンタクロック信号ＣＬＫに同期してダウンカウントを行い、データＤ０〜Ｄ３を出力する。１０ビットアップ／ダウンカウンタ６０３は、４ビットアップ／ダウンカウンタ６０２の桁上げ出力ｃｏに同期してダウンカウントを行い、データＤ４〜Ｄ６を出力する。基準信号のダウンカウント値（第１のカウント値）は、データＤ０〜Ｄ６になる。次に、期間Ｔｓでは、選択信号ＳＥＬがハイレベルになる。すると、スイッチＳＷ１により、カウンタクロック信号ＣＬＫは、４ビットアップ／ダウンカウンタ６０２のクロック端子に入力されなくなる。スイッチＳＷ２により、カウンタクロック信号ＣＬＫは、１０ビットアップ／ダウンカウンタ６０３のクロック端子に出力される。１０ビットアップ／ダウンカウンタ６０３は、カウンタクロック信号ＣＬＫに同期してアップカウントし、そのアップカウント値をメモリ部５０に出力する。メモリ部５０は、そのアップカウント値を４ビットシフトし、４ビットシフトした１０ビットデータＤ４〜Ｄ１３をデータＤａ４〜Ｄａ１３として記憶する。また、メモリ部５０は、４ビットアップ／ダウンカウンタ６０２の出力４ビットデータＤ０〜Ｄ３をデータＤａ０〜Ｄａ３として記憶する。結果的に、４ビットアップ／ダウンカウンタ６０２及び１０ビットアップ／ダウンカウンタ６０３において有効信号と基準信号との差分が行われたデータがＤａ０〜Ｄａ１３になる。１４ビットデータＤａ０〜Ｄａ１３は、それぞれデータＤ０〜Ｄ１３に対応し、メモリ回路５０−１に記憶される。このように、有効信号とランプ信号ＶＨとの比較によるＡＤ変換データＤ４〜Ｄ１３は、基準信号と基準信号用ランプ信号ＶＲとの比較によるデータＤ０〜Ｄ６に対して、４ビットシフトされて差分処理される。これにより、高精度の１４ビットＡＤ変換データＤａ０〜Ｄａ１３が得られる。

図３（Ｃ）を参照しながら、有効信号が比較電圧ＶＲＥＦより小さい場合であり、選択信号ＳＥＬがローレベルになり、比較回路３０−１は有効信号とランプ信号ＶＬとを比較する場合を説明する。期間Ｔｒでは、図３（Ｂ）と同様に、基準信号のダウンカウントが行われる。ダウンカウント値（第２のカウント値）は、データＤ０〜Ｄ６になる。次に、期間Ｔｓでは、選択信号ＳＥＬがローレベルになる。すると、スイッチＳＷ１により、カウンタクロック信号ＣＬＫは、４ビットアップ／ダウンカウンタ６０２のクロック端子に入力される。スイッチＳＷ２により、４ビットアップ／ダウンカウンタ６０２の桁上げ出力（キャリーアウト）ｃｏは、１０ビットアップ／ダウンカウンタ６０３のクロック端子に出力される。４ビットアップ／ダウンカウンタ６０２は、カウンタクロック信号ＣＬＫに同期してアップカウントを行う。１０ビットアップ／ダウンカウンタ６０３は、４ビットアップ／ダウンカウンタ６０２の桁上げ出力ｃｏに同期してアップカウントを行い、１０ビットデータＤ０〜Ｄ９をメモリ部５０に出力する。ダミーデータＤ１１〜Ｄ１３は、「０」である。データＤ０〜Ｄ９はそれぞれデータＤａ０〜Ｄａ９として、ダミーデータＤ１１〜Ｄ１３はデータＤａ１１〜Ｄａ１３として、１４ビットデータＤａ０〜Ｄａ１３がメモリ部５０に記憶される。結果的に、４ビットアップ／ダウンカウンタ６０２及び１０ビットアップ／ダウンカウンタ６０３において有効信号と基準信号との差分が行われたデータがＤａ０〜Ｄａ１０になる。ダミーデータＤ１１〜Ｄ１３は、データＤａ１１〜Ｄａ１３として追加される。１４ビットデータＤａ０〜Ｄａ１３は、メモリ回路５０−１に記憶される。ダミーデータＤ１０〜Ｄ１３は、小振幅データであるので高位ビットがゼロであることを意味している。図３（Ｂ）の場合はデータＤ４〜Ｄ１３の１０ビットで合ったのに対して、図３（Ｃ）の場合にはデータＤ０〜Ｄ１０の１１ビットが、ＡＤ変換によって得られるデータとなる。これは、図２（Ｂ）に示したように、ＡＤ変換期間Ｔｕ−Ｌの方がＡＤ変換期間Ｔｕ−Ｈよりも長いため、ＡＤ変換期間の差分が、１ビットのデータの差として現れているためである。

以上のように、有効信号が大振幅信号か小振幅信号かによらず、有効信号と基準信号との差分処理する際に、基準信号は基準信号用ランプ信号ＶＲにより高分解能で比較処理したカウントデータを利用する。これにより、量子化ノイズの影響を小さくした高精度のＡＤ変換データを得ることが出来る。また、図３（Ｂ）では、４ビットシフトさせた１０ビットデータＤ４〜Ｄ１３を用いることにより、１４ビットのＡＤ変換データＤａ０〜Ｄａ１３を取得することができる。

比較回路３０−１は、期間Ｔｄで、画素に基づく基準信号と基準信号用ランプ信号ＶＲとを比較し、カウンタ回路４０−１は、画素に基づく基準信号と基準信号用ランプ信号ＶＲとの大小関係が逆転するまでの期間Ｔｒに第１のカウント値のカウントを行う。その後、比較回路３０−１は、期間Ｔｕで、画素に基づく有効信号と有効信号用ランプ信号ＶＨ又はＶＬとを比較し、画素に基づく有効信号と有効信号用ランプ信号ＶＨ又はＶＬとの大小関係が逆転するまでの期間Ｔｓに第２のカウント値のカウントを行う。カウンタ回路４０−１及びメモリ部５０の補正部は、基準信号用ランプ信号ＶＲ及び有効信号用ランプ信号ＶＨ又はＶＬの時間に対する変化率の違いに対応する第１のカウント値及び第２のカウント値の分解能の違いを補正する。そして、メモリ部（補正部）５０は、補正した第１のカウント値及び第２のカウント値の差分データＤａ０〜Ｄａ１３を出力する。具体的には、メモリ部（補正部）５０は、図３（Ｂ）の場合、第２のカウント値をビットシフトすることにより、分解能の違いを補正する。

上記では、期間Ｔｒで第１のカウント値をダウンカウントし、期間Ｔｓで第２のカウント値をアップカウントする例を説明したが、その逆でもよい。カウンタ回路４０−１は、期間Ｔｒで第１のカウント値をアップカウントし、期間Ｔｓで第２のカウント値をダウンカウントすることにより、第１のカウント値及び第２のカウント値の差分データＤａ０〜Ｄａ１３を出力するようにしてもよい。すなわち、カウンタ回路４０−１は、第１のカウント値をダウンカウント又はアップカウントし、第１のカウント値のアップダウン方向と逆方向になるように第２のカウント値をカウントする。これにより、メモリ部（補正部）５０は、補正した第１のカウント値及び第２のカウント値の差分データＤａ０〜Ｄａ１３を出力することができる。

上述の差分処理は、ダウンカウントモードとアップカウントモードのカウント機能を有するカウンタ回路４０−１により行う例を説明したが、これに限らない。有効信号と基準信号の差分処理は、基準信号と有効信号のカウンタ結果をメモリに記憶し、メモリ部５０から出力回路６０へ転送する時、出力回路６０から撮像素子１００の外部へ出力する時、又は外部回路（例えば図８の映像信号処理回路部８３０）で行っても良い。この際、比較電圧ＶＲＥＦに対する信号判定レベル（選択信号ＳＥＬ）を認識するフラグデータをＡＤ変換データに追加すれば、どのようなビットシフト方法にも対応が容易となる。カウンタ部４０が出力するＡＤ変換データは、有効信号のレベルを示すフラグデータと共に出力される。

次に、参照信号ＶＨおよびＶＬについて、より詳しく説明する。図４は図２の期間Ｔｕにおけるランプ信号ＶＬおよびＶＨの遷移を示す。仮に、ランプ信号ＶＬで変換する場合とランプ信号ＶＨで変換する場合とで、３ビット分の違いを持たせることを考える。そのため、ランプ信号ＶＨに対してランプ信号ＶＬの傾きは１／（２＾３）＝１／８に設定される。ランプ信号ＶＬを用いて変換するアナログ信号の振幅は小さいため、比較器の特性ばらつきの影響が相対的に大きくなる。そのため、信号レベル１／８ Ｖｒａｍｐ付近の信号は、比較器のオフセット成分が重畳されて１／８ Ｖｒａｍｐを超えるおそれがある。そこで、図４に示すように、ランプ信号ＶＬはランプ信号ＶＨよりも長い期間、信号レベルを変化させることで、比較器のオフセット成分を考慮してもＡＤ変換できるようにすることができる。このときのランプ信号ＶＬが取り得る最大値は、例えば図２で示した比較電圧ＶＲＥＦである。

図５は横軸を入射光量、縦軸をＡＤ変換後のデジタルデータとして、両者の関係を示す図である。光量は、比較回路に与えられるアナログ信号Ｖａに対応する。Ｖ（Ｈ）はランプ信号ＶＨとの比較処理から得た信号を表し、Ｖ（Ｌ）はランプ信号ＶＬとの比較処理から得た信号を表している。また、実線Ｖ（Ｈ）と信号レベルゼロ間の破線はＶ（Ｌ）の理想的な傾きの場合の直線である。理想的には、入射光量に対して、デジタルデータは線形になる。図５（Ａ）では、光量Ｉ１未満の場合にはランプ信号ＶＬで変換し、光量Ｉ１を超える場合にはランプ信号ＶＨで変換する場合を示している。光量Ｉ１の時の信号電圧は、ランプ信号ＶＬで変換して得られたデータＶ１と、ランプ信号ＶＨで変換して得られたデータＶ２とで値が異なっている。

これはランプ信号発生器でのランプＶＬとランプＶＨ信号が、製造時のバラツキにより理想的な傾きからの傾き誤差や、ランプ信号ＶＬとランプ信号ＶＨとをそれぞれ利用する画素数が信号レベルにより変わり、信号を伝送する配線の寄生容量の合成値が異なり、結果的に傾きが変わることなどによる。さらに、ランプＶＬとＶＨの傾きの比を変えた時も、信号電圧Ｖ１とＶ２が異なることが起こりうる。このように信号電圧Ｖ１とＶ２が異なると画素信号レベルの連続性が断たれ、微妙な輝度差がある画像上では輝度段差が発生する。従ってＶ（Ｌ）あるいはＶ（Ｈ）の傾きを調整して、リニアリティを向上させる必要がある。

また、傾きの誤差とは別に、オフセット誤差も生じうる。図５（Ｂ）は、オフセット誤差を説明する図である。光量Ｉ１よりも光量が小さい領域では理想的な特性を示し、光量Ｉ１よりも光量が大きい領域では、点線で示す理想的な特性に対して、信号レベルが低くなるオフセットが生じている場合を図５（Ｂ）に示す。オフセット誤差が生じている場合も、オフセット量を調整することで、リニアリティを向上させることができる。

次に、リニアリティを補正する方法を説明する。

図６は本実施例に係る出力回路６０の構成例を示す図である。出力部６０は傾き比の調整、傾き比の誤差検出、傾き比の誤差補正、さらに有効信号データから基準信号データを減算する差分処理を行う機能を有する。

メモリ回路５０は、メモリ（フラグ）、メモリ（Ｓ）、およびメモリ（Ｎ）を含む。メモリ（Ｓ）は、ＡＤ変換期間Ｔｕ−ＨもしくはＴｕ−Ｌで得られたデジタルデータを保持し、メモリ（Ｎ）は、Ｄ変換期間Ｔｄで得られたデジタルデータを保持する。メモリ（フラグ）は、ランプ信号ＶＨとＶＬのうちのどちらを用いて有効信号のＡＤ変換を行ったかを示すデータを保持するメモリである。

出力部６０はランプ信号の傾き比を調整するレベルシフト回路６０−２、ランプ信号の傾き誤差を検出する傾き誤差検出回路６０−４、ＡＤデータの傾き誤差を補正する傾き比補正回路６０−６、傾き比及び傾き誤差を補正した有効信号のＡＤ変換結果（Ｓ３−ＡＤ）から基準信号のＡＤ変換結果（Ｎ−ＡＤ）を差分するＳ−Ｎ差分回路６０−８からなる。レベルシフト回路６０−２および傾き誤差補正回路６０−６は、フラグデータＦＧによって処理を切り替えられる。

図７は傾き誤差を説明するランプ信号波形図である。

デジタルデータの傾き誤差について詳しく説明する。図７において、有効信号と比較するランプ信号ＶＨ（実線）が実際の信号であり、ランプ信号ＶＨ’（破線）が理想の信号を表している。ここで、基準信号と比較するランプ信号ＶＬの傾きをｋ、ランプ信号ＶＨとＶＬの傾き比をａ、ランプ信号の傾き誤差をβとすると、ランプ信号ＶＨ’の傾きはａ・ｋであり、ランプ信号ＶＨの傾きはａ・β・ｋである。

ランプ信号ＶＲＡＭＰと一点鎖線で表した画素信号Ｖａの比較処理を行う。基準信号のＡＤ期間はＴ１、有効信号のＡＤ期間は、理想のランプ信号ＶＨ’では、基準信号のＡＤ期間がＴ２’、有効信号のＡＤ期間がＴ３’である。また、実際のランプ信号ＶＨでは、それぞれのＡＤ期間がＴ２、Ｔ３である。

理想のランプ信号ＶＨ’によるＡＤ期間では、基準信号と有効信号の傾き比を調整するために、有効信号のＡＤ期間をａ倍すると、ａ・（Ｔ２’＋Ｔ３’）となり、基準信号Ｔ１との差分処理により、ａ・Ｔ２’＝Ｔ１であるので、有効信号のＡＤ期間は
ａ・Ｔ３’＝ａ・（Ｔ２’＋Ｔ３’）−Ｔ１ （１）
となる。

実際のランプ信号ＶＨによるＡＤ期間では、実際のＡＤデータの傾き比を調整後、傾き誤差βで除算し、基準信号Ｔ１を差分処理することで、正しい有効信号のＡＤデータを得ることができ、
ａ・（Ｔ２＋Ｔ３）／β−Ｔ１ ＝ ａ・Ｔ３’ （２）
となる。
従って、精度良いＡＤデータを取得するためには、傾き誤差βを検出する必要がある。図８に、信号源としてのテスト用基準信号生成部の構成を示す。テスト用基準信号生成部１０７は、信号生成回路１０７１を含む。信号生成回路１０７１は信号φＳ１に応じて電圧Ｖｓ１もしくはＶｓ２を供給できるように構成されている。信号生成回路１０７１は、信号φＳ２で駆動されるスイッチを介して、各垂直信号線接続される。

図９はランプ信号ＶＬとランプ信号ＶＨの傾きの比を検出するためのタイミング図である。

信号φＳ２をＨレベルにし、基準信号生成部１０７からの基準信号をテスト信号ＶＴとして比較回路３０−１に入力する。比較回路３０−１ではテスト信号ＶＴとランプ信号ＶＲＡＭＰを比較処理する。期間Ｔｓ−Ｌで、ランプ信号ＶＬによりＡＤ変換して得られたデータＳＬをメモリ回路５０−１に保持させる。次に期間Ｔｓ−Ｈでランプ信号ＶＨにより変換して得られたデータＳＨを、メモリ回路に保持させる。メモリ回路に保持させたデータＳＬおよびＳＨは、同時に外部に転送しても良いし、順次転送しても良い。

比較回路のオフセット電圧を除去するために、オフセット電圧を得るために図示のランプ信号ＶＲ−Ｌ、ランプ信号ＶＲ−Ｈを入力してもよい。ランプ信号ＶＲ−ＬとＶＬとは同じ傾きであり、ランプＶＲ−ＨはランプＶＨと同じ傾きである。同じ傾きにすることにより、図３のアップダウンカウンタでオフセット電圧を差分処理することが可能となる。

ここでは、テスト信号ＶＴを用いて分解能の補正を行う場合を例にとって簡単に説明する。傾き比が１／１６の場合、ランプ信号ＶＬでは、クロックＣＬＫを４ビットアップダウンカウンタへ入力し、ランプ信号ＶＨではクロックＣＬＫを１０ビットアップダウンカウンタへ入力することで分解能の補正が行われる。補正されたデータを、後段の映像信号処理回路８３０で、傾き誤差を演算し、その演算結果Ｋをメモリする。図５の信号レベルでは、Ｋ＝Ｖ１／Ｖ２であり、信号Ｖ（Ｌ）この１／Ｋを乗算すれば、信号Ｖ（Ｌ）の傾きが補正され、信号Ｖ（Ｈ）と信号Ｖ（Ｌ）が直線的に連続するように、データＳＬを補正できる。この補正処理により、画像の輝度段差は検知減以下に低減出来る。補正は信号Ｖ（Ｈ）で補正処理を行っても良い。分解能の相違の補正はアップダウンカウンタに限らず、ランプ信号ＶＬとランプ信号ＶＨの比較処理からのデータを後段の回路で４ビット分レベルシフトさせても良い。ランプ信号ＶＲ−ＬやＶＲ−Ｈを用いて変換した信号との差分を処理する、Ｓ−Ｎ処理も同様である。

また、基準信号生成部１０７を設けずに、撮像素子に一様光を照射することで、テスト信号ＶＴとしても良い。

テスト信号生成部１０７からのテスト信号ＶＴを、信号φＳ２をＨレベルにし、テスト信号線１０７２と垂直信号線Ｖ−１を接続し、増幅回路を経て比較回路３０−１に入力する。テスト信号は信号φＳ１をＨレベルとすることで、画素信号の基準信号に相当する電圧を、φＳ１をＬレベルにすることで有効信号に相当する電圧を生成する。

図９の実施例ではＴｅｓｔ１の期間に、テスト信号ＶＴと傾き小のランプ信号ＶＲ−Ｌとランプ信号ＶＬの比較処理の結果であるＡＤデータの差分処理により、有効信号のＡＤデータ１（ＴｓＬ−Ｔｒ１）を取得し、傾き誤差検出回路６０−４に保持する。次に、Ｔｅｓｔ２の期間に、テスト信号ＶＴと傾き大のランプ信号ＶＲ−Ｈとランプ信号ＶＨの比較処理の結果であるＡＤデータの差分処理により、有効信号のＡＤデータ２（ＴｓＨ−Ｔｒ２）を取得し、傾き誤差検出回路６０−４に保持する。傾き誤差βは、保持したＡＤデータ１とＡＤ２データ２から、式（３）で求めることが出来る。

β＝（ＴｓＨ−Ｔｒ２）／（ＴｓＬ−Ｔｒ１） （３）
また、傾き誤差βは基準信号生成部１０７を設けずに、撮像素子に一様光を照射することで、テスト信号ＶＴとしても良い。

傾き誤差βは誤差検出回路６０−４にメモリされ、撮像素子の実駆動で、傾き大のランプ信号ＶＨで比較したＡＤデータＳＨ１−ＤＡＴＡに対し１／β倍の処理を行う。

上記の操作は、例えば撮像素子を撮像システムに組み込む前に行って、補正用のデータを撮像システムが備えるメモリに記憶させておくことができる。また、撮像操作に先立って行うことで、温度などの環境条件による影響を合わせて低減することもできる。

（実施例２）
図１０は、本発明の第３の実施例による撮像システムの構成例を示す図である。撮像システム８００は、例えば、光学部８１０、撮像素子１００、映像信号処理回路部８３０、記録・通信部８４０、タイミング制御回路部８５０、システムコントロール回路部８６０、及び再生・表示部８７０を含む。撮像装置８２０は、撮像素子１００及び映像信号処理回路部８３０を有する。撮像素子１００は、第１の実施例で説明した撮像素子１００が用いられる。

レンズ等の光学系である光学部８１０は、被写体からの光を撮像素子１００の、複数の画素が２次元状に配列された画素部１０（図１）に結像させ、被写体の像を形成する。撮像素子１００は、タイミング制御回路部８５０からの信号に基づくタイミングで、画素部１０に結像された光に応じた信号を出力する。撮像素子１００から出力された信号は、映像信号処理部である映像信号処理回路部８３０に入力され、映像信号処理回路部８３０が、プログラム等によって定められた方法に従って信号処理を行う。映像信号処理回路部８３０は、入力された信号に対して図３のビットシフト処理及び／差分処理等の信号処理を行ってもよい。映像信号処理回路部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理回路部８３０からの信号を受けて、システムコントロール回路部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システムコントロール回路部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御回路部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システムコントロール回路部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システムコントロール回路部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御回路部８５０は、システムコントロール回路部８６０による制御に基づいて撮像素子１００及び映像信号処理回路部８３０の駆動タイミングを制御する。

以上のように、第１及び第２の実施例によれば、画素の有効信号が大振幅信号か小振幅信号であるかにかかわらず、画素の基準信号は高分解能の基準信号用ランプ信号ＶＲを利用して比較を行う。有効信号のレベルを判定後、その判定された信号に適したランプ信号ＶＨ又はＶＬを選択し、有効信号と基準信号の分解能比を補正した差分処理によりＡＤ変換データを取得することにより、高精度・多ビット化を達成することができる。

暗い撮影環境では、露光条件にもよるが、画素信号は小振幅信号になり易く、画素信号を増幅して感度アップすることができる。第１の実施例では、増幅回路２０−１で信号を増幅することにより感度をアップさせることができる。画素部１０からの信号を増幅せずに比較回路３０−１へ入力する場合は、ランプ信号の傾きを変えて結果的に感度アップを行うことができる。第１及び第２の実施例は、ランプ信号の傾きを一義的に決めるものではなく、求める感度アップに対応してランプ信号の傾きを変えることができ、例えば感度アップが２倍の場合は、ランプ信号の傾きを１／２に制御することができる。

上述の各実施例では参照信号として、時間に対して連続的に変化するランプ信号を例示したが、階段状に変化する参照信号など、他の形式でも良い。

上記の各実施例は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、参照信号として、ランプ信号は時間に対してレベルが直線的に変化するものを説明したが、階段状に変化するものを用いても良い。

１００ 撮像素子
１０ 画素部
２５ ランプ信号発生回路
３０ 比較部

Claims (7)

1. 光電変換により信号を生成する画素と、
   ＡＤ変換部と、
   参照信号供給部と、
   制御部とを有し、
   前記参照信号生成部は、時間に対して第１の変化率で変化する第１の参照信号と、前記第１の変化率よりも小さい第２の変化率で変化する第２の参照信号と、を前記ＡＤ変換部に供給し、
   前記制御部は、前記ＡＤ変換部に、
   前記画素から出力された信号が比較レベルよりも大きい場合には、第１の期間に、前記第１の参照信号を用いて、前記画素から出力された信号をデジタル信号に変換させ、
   前記画素から出力された信号が比較レベルよりも小さい場合には、第２の期間に、前記第２の参照信号を用いて、前記画素から出力された信号をデジタル信号に変換させ、
   前記第２の期間を前記第１の期間よりも長くすること
   を特徴とする光電変換装置。
2. 前記第２の期間に得られるデジタル信号は、前記第１の期間に得られるデジタル信号よりもビット数が多いことを特徴とする請求項１に記載の光電変換装置。
3. 前記比較レベルは、前記第２の期間に前記第２の参照信号が取る最大値よりも低いことを特徴とする請求項１または２に記載の光電変換装置。
4. 前記制御部は、前記ＡＤ変換部に、
   前記画素をリセットしたことに応じた基準信号をデジタル信号に変換させること
   を特徴とする請求項１〜３のいずれかに記載の光電変換装置。
5. 前記第２の変化率の参照信号を用いて、前記画素をリセットしたことに応じた基準信号をデジタル信号に変換させることを特徴とする請求項４に記載の光電変換装置。
6. 請求項１〜５のいずれかに記載の光電変換装置と、
   前記光電変換装置から出力された信号を処理する信号処理部と、を有すること
   を特徴とする撮像システム。
7. 光電変換により信号を生成する画素を有する光電変換装置の駆動方法であって、
   時間に対して第１の変化率で変化する第１の参照信号と、前記第１の変化率よりも小さい第２の変化率で変化する第２の参照信号と、を生成し、
   前記画素から出力された信号が比較レベルよりも大きい場合には、第１の期間に、前記画素から出力された信号と前記第１の参照信号との比較によって、前記画素から出力された信号をデジタル信号に変換し、
   前記画素から出力された信号が比較レベルよりも小さい場合には、第２の期間に、前記第２の参照信号を用いて、前記画素から出力された信号をデジタル信号に変換し、
   前記第２の期間を前記第１の期間よりも長くすることを特徴とする光電変換装置の駆動方法。

Images