KR20160103302A - 램프전압 제너레이터 및 그를 포함하는 이미지 센싱 장치 - Google Patents

램프전압 제너레이터 및 그를 포함하는 이미지 센싱 장치 Download PDF

Info

Publication number
KR20160103302A
KR20160103302A KR1020150025611A KR20150025611A KR20160103302A KR 20160103302 A KR20160103302 A KR 20160103302A KR 1020150025611 A KR1020150025611 A KR 1020150025611A KR 20150025611 A KR20150025611 A KR 20150025611A KR 20160103302 A KR20160103302 A KR 20160103302A
Authority
KR
South Korea
Prior art keywords
response
generating
bias signal
ramp
signal
Prior art date
Application number
KR1020150025611A
Other languages
English (en)
Inventor
송정은
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150025611A priority Critical patent/KR20160103302A/ko
Priority to US14/749,290 priority patent/US9774318B2/en
Publication of KR20160103302A publication Critical patent/KR20160103302A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

램프전압 제너레이터 및 그를 포함하는 이미지 센싱 장치에 관한 것으로, 바이어스 신호와 제1 램프제어신호에 응답하여 제1 기울기를 가지는 제1 램프전압을 생성하기 위한 제1 램프전압 생성블록; 및 상기 바이어스 신호와 제2 램프제어신호와 기울기보정신호에 응답하여 상기 제1 기울기에 대응하는 제2 기울기를 가지는 제2 램프전압을 생성하기 위한 제2 램프전압 생성블록를 포함하는 램프전압 제너레이터가 제공된다.

Description

램프전압 제너레이터 및 그를 포함하는 이미지 센싱 장치{RAMP VOLTAGE GENERATOR AND IMAGE SENSING DEVICE WITH THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 램프전압 제너레이터 및 그를 포함하는 이미지 센싱 장치에 관한 것이다.
일반적으로, 이미지 센싱 장치는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 소자이다. 이미지 센싱 장치는 크게 CCD(Charge Coupled Device)를 이용한 이미지 센싱 장치와, CMOS(Complementary Metal Oxide Semiconductor)를 이용한 이미지 센싱 장치로 구분될 수 있다. 최근에는 아날로그 및 디지털 제어회로를 하나의 집적회로(IC) 위에 직접 구현할 수 있는 장점으로 인하여 CMOS를 이용한 이미지 센싱 장치가 많이 이용되고 있다.
최근, 이미지 센싱 장치는 모바일기기에 장착되고 있다. 이미지 센싱 장치는 모바일기기의 성능 향상에 기여하기 위하여 고속의 동작이 요구되고 있다. 이러한 추세에 따라 이미지 센싱 장치를 특화한 기술이 많이 제안되고 있다. 특히, 이미지 센싱 장치에 포함된 아날로그/디지털 컨버터(이하 "ADC"라 칭함)의 리드아웃(readout) 시간을 줄이기 위한 기술들이 많이 제안되고 있다. 예컨대, single-slope ADC를 발전된 2-step ADC가 제안되었다. single-slope ADC는 10bit의 디지털신호를 출력하기 위하여 '2^10 = 1024' 주기의 클럭을 필요로 하는 반면, 2-step ADC는 10bit 중 3bit는 코오스(coarse) 클럭을 이용하여 디지털신호로 출력하고 나머지 7bit는 파인(fine) 클럭을 이용하여 디지털신호로 출력함으로써 '2^3 + 2^7 = 136' 주기의 클럭을 필요로 하게 된다. 이상적으로는 '136/1024' 비율만큼의 리드아웃 시간이 줄어들어야 하지만, 실질적으로는 상기 코오스 클럭의 settling time을 확보하기 위하여 상기 파인 클럭보다 낮은 주파수의 상기 코오스 클럭을 사용함에 따라 상기의 이상적인 리드아웃 시간보다는 길어진다. 그러나, 2-step ADC의 리드아웃 시간은 single-slope ADC의 리드아웃 시간에 비하여 효과적으로 줄일 수 있다. 아울러, 2-step ADC는 작은 면적으로 구현 가능하기 때문에, 고화소, 고속화 등을 위한 이미지 센싱 장치에 적용 가능한 기술로 각광받고 있다.
한편, 2-step ADC는 상기 코오스 클럭에 대응하는 코오스 램프전압과 상기 파인 클럭에 대응하는 파인 램프전압을 이용한다. 예컨대, 2-step ADC는 예정된 기울기(slope)를 가지는 상기 코오스 램프전압을 기준으로 아날로그신호인 픽셀신호의 전압 레벨에 대응하는 3bit의 디지털신호를 출력한 다음, 상기 예정된 기울기를 가지는 상기 파인 램프전압을 기준으로 상기 픽셀신호의 전압 레벨에 대응하는 7bit의 디지털신호를 출력한다. 통상적으로, 이미지 센싱 장치에는 상기 코오스 램프전압과 상기 파인 램프전압을 생성하기 위한 램프전압 제너레이터를 포함한다.
도 1에는 상기 램프전압 제너레이터의 내부 구성도가 도시되어 있다.
도 1을 참조하면, 램프전압 제너레이터는 소오스 전류 생성부(11), 코오스 램프전압 생성부(13), 및 파인 램프전압 생성부(15)를 포함한다.
소오스 전류 생성부(11)는 제1 바이어스 신호(VNB)에 응답하여 제1 소오스 전류(I1)를 생성하고, 제1 소오스 전류(I1)에 대응하는 제2 바이어스 신호(VPB)를 생성한다.
예컨대, 소오스 전류 생성부(11)는 제1 싱킹부(N1), 및 제1 소오싱부(P0)를 포함한다. 제1 싱킹부(N1)는 제2 바이어스 신호(VPB)의 출력단과 접지전압단 사이에 접속되고 제1 바이어스 신호(VNB)에 응답하여 소오스 전류(I1)를 싱킹한다. 예컨대, 제1 싱킹부(N1)는 제1 바이어스 신호(VNB)의 입력단에 게이트가 접속되고, 제2 바이어스 신호(VPB)의 출력단과 상기 접지전압단 사이에 드레인과 소오스가 접속된 NMOS 트랜지스터를 포함한다. 제1 소오싱부(P0)는 전원전압단과 제2 바이어스 신호(VPB)의 출력단 사이에 접속되고, 제2 바이어스 신호(VPB)에 응답하여 소오스 전류(I1)를 소오싱한다. 예컨대, 제1 소오싱부(P0)는 제2 바이어스 신호(VPB)의 출력단에 게이트와 드레인이 접속되고 상기 전원전압단에 소오스가 접속된 PMOS 트랜지스터를 포함한다.
코오스 램프전압 생성부(13)는 제2 바이어스 신호(VPB)와 제1 내지 제X 코오스 램프제어신호(CR_CTRL<1:X>)에 응답하여 코오스 단위 - 예컨대, "128LSB" 단위에 대응함 - 로 가변되는 제1 미러 전류(I2)를 생성하고, 제1 미러 전류(I2)에 기초하여 코오스 램프전압(VCR)을 생성한다.
예컨대, 코오스 램프전압 생성부(13)는 제1 미러링부(P1 ~ PX), 제1 스위칭부(SW1 ~ SWX), 및 제1 저항부(R_CR)를 포함한다. 제1 미러링부(P1 ~ PX)는 상기 전원전압단과 제1 내지 제X 미러링 노드(MN1 ~ MNX) 사이에 접속되고, 제2 바이어스 신호(VPB)에 응답하여 제1 미러 전류(I2)를 소오싱한다. 예컨대, 제1 미러링부(P1 ~ PX)는 제2 바이어스 신호(VPB)의 입력단에 게이트가 접속되고 상기 전원전압단과 제1 내지 제X 미러링 노드(MN1 ~ MNX) 사이에 소오스와 드레인이 접속된 제1 내지 제X PMOS 트랜지스터를 포함한다. 제1 스위칭부(SW1 ~ SWX)는 제1 내지 제X 미러링 노드(MN1 ~ MNX)와 코오스 램프전압(VCR)의 출력단 사이에 접속되고, 제1 내지 제X 코오스 램프제어신호(CR_CTRL<1:X>)에 응답하여 코오스 컨버전 구간 동안 상기 코오스 단위로 감소하는 제1 미러 전류(I2)를 생성한다. 예컨대, 제1 스위칭부(SW1 ~ SWX)는 제1 내지 제X 코오스 램프제어신호(CR_CTRL<1:X>)에 응답하여 상기 코오스 컨버전 구간 동안 순차적으로 개방(open)되는 제1 내지 제X 스위치소자를 포함한다. 제1 저항부(R_CR)는 코오스 램프전압(VCR)의 출력단과 상기 접지전압단 사이에 접속될 수 있다. 예컨대, 제1 저항부(R_CR)는 저항소자를 포함한다.
파인 램프전압 생성부(15)는 제2 바이어스 신호(VPB)와 제1 내지 제Z 파인 램프제어신호(FR_CTRL<1:Z>)에 응답하여 파인 단위 - 예컨대, "1LSB" 단위에 대응함 - 로 가변되는 제2 미러 전류(I3)를 생성하고, 제2 미러 전류(I3)에 기초하여 파인 램프전압(VFR)을 생성한다.
예컨대, 파인 램프전압 생성부(15)는 제2 미러링부(PX+1 ~ PX+Z), 제2 스위칭부(SW11 ~ SW1Z), 및 제2 저항부(R_FR)를 포함한다. 제2 미러링부(PX+1 ~ PX+Z)는 상기 전원전압단과 제1 내지 제X 미러링 노드(MNX+1 ~ MNX+Z) 사이에 접속되고, 제2 바이어스 신호(VPB)에 응답하여 제2 미러 전류(I3)를 소오싱한다. 예컨대, 제2 미러링부(PX+1 ~ PX+Z)는 제2 바이어스 신호(VPB)의 입력단에 게이트가 접속되고 상기 전원전압단과 제1 내지 제X 미러링 노드(MNX+1 ~ MNX+Z) 사이에 소오스와 드레인이 접속된 제1 내지 제Z PMOS 트랜지스터를 포함한다. 제2 스위칭부(SW11 ~ SW1Z)는 제1 내지 제Z 미러링 노드(MNX+1 ~ MNX+Z)와 파인 램프전압(VFR)의 출력단 사이에 접속되고, 제1 내지 제Z 파인 램프제어신호(FR_CTRL<1:Z>)에 응답하여 파인 컨버전 구간 동안 상기 파인 단위로 증가하는 제2 미러 전류(I3)를 생성한다. 예컨대, 제2 스위칭부(SW11 ~ SW1Z)는 제1 내지 제Z 파인 램프제어신호(FR_CTRL<1:Z>)에 응답하여 상기 파인 컨버전 구간 동안 순차적으로 단락(short)되는 제1 내지 제Z 스위치소자를 포함한다. 제2 저항부(R_FR)는 코오스 램프전압(VCR)의 출력단과 상기 접지전압단 사이에 접속될 수 있다. 예컨대, 제2 저항부(R_FR)는 저항소자를 포함한다.
상기와 같이 구성되는 이미지 센싱 장치는 다음과 같은 문제점이 있다.
코오스 램프전압 생성부(13)와 파인 램프전압 생성부(15) 사이에는 미스매치(mismatch)가 발생한다. 예컨대, 제1 미러링부(P1 ~ PX)에 포함된 제1 내지 제X PMOS 트랜지스터와 제2 미러링부(PX+1 ~ PX+Z)에 포함된 제1 내지 제Z PMOS 트랜지스터 사이에 공정상의 미스매치가 발생하고, 또는 코오스 램프전압 생성부(13)의 로드(load) 저항과 파인 램프전압 생성부(15)의 로드 저항 사이에 공정상의 미스매치가 발생한다.
상기와 같은 이유로 인해 코오스 램프전압 생성부(13)와 파인 램프전압 생성부(15) 사이에 미스매치가 발생하면, 코오스 램프전압(VCR)과 파인 램프전압(VFR) 사이에도 미스매치가 발생한다. 이러한 경우, 코오스 램프전압(VCR)과 파인 램프전압(VFR)을 이용하는 회로, 예컨대 2-step ADC는 잘못된 코드(missing code)에 대응하는 디지털신호를 출력한다. 도 2(A) 및 도 2(B)에는 상기 2-step ADC가 아날로그신호를 디지털신호로 변환할 수 있는 범위(ADC range)와 상기 2-step ADC로부터 출력되는 디지털신호 즉, 카운트 코드(count code) 간의 관계를 보인 그래프 도면이 도시되어 있다. 예컨대, 코오스 램프전압(VCR)의 기울기를 기준으로 파인 램프전압(VFR)의 기울기가 작은 경우에는 도 2(A)와 같은 선형성 에러(linearity error)가 발생하고, 반면 코오스 램프전압(VCR)의 기울기를 기준으로 파인 램프전압(VFR)의 기울기가 큰 경우에는 도 2(B)와 같은 선형성 에러가 발생한다.
따라서, 상기의 선형성 에러가 발생하면, 2-step ADC는 아날로그신호를 변환할 때 잘못된 코드(missing code)에 대응하는 디지털신호를 출력하는 문제점이 있다.
본 발명은 코오스(coarse) 램프전압과 파인(fine) 램프전압 사이의 미스매치(mismatch)를 보정할 수 있는 램프전압 제너레이터와 그를 포함하는 이미지 센싱 장치를 제공하는 것이다.
본 발명의 일 측면에 따르면, 램프전압 제너레이터는 바이어스 신호와 제1 램프제어신호에 응답하여 제1 기울기를 가지는 제1 램프전압을 생성하기 위한 제1 램프전압 생성블록; 및 상기 바이어스 신호와 제2 램프제어신호와 기울기보정신호에 응답하여 상기 제1 기울기에 대응하는 제2 기울기를 가지는 제2 램프전압을 생성하기 위한 제2 램프전압 생성블록을 포함할 수 있다.
본 발명의 다른 측면에 따르면, 램프전압 제너레이터는 제1 바이어스 신호에 응답하여 제1 소오스 전류를 생성하고, 상기 제1 소오스 전류에 대응하는 제2 바이어스 신호를 생성하기 위한 제1 소오스 전류 생성부; 상기 제2 바이어스 신호와 코오스(coarse) 램프제어신호에 응답하여 코오스 단위로 가변되는 제1 미러 전류를 생성하고, 상기 제1 미러 전류에 기초하여 제1 기울기를 가지는 코오스 램프전압을 생성하기 위한 제1 램프전압 생성부; 상기 제1 바이어스 신호와 기울기보정신호에 응답하여 상기 제1 기울기에 대응하여 보정된 제2 소오스 전류를 생성하고, 상기 제2 소오스 전류에 대응하여 보정된 제3 바이어스 신호를 생성하기 위한 제2 소오스 전류 생성부; 및 상기 제3 바이어스 신호와 파인(fine) 램프제어신호에 응답하여 파인 단위로 가변되는 제2 미러 전류를 생성하고, 상기 제2 미러 전류에 기초하여 상기 제1 기울기를 가지는 파인 램프전압을 생성하기 위한 제2 램프전압 생성부를 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 이미지 센싱 장치는 이미지 신호를 생성하기 위한 픽셀 어레이; 코오스(coarse) 램프전압과 파인(fine) 램프전압을 이용하여 상기 이미지 신호에 대응하는 디지털신호를 생성하기 위한 아날로그/디지털 컨버터; 및 바이어스 신호와 코오스 램프제어신호와 파인 램프제어신호에 응답하여, 제1 기울기를 가지는 상기 코오스 램프전압과 상기 제1 기울기에 대응하여 보정된 제2 기울기를 가지는 상기 파인 램프전압을 생성하기 위한 램프전압 제너레이터를 포함할 수 있다.
본 발명의 실시예는 코오스(coarse) 램프전압과 파인(fine) 램프전압 사이의 미스매치(mismatch)를 보정함으로써, 코오스 램프전압의 기울기 또는 파인 램프전압의 기울기의 선형성(linarity)이 개선되는 효과가 있다.
더불어, 본 발명의 실시예는 아날로그신호를 디지털신호로 변환할 때 정상적인 코드에 대응하는 디지털신호를 생성할 수 있는 효과가 있다.
도 1은 종래기술에 따른 램프전압 제너레이터의 내부 구성도이다.
도 2는 도 1에 도시된 램프전압 제너레이터의 문제점을 설명하기 위한 그래프 도면이다.
도 3은 본 발명의 실시예에 따른 이미지 센싱 장치의 블록 구성도이다.
도 4는 도 3에 도시된 아날로그/디지털 컨버터의 블록 구성도이다.
도 5는 도 3에 도시된 램프전압 제너레이터의 블록 구성도이다.
도 6은 도 5에 도시된 코오스 램프전압 생성블록의 내부 구성도이다.
도 7은 도 5에 도시된 파인 램프전압 생성블록의 내부 구성도이다.
도 8은 도 3에 도시된 이미지 센싱 장치의 동작을 설명하기 위한 타이밍도이다.
도 9는 도 5에 도시된 램프전압 제너레이터의 개선된 점을 설명하기 위한 그래프 도면이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3에는 본 발명의 실시예에 따른 이미지 센싱 장치가 블록 구성도로 도시되어 있다.
도 3을 참조하면, 이미지 센싱 장치(100)는 픽셀 어레이(110), 아날로그/디지털 컨버터(120), 및 램프전압 제너레이터(130)를 포함할 수 있다.
픽셀 어레이(100)는 로우(row) 방향과 컬럼(column) 방향으로 배열된 N*M개의 픽셀들(도면에 미도시)을 포함할 수 있다(N, M 은 서로 같거나 다른 자연수). 픽셀 어레이(110)는 로우 단위의 제1 내지 제N 픽셀신호(VPX<1:N>)를 M번 순차적으로 출력할 수 있다.
아날로그/디지털 컨버터(120)는 코오스(coarse) 램프전압(VCR)과 파인(fine) 램프전압(VFR)을 이용하여 제1 내지 제N 픽셀신호(VPX<1:N>)에 대응하는 제1 내지 제N 디지털신호(DOUT<1:N>)를 생성할 수 있다. 예컨대, 아날로그/디지털 컨버터(120)는 2-step ADC를 포함할 수 있다.
램프전압 제너레이터(130)는 제1 바이어스 신호(VNB)와 제1 내지 제X 코오스 램프제어신호(CR_CTRL<1:X>)와 제1 내지 제Z 파인 램프제어신호(FR_CTRL<1:Z>)에 응답하여, 제1 기울기를 가지는 코오스 램프전압(VCR)과 상기 제1 기울기에 대응하여 보정된 제2 기울기를 가지는 파인 램프전압(VFR)을 생성할 수 있다.
도 4에는 도 3에 도시된 아날로그/디지털 컨버터(120)의 블록 구성도가 도시되어 있다.
도 4를 참조하면, 아날로그/디지털 컨버터(120)는 비교블록(121)과 카운터블록(123)을 포함할 수 있다.
비교블록(121)은 제1 내지 제N 픽셀신호(VPX<1:N>)에 대응하여 제1 내지 제N 비교부(도면에 미도시)를 포함할 수 있다. 상기 제1 내지 제N 비교부는 제1 내지 제N 픽셀신호(VPX<1:N>) 중 각각 대응하는 어느 하나의 픽셀신호를 입력받을 수 있고, 코오스 램프전압(VCR)과 파인 램프전압(VFR)을 공통으로 입력받을 수 있다. 그리고, 상기 제1 내지 제N 비교부는 코오스 컨버전 구간 동안 각각의 픽셀신호와 코오스 램프전압(VCR)을 비교할 수 있고, 파인 컨버전 구간 동안 상기 각각의 픽셀신호와 파인 램프전압(VFR)을 비교할 수 있으며, 상기 코오스 컨버전 구간 동안의 비교결과와 상기 파인 컨버전 구간 동안의 비교결과를 포함하는 제1 내지 제N 비교결과신호(VOUT<1:N>)를 생성할 수 있다. 예컨대, 상기 제1 비교부는 제1 픽셀신호(VPX<1>)와 코오스 램프전압(VCR)을 비교할 수 있고, 그 비교결과 제1 픽셀신호(VPX<1>)와 코오스 램프전압(VCR)이 같아지는 순간에 제1 비교결과신호(VOUT<1>)를 제로 크로싱(zero crossing)할 수 있다. 그리고, 상기 제1 비교부는 제1 픽셀신호(VPX<1>)와 코오스 램프전압(VCR)의 비교결과를 기반으로 하여 제1 픽셀신호(VPX<1>)와 파인 램프전압(VFR)을 비교할 수 있고, 그 비교결과 제1 픽셀신호(VPX<1>)와 파인 램프전압(VFR)이 같아지는 순간에 제1 비교결과신호(VOUT<1>)를 다시 제로 크로싱할 수 있다.
카운터블록(123)은 제1 내지 제N 비교결과신호(VOUT<1:N>)에 대응하여 제1 내지 제N 카운팅부(도면에 미도시)를 포함할 수 있다. 제1 내지 제N 카운팅부(도면에 미도시)는 제1 내지 제N 비교결과신호(VOUT<1:N>)를 카운팅할 수 있고, 그 카운팅결과에 대응하는 제1 내지 제N 디지털신호(DOUT<1:N>)를 생성할 수 있다. 예컨대, 상기 제1 카운팅부는 상기 코오스 컨버전 구간 중 제1 비교결과신호(VOUT<1>)가 첫 번째 제로 크로싱되기 이전 구간 동안 코오스 클럭(도면에 미도시)을 카운팅할 수 있고, 상기 파인 컨버전 구간 중 제1 비교결과신호(VOUT<1>)가 두 번째 제로 크로싱되기 이전 구간 동안 파인 클럭(도면에 미도시)을 카운팅할 수 있으며, 각각의 카운팅결과를 포함하는 제1 디지털신호(DOUT<1>)를 생성할 수 있다.
도 5에는 도 2에 도시된 램프전압 제너레이터(130)가 블록 구성도로 도시되어 있다.
도 5를 참조하면, 램프전압 제너레이터(130)는 코오스 램프전압 생성블록(131), 파인 램프전압 생성블록(133), 및 보정블록(135)을 포함할 수 있다.
코오스 램프전압 생성블록(131)은 제1 바이어스 신호(VNB)와 제1 내지 제X 코오스 램프제어신호(CR_CTRL<1:X>)에 응답하여 코오스 램프전압(VCR)을 생성할 수 있다. 예컨대, 코오스 램프전압 생성블록(131)은 상기 코오스 컨버전 구간 동안 상기 코오스 클럭에 대응하여 "128LSB" 단위로 전압 레벨이 강하하는 코오스 램프전압(VCR)을 생성할 수 있다.
파인 램프전압 생성블록(133)은 제1 바이어스 신호(VNB)와 제1 내지 제Z 파인 램프제어신호(FR_CTRL<1:Z>)와 제1 내지 제Y 기울기보정신호(SCAL<1:Y>)에 응답하여 파인 램프전압(VFR)을 생성할 수 있다. 예컨대, 파인 램프전압 생성블록(133)은 상기 파인 컨버전 구간 동안 상기 파인 클럭에 대응하여 "1LSB" 단위로 전압 레벨이 상승하는 파인 램프전압(VFR)을 생성할 수 있다.
보정블록(135)은 사용자에 의해 기 설정된 제1 내지 제Y 기울기보정신호(SCAL<1:Y>)를 저장할 수 있다. 예컨대, 보정블록(135)은 레지스터(register) 또는 퓨즈회로 등을 포함할 수 있다.
도 6에는 도 5에 도시된 코오스 램프전압 생성블록(131)의 내부 구성도가 도시되어 있다.
도 6을 참조하면, 코오스 램프전압 생성블록(131)은 제1 소오스 전류 생성부(131_1), 및 코오스 램프전압 생성부(131_3)를 포함할 수 있다.
제1 소오스 전류 생성부(131_1)는 제1 바이어스 신호(VNB)에 응답하여 제1 소오스 전류(I11)를 생성할 수 있고, 제1 소오스 전류(I11)에 대응하는 제2 바이어스 신호(VPB_CR)를 생성할 수 있다.
예컨대, 제1 소오스 전류 생성부(131_1)는 제1 싱킹부(NCR1), 및 제1 소오싱부(PCR0)를 포함할 수 있다. 제1 싱킹부(NCR1)는 제2 바이어스 신호(VPB_CR)의 출력단과 접지전압단 사이에 접속되고 제1 바이어스 신호(VNB)에 응답하여 제1 소오스 전류(I11)를 싱킹할 수 있다. 예컨대, 제1 싱킹부(NCR1)는 제1 바이어스 신호(VNB)의 입력단에 게이트가 접속되고, 제2 바이어스 신호(VPB_CR)의 출력단과 상기 접지전압단 사이에 드레인과 소오스가 접속된 NMOS 트랜지스터를 포함할 수 있다. 제1 소오싱부(PCR0)는 전원전압단과 제2 바이어스 신호(VPB_CR)의 출력단 사이에 접속되고, 제2 바이어스 신호(VPB_CR)에 응답하여 제1 소오스 전류(I11)를 소오싱할 수 있다. 예컨대, 제1 소오싱부(PCR0)는 제2 바이어스 신호(VPB_CR)의 출력단에 게이트와 드레인이 접속되고 상기 전원전압단에 소오스가 접속된 PMOS 트랜지스터를 포함할 수 있다.
코오스 램프전압 생성부(131_3)는 제2 바이어스 신호(VPB_CR)와 제1 내지 제X 코오스 램프제어신호(CR_CTRL<1:X>)에 응답하여 코오스 단위 - "128LSB" 단위에 대응할 수 있음 - 로 가변되는 제1 미러 전류(I22)를 생성할 수 있고, 제1 미러 전류(I22)에 기초하여 코오스 램프전압(VCR)을 생성할 수 있다.
예컨대, 코오스 램프전압 생성부(131_3)는 제1 미러링부(PCR1 ~ PCRX), 제1 스위칭부(SW21 ~ SW2X), 및 제1 저항부(R_CR)를 포함할 수 있다. 제1 미러링부(PCR1 ~ PCRX)는 상기 전원전압단과 제1 내지 제X 미러링 노드(CN1 ~ CNX) 사이에 접속되고, 제2 바이어스 신호(VPB_CR)에 응답하여 제1 미러 전류(I22)를 소오싱할 수 있다. 예컨대, 제1 미러링부(PCR1 ~ PCRX)는 제2 바이어스 신호(VPB_CR)의 입력단에 게이트가 접속되고 상기 전원전압단과 제1 내지 제X 미러링 노드(CN1 ~ CNX) 사이에 소오스와 드레인이 접속된 제1 내지 제X PMOS 트랜지스터를 포함할 수 있다. 제1 스위칭부(SW21 ~ SW2X)는 제1 내지 제X 미러링 노드(CN1 ~ CNX)와 코오스 램프전압(VCR)의 출력단 사이에 접속되고, 제1 내지 제X 코오스 램프제어신호(CR_CTRL<1:X>)에 응답하여 상기 코오스 컨버전 구간 동안 상기 코오스 단위로 감소하는 제1 미러 전류(I22)를 생성할 수 있다. 예컨대, 제1 스위칭부(SW21 ~ SW2X)는 제1 내지 제X 코오스 램프제어신호(CR_CTRL<1:X>)에 응답하여 상기 코오스 컨버전 구간 동안 순차적으로 개방(open)되는 제1 내지 제X 스위치소자를 포함할 수 있다. 제1 저항부(R_CR)는 코오스 램프전압(VCR)의 출력단과 상기 접지전압단 사이에 접속될 수 있다. 예컨대, 제1 저항부(R_CR)는 저항소자를 포함할 수 있다.
도 7에는 도 5에 도시된 파인 램프전압 생성블록(133)의 내부 구성도가 도시되어 있다.
도 7을 참조하면, 파인 램프전압 생성블록(133)은 제2 소오스 전류 생성부(133_1), 및 파인 램프전압 생성부(133_3)을 포함할 수 있다.
제2 소오스 전류 생성부(133_1)는 제1 바이어스 신호(VNB)와 제1 내지 제Y 기울기보정신호(SCAL<1:Y>)에 응답하여 상기 제1 기울기에 대응하여 보정된 제2 소오스 전류(I33)를 생성할 수 있고, 제2 소오스 전류(I33)에 대응하는 제3 바이어스 신호(VPB_FR)를 생성할 수 있다.
예컨대, 제2 소오스 전류 생성부(133_1)는 제2 싱킹부(NFR1), 제2 소오싱부(PNR1 ~ PNRY), 및 제2 스위칭부(SW31 ~ SW3Y)를 포함할 수 있다. 제2 싱킹부(NFR1)는 제3 바이어스 신호(VPB_FR)의 출력단과 상기 접지전압단 사이에 접속되고, 제1 바이어스 신호(VNB)에 응답하여 제2 소오스 전류(I33)를 싱킹할 수 있다. 예컨대, 제2 싱킹부(NFR1)는 제1 바이어스 신호(VNB)의 입력단에 게이트가 접속되고 제3 바이어스 신호(VPB_FR)의 출력단과 상기 접지전압단 사이에 드레인과 소오스가 접속된 NMOS 트랜지스터를 포함할 수 있다. 제2 소오싱부(PNR1 ~ PNRY)는 상기 전원전압단과 제1 내지 제Y 소오싱 노드(CALN1 ~ CALNY) 사이에 접속되고, 제3 바이어스 신호(VPB_FR)에 응답하여 제2 소오스 전류(I33)를 소오싱할 수 있다. 예컨대, 제2 소오싱부(PNR1 ~ PNRY)는 제3 바이어스 신호(VPB_FR)의 출력단에 게이트가 접속되고 상기 전원전압단과 제1 내지 제Y 소오싱 노드(CALN1 ~ CALNY) 사이 소오스와 드레인이 접속된 제1 내지 제Y PMOS 트랜지스터를 포함할 수 있다. 제2 스위칭부(SW31 ~ SW3Y)는 제1 내지 제Y 소오싱 노드(CALN1 ~ CALNY)와 제3 바이어스 신호(VPB_FR)의 출력단 사이에 접속되고, 제1 내지 제Y 기울기보정신호(SCAL<1:Y>)에 응답하여 선택적으로 스위칭되는 제1 내지 제Y 스위치소자를 포함할 수 있다.
파인 램프전압 생성부(133_3)는 제3 바이어스 신호(VPB_FR)와 제1 내지 제Z 파인 램프제어신호(FR_CTRL<1:Z>)에 응답하여 파인 단위 - "1LSB" 단위에 대응할 수 있음 - 로 가변되는 제2 미러 전류(I44)를 생성할 수 있고, 제2 미러 전류(I44)에 기초하여 파인 램프전압(VFR)을 생성할 수 있다.
예컨대, 파인 램프전압 생성부(133_3)는 제2 미러링부(PNRY+1 ~ PNRY+Z), 제3 스위칭부(SW41 ~ SW4Z), 및 제2 저항부(R_FR)를 포함할 수 있다. 제2 미러링부(PNRY+1 ~ PNRY+Z)는 상기 전원전압단과 제1 내지 제Z 미러링 노드(FN1 ~ FNZ) 사이에 접속되고, 제3 바이어스 신호(VPB_FR)에 응답하여 제2 미러 전류(I44)를 소오싱할 수 있다. 예컨대, 제2 미러링부(PNRY+1 ~ PNRY+Z)는 제3 바이어스 신호(VPB_FR)의 입력단에 게이트가 접속되고 상기 전원전압단과 제1 내지 제Z 미러링 노드(FN1 ~ FNZ) 사이에 소오스와 드레인이 접속된 제1 내지 제Z PMOS 트랜지스터를 포함할 수 있다. 제3 스위칭부(SW41 ~ SW4Z)는 제1 내지 제Z 미러링 노드(FN1 ~ FNZ)와 파인 램프전압(VFR)의 출력단 사이에 접속되고, 제1 내지 제Z 파인 램프제어신호(FR_CTRL<1:Z>)에 응답하여 상기 파인 컨버전 구간 동안 상기 파인 단위로 증가하는 제2 미러 전류(I44)를 생성할 수 있다. 예컨대, 제3 스위칭부(SW41 ~ SW4Z)는 제1 내지 제Z 파인 램프제어신호(FR_CTRL<1:Z>)에 응답하여 상기 파인 컨버전 구간 동안 순차적으로 단락(short)되는 제1 내지 제Z 스위치소자를 포함할 수 있다. 제2 저항부(R_FR)는 파인 램프전압(VFR)의 출력단과 상기 접지전압단 사이에 접속될 수 있다. 예컨대, 제2 저항부(R_FR)는 저항소자를 포함할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 이미지 센싱 장치(100)의 동작을 설명한다.
본 발명의 실시예에서는 제1 픽셀신호(VPX<1>)를 대상으로 이미지 센싱 장치(100)의 전반적인 동작을 설명하며, 이는 도 8과 도 9를 참조하여 설명하기로 한다.
도 8에는 본 발명의 실시예에 따른 이미지 센싱 장치(100)의 동작을 설명하기 위한 타이밍도가 도시되어 있고, 도 9에는 파인 램프전압(VFR)의 기울기가 보정됨에 따라 아날로그/디지털 컨버터(120)로부터 출력되는 각각의 디지털신호(예:DOUT<1>)의 선형성(linearity)이 보정됨을 설명하기 위한 그래프 도면이 도시되어 있다.
먼저, 도 8 및 도 9를 설명하기에 앞서 다음과 같은 과정이 미리 실시되어야 할 것이다. 보정블록(133_5)에는 제1 내지 제Y 기울기 보정신호(SCAL<1:Y>)가 미리 설정될 수 있다. 예컨대, 테스트 또는 시뮬레이션을 통해 파인 램프전압(VFR)의 기울기를 측정하고, 그 측정결과에 대응하는 제1 내지 제Y 기울기 보정신호(SCAL<1:Y>)가 사용자에 의해 보정블록(133_5)에 미리 설정될 수 있다.
이러한 상태에서, 도 8을 참조하면, 아날로그/디지털 컨버터(120)는 상기 코오스 컨버전 구간 동안 코오스 램프전압(VCR)을 기준으로 픽셀 어레이(110)로부터 출력된 제1 픽셀신호(VPX<1>)의 전압 레벨을 측정할 수 있고, 그 측정결과에 대응하는 제1 디지털신호(DOUT<1>)를 생성할 수 있다. 예컨대, 비교블록(121)은 제1 픽셀신호(VPX<1>)의 전압 레벨과 코오스 단위 - 예컨대, "128LSB" 단위에 대응할 수 있음 - 로 전압 레벨이 강하하는 코오스 램프전압(VCR)을 비교할 수 있고, 그 비교결과 코오스 램프전압(VCR)이 제1 픽셀신호(VPX<1>)의 전압 레벨보다 낮을 때 제1 비교결과신호(VOUT<1>)를 제로 크로싱할 수 있다. 그리고, 카운터블록(123)은 상기 코오스 컨버전 구간 중 제1 비교결과신호(VOUT<1>)가 제로 크로싱하기 이전 구간 동안 코오스 클럭(도면에 미도시)을 카운팅할 수 있고, 그 카운팅결과에 대응하는 3bit의 카운트 코드(count code)를 제1 디지털신호(DOUT<1>)로써 생성할 수 있다.
계속해서, 아날로그/디지털 컨버터(120)는 파인 컨버전 구간 동안 파인 램프전압(VFR)을 기준으로 제1 픽셀신호(VPX<1>)의 전압 레벨을 측정할 수 있고, 그 측정결과에 대응하는 제1 디지털신호(DOUT<1>)를 생성할 수 있다. 예컨대, 비교블록(121)은 제1 픽셀신호(VPX<1>)의 전압 레벨과 파인 단위 - 예컨대, "1LSB" 단위에 대응할 수 있음 - 로 전압 레벨이 상승하는 파인 램프전압(VFR)을 비교할 수 있고, 그 비교결과 파인 램프전압(VFR)이 제1 픽셀신호(VPX<1>)의 전압 레벨보다 높을 때 제1 비교결과신호(VOUT<1>)를 제로 크로싱할 수 있다. 참고로, 도면에는 잘 도시되지 않았지만, 비교블록(121)은 상기 코오스 컨버전 구간에서 코오스 램프전압(VCR)이 제1 픽셀신호(VPX<1>)의 전압 레벨보다 낮아질 때의 전압(VS) 레벨을 기억하고 있다가, 그 전압(VS)부터 상기 파인 단위로 상승하는 파인 램프전압(VFR)과 제1 픽셀신호(VPX<1>)의 전압 레벨을 비교할 수 있다. 그리고, 카운터블록(123)은 상기 파인 컨버전 구간 중 제1 비교결과신호(VOUT<1>)가 제로 크로싱하기 이전 구간 동안 파인 클럭(도면에 미도시)을 카운팅할 수 있고, 그 카운팅결과에 대응하는 7bit의 카운트 코드(count code)를 제1 디지털신호(DOUT<1>)로써 생성할 수 있다.
한편, 램프전압 제너레이터(130)는 상기 코오스 컨버전 구간 동안 제1 내지 제X 코오스 램프제어신호(CR_CTRL<1:X>)에 응답하여 상기 코오스 단위로 전압 레벨이 강하하는 코오스 램프전압(VCR)을 생성할 수 있고, 상기 파인 컨버전 구간 동안 제1 내지 제Z 파인 램프제어신호(FR_CTRL<1:Z>)에 응답하여 상기 파인 단위로 전압 레벨이 상승하는 파인 램프전압(VFR)을 생성할 수 있다. 특히, 램프전압 제너레이터(130)는 상기 파인 컨버전 구간 동안 코오스 램프전압(VCR)의 기울기에 대응하도록 제1 내지 제Y 기울기 보정신호(SCAL<1:Y>)에 응답하여 기울기가 보정된 파인 램프전압(VFR)을 생성할 수 있다. 램프전압 제너레이터(130)의 동작을 더욱 자세하게 설명하면 다음과 같다.
먼저, 코오스 램프전압 생성블록(131)은 상기 코오스 컨버전 구간 동안 제1 바이어스 신호(VNB)와 제1 내지 제X 코오스 램프제어신호(CR_CTRL<1:X>)에 응답하여 상기 코오스 단위로 전압 레벨이 강하하는 코오스 램프전압(VCR)을 생성할 수 있다.
예컨대, 제1 싱킹부(NCR1)는 제1 바이어스 신호(VNB)에 응답하여 제1 소오스 전류(I11)를 싱킹할 수 있고, 제1 소오싱부(PCR0)는 제2 바이어스 신호(VPB_CR)에 응답하여 제1 소오스 전류(I11)를 소오싱할 수 있다. 그리고, 제1 미러링부(PCR1 ~ PCRX)는 제2 바이어스 신호(VPB_CR)에 응답하여 제1 미러 전류(I22)를 소오싱할 수 있고, 제1 스위칭부(SW21 ~ SW2X)에 포함된 제1 내지 제X 스위치소자는 제1 내지 제X 코오스 램프제어신호(CR_CTRL<1:X>)에 응답하여 상기 코오스 컨버전 구간 동안 순차적으로 개방(open)되면서 상기 코오스 단위로 순차적으로 감소하는 제1 미러 전류(I22)를 생성할 수 있다. 이때, 제1 미러 전류(I22)에 대응하여 상기 코오스 단위로 전압 레벨이 강하하는 코오스 램프전압(VCR)이 생성될 수 있다.
다음, 파인 램프전압 생성블록(133)은 상기 파인 컨버전 구간 동안 제1 바이어스 신호(VNB)와 제1 내지 제Z 파인 램프제어신호(FR_CTRL<1:Z>)와 제1 내지 제Y 기울기보정신호(SCAL<1:Y>)에 응답하여 상기 파인 단위로 전압 레벨이 상승하는 파인 램프전압(VFR)을 생성할 수 있다.
예컨대, 제2 싱킹부(NFR1)는 제1 바이어스 신호(VNB)에 응답하여 제2 소오스 전류(I33)를 싱킹할 수 있고, 제2 소오싱부(PNR1 ~ PNRY)는 제3 바이어스 신호(VPB_FR)에 응답하여 제2 소오스 전류(I33)를 소오싱할 수 있다. 이때, 제2 스위칭부(SW31 ~ SW3Y)에 포함된 제1 내지 제Y 스위치소자는 기 설정된 제1 내지 제Y 기울기보정신호(SCAL<1:Y>)에 응답하여 선택적으로 개방 또는 단락(short)되면서 제3 바이어스 신호(VPB_FR)의 전압 레벨을 보정할 수 있다. 만약, 도 9(A)에 도시된 바와 같이, 파인 램프전압(VFR)의 기울기가 코오스 램프전압(VCR)의 기울기보다 크면, 상기 제1 내지 제Y 스위치소자 중 단락되는 스위치소자의 개수를 증가시켜 제3 바이어스 신호(VPB_FR)의 전압 레벨이 상승하도록 보정할 수 있다. 그로 인해, 제2 미러 전류(I44)의 단위 전류량 - 제1 내지 제Z 미러링 노드(MNX+1 ~ MNX+Z)에 흐르는 각각의 전류량에 대응함 - 이 감소하고, 결국 파인 램프전압(VFR)의 기울기가 작아지는 보정이 수행될 수 있다. 반면, 도 9(B)에 도시된 바와 같이, 파인 램프전압(VFR)의 기울기가 코오스 램프전압(VCR)의 기울기보다 작으면, 상기 제1 내지 제Y 스위치소자 중 개방되는 스위치소자의 개수를 증가시켜 제3 바이어스 신호(VPB_FR)의 전압 레벨이 강하되도록 보정할 수 있다. 그로 인해, 제2 미러 전류(I44)의 상기 단위 전류량이 증가하고, 결국 파인 램프전압(VFR)의 기울기가 커지는 보정이 수행될 수 있다. 한편, 제2 미러링부(PNRY+1 ~ PNRY+Z)는 제3 바이어스 신호(VPB_FR)에 응답하여 제2 미러 전류(I44)를 소오싱할 수 있고, 제3 스위칭부(SW41 ~ SW4Z)에 포함된 제1 내지 제Z 스위치소자는 제1 내지 제Z 파인 램프제어신호(FR_CTRL<1:Z>)에 응답하여 상기 파인 컨버전 구간 동안 순차적으로 단락되면서 상기 파인 단위로 순차적으로 증가하는 제2 미러 전류(I44)를 생성할 수 있다. 이때, 제2 미러 전류(I44)에 대응하여 상기 파인 단위로 전압 레벨이 상승하는 파인 램프전압(VCR)이 생성될 수 있다.
이와 같은 본 발명의 실시예에 따르면, 파인 램프전압(VFR)을 생성하는데 근원이 되는 제3 바이어스 신호(VPB_FR)의 전압 레벨을 조절함에 따라 파인 램프전압(VFR)의 기울기와 코오스 램프전압(VCR)의 기울기가 서로 같아질 수 있으므로, 코오스 램프전압(VCR)과 파인 램프전압(VFR) 간의 미스매치(mismatch)를 보정할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 본 발명의 실시예에서는 파인 램프전압을 보정하는 것으로 예를 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 본 발명은 코오스 램프전압을 보정할 수도 있다.
또한, 본 발명의 실시예에서는 제2 소오싱부를 제어함으로써 파인 램프전압의 기울기를 보정하는 것으로 예를 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 본 발명은 제2 싱킹부를 제어함으로써 파인 램프전압의 기울기를 보정할 수도 있다.
또한, 본 발명의 실시예에서는 이미지 센싱 장치를 예로 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 코오스 램프전압과 파인 램프전압을 이용하는 어떠한 장치 및 회로에도 모두 적용 가능하다.
100 : 이미지 센싱 장치 110 : 픽셀 어레이
120 : 아날로그/디지털 컨버터(ADC) 121 : 비교블록
123 : 카운터블록 130 : 램프전압 제너레이터
131 : 코오스 램프전압 생성블록 131_1 : 제1 소오스 전류 생성부
131_3 : 코오스 램프전압 생성부 133 : 파인 램프전압 생성블록
133_1 : 제2 소오스 전류 생성부 133_3 : 파인 램프전압 생성블록
133_5 : 보정블록

Claims (20)

  1. 바이어스 신호와 제1 램프제어신호에 응답하여 제1 기울기를 가지는 제1 램프전압을 생성하기 위한 제1 램프전압 생성블록; 및
    상기 바이어스 신호와 제2 램프제어신호와 기울기보정신호에 응답하여 상기 제1 기울기에 대응하는 제2 기울기를 가지는 제2 램프전압을 생성하기 위한 제2 램프전압 생성블록
    을 포함하는 램프전압 제너레이터.
  2. 제1항에 있어서,
    상기 제1 기울기는 상기 제1 기울기와 같은 램프전압 제너레이터.
  3. 제1항에 있어서,
    상기 기울기보정신호를 저장하기 위한 보정블록을 더 포함하는 램프전압 제너레이터.
  4. 제1항에 있어서,
    상기 제1 램프제어신호는 제1 클럭에 기초하여 생성되고,
    상기 제2 램프제어신호는 상기 제1 클럭보다 고주파수의 제2 클럭에 기초하여 생성되는 램프전압 제너레이터.
  5. 제1 바이어스 신호에 응답하여 제1 소오스 전류를 생성하고, 상기 제1 소오스 전류에 대응하는 제2 바이어스 신호를 생성하기 위한 제1 소오스 전류 생성부;
    상기 제2 바이어스 신호와 코오스(coarse) 램프제어신호에 응답하여 코오스 단위로 가변되는 제1 미러 전류를 생성하고, 상기 제1 미러 전류에 기초하여 제1 기울기를 가지는 코오스 램프전압을 생성하기 위한 제1 램프전압 생성부;
    상기 제1 바이어스 신호와 기울기보정신호에 응답하여 상기 제1 기울기에 대응하여 보정된 제2 소오스 전류를 생성하고, 상기 제2 소오스 전류에 대응하여 보정된 제3 바이어스 신호를 생성하기 위한 제2 소오스 전류 생성부; 및
    상기 제3 바이어스 신호와 파인(fine) 램프제어신호에 응답하여 파인 단위로 가변되는 제2 미러 전류를 생성하고, 상기 제2 미러 전류에 기초하여 상기 제1 기울기를 가지는 파인 램프전압을 생성하기 위한 제2 램프전압 생성부
    를 포함하는 램프전압 제너레이터.
  6. 제5항에 있어서,
    상기 제2 소오스 전류 생성부는,
    상기 제3 바이어스 신호의 출력단과 저전압단 사이에 접속되고, 상기 제1 바이어스 신호에 응답하여 상기 제2 소오스 전류를 싱킹하기 위한 제2 싱킹부;
    고전압단과 복수의 제2 소오싱 노드 사이에 접속되고, 상기 제3 바이어스 신호에 응답하여 상기 제2 소오스 전류를 소오싱하기 위한 복수의 제2 소오싱부; 및
    상기 복수의 제2 소오싱 노드와 상기 제3 바이어스 신호의 출력단 사이에 접속되고, 상기 기울기보정신호에 응답하여 선택적으로 스위칭되는 복수의 제2 스위칭부를 포함하는 램프전압 제너레이터.
  7. 제5항에 있어서,
    상기 제2 램프전압 생성부는,
    고전압단과 복수의 제2 미러링 노드 사이에 접속되고, 상기 제3 바이어스 신호에 응답하여 상기 제2 미러 전류를 소오싱하기 위한 제2 미러링부;
    상기 복수의 제2 미러링 노드와 상기 파인 램프전압의 출력단 사이에 접속되고, 상기 파인 램프제어신호에 응답하여 단계적으로 스위칭되는 제3 스위칭부; 및
    상기 파인 램프전압의 출력단과 저전압단 사이에 접속된 제2 저항부를 포함하는 램프전압 제너레이터.
  8. 제5항에 있어서,
    상기 기울기보정신호를 저장하기 위한 저장부를 더 포함하는 램프전압 제너레이터.
  9. 제5항에 있어서,
    상기 제1 소오스 전류 생성부는,
    상기 제2 바이어스 신호의 출력단과 저전압단 사이에 접속되고, 상기 제1 바이어스 신호에 응답하여 상기 제1 소오스 전류를 싱킹하기 위한 제1 싱킹부; 및
    고전압단과 상기 제2 바이어스 신호의 출력단 사이에 접속되고, 상기 제2 바이어스 신호에 응답하여 상기 제1 소오스 전류를 소오싱하기 위한 제1 소오싱부를 포함하는 램프전압 제너레이터.
  10. 제5항에 있어서,
    상기 제1 램프전압 생성부는,
    고전압단과 복수의 제1 미러링 노드 사이에 접속되고, 상기 제2 바이어스 신호에 응답하여 상기 제1 미러 전류를 소오싱하기 위한 제1 미러링부;
    상기 복수의 제1 미러링 노드와 상기 코오스 램프전압의 출력단 사이에 접속되고, 상기 코오스 램프제어신호에 응답하여 단계적으로 스위칭되는 제1 스위칭부; 및
    상기 코오스 램프전압의 출력단과 저전압단 사이에 접속된 제1 저항부를 포함하는 램프전압 제너레이터.
  11. 제5항에 있어서,
    상기 코오스 램프제어신호는 제1 클럭에 기초하여 생성되고,
    상기 파인 램프제어신호는 상기 제1 클럭보다 고주파수의 제2 클럭에 기초하여 생성되는 램프전압 제너레이터.
  12. 이미지 신호를 생성하기 위한 픽셀 어레이;
    코오스(coarse) 램프전압과 파인(fine) 램프전압을 이용하여 상기 이미지 신호에 대응하는 디지털신호를 생성하기 위한 아날로그/디지털 컨버터; 및
    바이어스 신호와 코오스 램프제어신호와 파인 램프제어신호에 응답하여, 제1 기울기를 가지는 상기 코오스 램프전압과 상기 제1 기울기에 대응하여 보정된 제2 기울기를 가지는 상기 파인 램프전압을 생성하기 위한 램프전압 제너레이터
    를 포함하는 이미지 센싱 장치.
  13. 제12항에 있어서,
    상기 제2 기울기는 상기 제1 기울기와 같은 이미지 센싱 장치.
  14. 제12항에 있어서,
    상기 램프전압 제너레이터는,
    기울기보정신호를 저장하기 위한 보정블록;
    상기 바이어스 신호와 상기 코오스 램프제어신호에 응답하여 상기 코오스 램프전압을 생성하기 위한 제1 램프전압 생성블록; 및
    상기 바이어스 신호와 상기 파인 램프제어신호와 상기 기울기보정신호에 응답하여 상기 파인 램프전압을 생성하기 위한 제2 램프전압 생성블록을 포함하는 이미지 센싱 장치.
  15. 제14항에 있어서,
    제2 램프전압 생성블록은,
    상기 제1 바이어스 신호와 상기 기울기보정신호에 응답하여 상기 제1 기울기에 대응하여 보정된 제2 소오스 전류를 생성하고, 상기 제2 소오스 전류에 대응하는 제3 바이어스 신호를 생성하기 위한 제2 소오스 전류 생성부; 및
    상기 제3 바이어스 신호와 상기 파인 램프제어신호에 응답하여 파인 단위로 가변되는 제2 미러 전류를 생성하고, 상기 제2 미러 전류에 기초하여 상기 파인 램프전압을 생성하기 위한 제2 램프전압 생성부을 포함하는 이미지 센싱 장치.
  16. 제15항에 있어서,
    상기 제2 소오스 전류 생성부는,
    상기 제3 바이어스 신호의 출력단과 저전압단 사이에 접속되고, 상기 제1 바이어스 신호에 응답하여 상기 제2 소오스 전류를 싱킹하기 위한 제2 싱킹부;
    고전압단과 복수의 제2 소오싱 노드 사이에 접속되고, 상기 제3 바이어스 신호에 응답하여 상기 제2 소오스 전류를 소오싱하기 위한 복수의 제2 소오싱부; 및
    상기 복수의 제2 소오싱 노드와 상기 제3 바이어스 신호의 출력단 사이에 접속되고, 상기 기울기보정신호에 응답하여 선택적으로 스위칭되는 복수의 제2 스위칭부를 포함하는 이미지 센싱 장치.
  17. 제15항에 있어서,
    상기 제2 램프전압 생성부는,
    고전압단과 복수의 제2 미러링 노드 사이에 접속되고, 상기 제3 바이어스 신호에 응답하여 상기 제2 미러 전류를 소오싱하기 위한 제2 미러링부;
    상기 복수의 제2 미러링 노드와 상기 파인 램프전압의 출력단 사이에 접속되고, 상기 파인 램프제어신호에 응답하여 단계적으로 스위칭되는 제3 스위칭부; 및
    상기 파인 램프전압의 출력단과 저전압단 사이에 접속된 제2 저항부를 포함하는 이미지 센싱 장치.
  18. 제14항에 있어서,
    상기 제1 램프전압 생성블록은,
    상기 제1 바이어스 신호에 응답하여 제1 소오스 전류를 생성하고, 상기 제1 소오스 전류에 대응하는 제2 바이어스 신호를 생성하기 위한 제1 소오스 전류 생성부; 및
    상기 제2 바이어스 신호와 상기 코오스 램프제어신호에 응답하여 코오스 단위로 가변되는 제1 미러 전류를 생성하고, 상기 제1 미러 전류에 기초하여 상기 코오스 램프전압을 생성하기 위한 제1 램프전압 생성부를 포함하는 이미지 센싱 장치.
  19. 제18항에 있어서,
    상기 제1 소오스 전류 생성부는,
    상기 제2 바이어스 신호의 출력단과 저전압단 사이에 접속되고, 상기 제1 바이어스 신호에 응답하여 상기 제1 소오스 전류를 싱킹하기 위한 제1 싱킹부; 및
    고전압단과 상기 제2 바이어스 신호의 출력단 사이에 접속되고, 상기 제2 바이어스 신호에 응답하여 상기 제1 소오스 전류를 소오싱하기 위한 제1 소오싱부를 포함하는 이미지 센싱 장치.
  20. 제18항에 있어서,
    상기 제1 램프전압 생성부는,
    고전압단과 복수의 제1 미러링 노드 사이에 접속되고, 상기 제2 바이어스 신호에 응답하여 상기 제1 미러 전류를 소오싱하기 위한 제1 미러링부;
    상기 복수의 제1 미러링 노드와 상기 코오스 램프전압의 출력단 사이에 접속되고, 상기 코오스 램프제어신호에 응답하여 단계적으로 스위칭되는 제1 스위칭부; 및
    상기 코오스 램프전압의 출력단과 저전압단 사이에 접속된 제1 저항부를 포함하는 이미지 센싱 장치.
KR1020150025611A 2015-02-24 2015-02-24 램프전압 제너레이터 및 그를 포함하는 이미지 센싱 장치 KR20160103302A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150025611A KR20160103302A (ko) 2015-02-24 2015-02-24 램프전압 제너레이터 및 그를 포함하는 이미지 센싱 장치
US14/749,290 US9774318B2 (en) 2015-02-24 2015-06-24 Ramp voltage generator and image sensing device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150025611A KR20160103302A (ko) 2015-02-24 2015-02-24 램프전압 제너레이터 및 그를 포함하는 이미지 센싱 장치

Publications (1)

Publication Number Publication Date
KR20160103302A true KR20160103302A (ko) 2016-09-01

Family

ID=56690582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150025611A KR20160103302A (ko) 2015-02-24 2015-02-24 램프전압 제너레이터 및 그를 포함하는 이미지 센싱 장치

Country Status (2)

Country Link
US (1) US9774318B2 (ko)
KR (1) KR20160103302A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220141080A (ko) * 2021-04-12 2022-10-19 서울대학교산학협력단 근접 센싱을 수행하는 반도체 장치

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276031B2 (en) 2013-03-04 2016-03-01 Apple Inc. Photodiode with different electric potential regions for image sensors
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
US10285626B1 (en) 2014-02-14 2019-05-14 Apple Inc. Activity identification using an optical heart rate monitor
US9686485B2 (en) 2014-05-30 2017-06-20 Apple Inc. Pixel binning in an image sensor
FR3025940A1 (fr) * 2014-09-17 2016-03-18 St Microelectronics Alps Sas Capteur d'images cmos
KR20170119764A (ko) * 2016-04-19 2017-10-30 에스케이하이닉스 주식회사 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US9912883B1 (en) * 2016-05-10 2018-03-06 Apple Inc. Image sensor with calibrated column analog-to-digital converters
CN111682039B (zh) 2016-09-23 2021-08-03 苹果公司 堆叠式背面照明spad阵列
US10656251B1 (en) 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
EP3574344B1 (en) 2017-01-25 2024-06-26 Apple Inc. Spad detector having modulated sensitivity
US10962628B1 (en) 2017-01-26 2021-03-30 Apple Inc. Spatial temporal weighting in a SPAD detector
KR102324713B1 (ko) * 2017-06-08 2021-11-10 삼성전자주식회사 이미지 센서의 램프 신호 생성기 및 이미지 센서
US10622538B2 (en) 2017-07-18 2020-04-14 Apple Inc. Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body
KR20190020408A (ko) * 2017-08-21 2019-03-04 에스케이하이닉스 주식회사 고 선형성의 투-스텝 싱글-슬롭 비교 장치 및 그에 따른 씨모스 이미지 센서
US10440301B2 (en) 2017-09-08 2019-10-08 Apple Inc. Image capture device, pixel, and method providing improved phase detection auto-focus performance
KR102570526B1 (ko) * 2018-04-06 2023-08-28 에스케이하이닉스 주식회사 이미지 센싱 장치
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
US10205463B1 (en) * 2018-07-18 2019-02-12 Teledyne Scientific & Imaging, Llc Dual-gain single-slope ADC with digital CDS
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
US11233966B1 (en) 2018-11-29 2022-01-25 Apple Inc. Breakdown voltage monitoring for avalanche diodes
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors
US12069384B2 (en) 2021-09-23 2024-08-20 Apple Inc. Image capture devices having phase detection auto-focus pixels

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5326107A (en) * 1976-08-24 1978-03-10 Sony Corp Tracking correcting apparatus
US7091795B1 (en) * 2001-10-09 2006-08-15 Zilog, Inc. Modulating ramp angle in a digital frequency locked loop
JP4682750B2 (ja) * 2005-08-22 2011-05-11 ソニー株式会社 Ｄａ変換装置
KR100744117B1 (ko) * 2005-08-24 2007-08-01 삼성전자주식회사 손실이 없는 비선형 아날로그 게인 콘트롤러를 지닌 이미지 센서 및 제조 방법
JP4654857B2 (ja) * 2005-09-26 2011-03-23 ソニー株式会社 Ｄａ変換装置、ａｄ変換装置、半導体装置
DE112006003542B4 (de) * 2005-12-27 2016-08-04 Analog Devices Inc. Analog-Digital-Umsetzersystem mit Drehtakt-Flash und Verfahren
JP4396655B2 (ja) * 2006-03-06 2010-01-13 ソニー株式会社 固体撮像装置
US7570037B2 (en) * 2006-11-17 2009-08-04 Virginia Tech Intellectual Properties, Inc. Hybrid control methods for digital pulse width modulator (DPWM)
KR101448917B1 (ko) * 2007-09-11 2014-10-13 삼성전자주식회사 의사 멀티플 샘플링 방법을 사용하는 아날로그-디지털 변환장치 및 방법
US8106801B2 (en) * 2009-02-12 2012-01-31 Qualcomm, Incorporated Methods and apparatus for built in self test of analog-to-digital convertors
KR101566003B1 (ko) * 2009-04-20 2015-11-16 삼성전자주식회사 아날로그-디지털 변환 방법, 아날로그-디지털 변환기, 및 이를 포함하는 이미지 센서
FR2958471B1 (fr) * 2010-03-31 2012-08-24 Ulis Procede de conversion analogique/numerique parallele, dispositif mettant en oeuvre un tel procede et detecteur d'imagerie comportant un tel dispositif
US9008597B2 (en) * 2010-04-20 2015-04-14 Rf Micro Devices, Inc. Direct current (DC)-DC converter having a multi-stage output filter
JP2012019410A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 固体撮像装置
JP2012019411A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 固体撮像装置
GB2483236B (en) * 2010-08-31 2017-08-30 Gigle Networks Ltd Analogue-to-digital conversion
US8223048B2 (en) * 2010-10-26 2012-07-17 Motorola Solutions, Inc. Method and apparatus for self-testing a digital-to-analog converter (DAC) in an integrated circuit
CN103477628A (zh) * 2011-04-21 2013-12-25 松下电器产业株式会社 斜坡信号发生电路及包括该电路的图像传感器和摄像装置
JP5868049B2 (ja) * 2011-07-19 2016-02-24 キヤノン株式会社 撮像装置
US9136829B2 (en) * 2011-09-13 2015-09-15 Texas Instruments Incorporated Method and apparatus for implementing a programmable high resolution ramp signal in digitally controlled power converters
JP5500660B2 (ja) 2012-01-23 2014-05-21 国立大学法人東北大学 固体撮像装置
JP5847737B2 (ja) * 2012-03-30 2016-01-27 キヤノン株式会社 光電変換装置および撮像システム
CN104662892B (zh) * 2012-10-25 2017-11-21 夏普株式会社 固体摄像装置
KR101969878B1 (ko) * 2013-04-01 2019-04-17 에스케이하이닉스 주식회사 아날로그 디지털 변환회로, 아날로그 디지털 변환방법 및 이미지 센서
JP6486001B2 (ja) * 2013-12-25 2019-03-20 キヤノン株式会社 Ａｄ変換器、ａｄ変換装置、光電変換装置、撮像システム、およびａｄ変換方法
JP2015162751A (ja) * 2014-02-26 2015-09-07 キヤノン株式会社 光電変換装置および撮像システム
KR102195409B1 (ko) * 2014-05-29 2020-12-30 삼성전자주식회사 램프 신호 보정 장치와 방법 및 이를 포함하는 이미지 센서
US9655175B2 (en) * 2014-06-04 2017-05-16 Cree, Inc. Off-time control for switched mode power supplies
US9736406B2 (en) * 2015-01-22 2017-08-15 Canon Kabushiki Kaisha Image capturing apparatus and control method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220141080A (ko) * 2021-04-12 2022-10-19 서울대학교산학협력단 근접 센싱을 수행하는 반도체 장치

Also Published As

Publication number Publication date
US20160248409A1 (en) 2016-08-25
US9774318B2 (en) 2017-09-26

Similar Documents

Publication Publication Date Title
KR20160103302A (ko) 램프전압 제너레이터 및 그를 포함하는 이미지 센싱 장치
KR102386471B1 (ko) 램프전압 제너레이터, 그를 포함하는 이미지 센싱 장치 및 그 이미지 센싱 장치의 구동 방법
KR102469080B1 (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
US9667899B2 (en) Analog-digital converting device and method having a successive approximation register analog-digital converting circuit and a single-slop analog-digital converting circuit, and image sensor including the same
US11272134B2 (en) Method and system for generating a ramping signal
US9584748B2 (en) Solid-state imaging apparatus and imaging device
CN111629161B (zh) 比较器及包括该比较器的图像感测装置
US10411724B2 (en) Two-step single-slope comparator with high linearity and CMOS image sensor including the same
US10224355B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
US10917598B2 (en) Ramp signal generator and image sensor including the same
US9312842B2 (en) Cascoded comparator with dynamic biasing for column parallel single slope ADCs
US9124288B2 (en) Semiconductor device
JP2009218964A (ja) アナログデジタル変換回路およびそれを搭載した撮像装置
KR20170137971A (ko) 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US10404241B2 (en) Electronic device
KR20200056734A (ko) 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
US8035433B2 (en) Process insensitive delay line
KR20120088606A (ko) 아날로그 비교기에서 오토-제로 전압을 시프팅하는 방법
KR20190107855A (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
US10931268B2 (en) Ramp signal generation device and CMOS image sensor including the same