KR100744117B1

KR100744117B1 - 손실이 없는 비선형 아날로그 게인 콘트롤러를 지닌 이미지 센서 및 제조 방법

Info

Publication number: KR100744117B1
Application number: KR1020050078046A
Authority: KR
Inventors: 함석헌; 한건희
Original assignee: 삼성전자주식회사
Priority date: 2005-08-24
Filing date: 2005-08-24
Publication date: 2007-08-01
Also published as: TW200709576A; US20070046513A1; KR20070023459A; TWI322577B; US7379011B2

Abstract

손실이 없는 비선형 아날로그 게인 콘트롤러를 지닌 이미지 센서 및 제조 방법이 개시된다. 상기 이미지 센서에서는, 램프 신호 생성부의 비선형 아날로그 게인 콘트롤러가 제1 램프 생성기로부터의 교정된 제1 램프 신호와 상기 교정된 제1 램프 신호 진폭의 중간 전압을 기반으로, 상기 중간 전압 아래 및 위 레벨에 대한 폴딩 전류를 발생시키고, 이에 따라 제2 램프 생성기가 상기 폴딩 전류에 따라 제2 램프 신호를 생성하여 CDS 회로 어레이로 공급한다.

Description

손실이 없는 비선형 아날로그 게인 콘트롤러를 지닌 이미지 센서 및 제조 방법{Image sensor with for nonlinear analog logarithmic gain controller and its manufacturing method }

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 본 발명의 일실시예에 따른 이미지 센서를 나타낸다.

도 2는 도 1의 APS 어레이의 컬러 필터 패턴을 나타내는 일례이다.

도 3은 도 1의 CDS 회로 어레이의 각 컬럼을 위한 단위 CDS 회로이다.

도 4는 도 1의 ADC의 디지털 코드 생성 방법을 설명하기 위한 도면이다.

도 5는 도 1의 램프 신호 생성부의 일 실시예에 대한 구체적인 블록도이다.

도 6은 도 5의 단일 기울기 ADC, 비선형 아날로그 게인 콘트롤러, 및 램프 생성기들의 아날로그 전압 신호 입력 회로이다

도 7은 도 5의 비선형 아날로그 게인 콘트롤러의 구체적인 회로도이다.

도 8은 도 5의 제2 램프 생성기의 구체적인 회로도이다.

도 9는 도 5의 제1 램프 생성기 출력에 대한 비선형 아날로그 게인 콘트롤러의 출력 전류 간의 특성을 나타내는 그래프이다.

도 10은 도 5의 비선형 아날로그 게인 콘트롤러의 출력 전류가 램프 신호의 기울기에 미치는 영향을 설명하기 위한 도면이다.

본 발명은 이미지 센서에 관한 것으로, 특히 단일 기울기 ADC(Analog-Digital Converter)를 사용한 CIS(CMOS Image Sensor) 타입의 이미지 센서에서 손실 없는 최적의 아날로그 게인 조절 방법에 대한 관련한 것이다.

CMOS 이미지 센서는 휴대폰 카메라, 디지털 스틸 카메라(digital still camera) 등에 장착되어, 시야에 전개되는 영상을 촬상하여 전기적 신호로 변환하고 변환된 영상 신호를 디지털 신호로 바꾸어 전송한다. CMOS 이미지 센서에서 출력되는 디지털 영상 신호는 삼색(Red, Green, Blue) 컬러 이미지 데이터이고, 상기 디지털 영상 신호는 신호 처리되어 LCD(liquid crystal display)와 같은 디스플레이 장치를 구동한다.

이와 같은 CMOS 이미지 센서는 CDS(Correlated Double Sampling) 방식을 채용하고, 상기 CDS 방식에 따라 샘플링된 리셋 신호와 영상 신호의 차이를 디지털 신호로 만들기 위하여 램프(ramp) 신호를 이용한다. 즉, 상기 CMOS 이미지 센서는 상기 리셋 신호와 외부 빛의 조도에 따라 달라지는 영상 신호의 차이를 픽업(pick-up)하고, 상기 차이에 해당하는 디지털 코드 값을 생성한다. 이때, 상기 생성되는 디지털 코드 값은 같은 조도에서도 상기 램프 신호의 기울기에 따라 달라진다. 따 라서, 상기 CMOS 이미지 센서에서 촬상한 영상이 상기 디스플레이 장치에서 디스플레이될 때, 같은 조도라면 명도나 밝기가 일정하게 유지되도록 하기 위하여 상기 램프 신호가 일정하게 유지되어야 한다.

그러나, 램프 신호의 일정한 기울기를 조절하는 아날로그 게인 콘트롤 방법은 씬 다이내믹 레인지(Scene Dynamic Range)가 센서 다이내믹 레인지(Sensor Dynamic Range)와 같을 경우, 저조도 부분을 밝게 보기 위해 아날로그 게인을 키우게 되면 고조도 부분이 포화(saturation)되는, 다시 말해서 고조도 부분의 데이터를 잃어버리는 단점을 갖는다.

대부분의 CMOS 이미지 센서는 외부 빛에 선형적인 응답을 하는 픽셀 어레이(pixel array)로 구성되어 있지만, 최근에는 다이내믹 레인지를 키우기 위하여 비선형 아날로그 픽셀이나 스마트(smart) 픽셀을 가지는 센서들이 등장하고 있다. 그러나, 로그 센서에서는 픽셀 어레이 내의 트랜지스터들의 특성이 미스매치(mismatch)되는 경우에 FPN(fixed pattern noise)가 심하게 나타나고, 또한, 로그 센서의 연속 동작 특성으로 인하여 CDS 방식을 적용할 수 없어서 노이즈에 민감하고 화질이 떨어진다는 문제점이 있다. 스마트 센서에서는 픽셀 어레이 내의 트랜지스터들 수가 많아 본질적으로 픽셀 사이즈가 커지는 문제점이 있다.

따라서, 본 발명이 이루고자하는 기술적 과제는, 단일 기울기 ADC를 사용한 CIS에서 아날로그 게인 콘트롤을 하기 위하여 선형 램프 신호의 기울기를 조정할 때 발생하는 최대 센서 다이내믹 레인지의 감소 효과를 억제하기 위해서 저조도에 서는 아날로그 게인을 크게하고, 고조도에서는 아날로그 게인을 작게하여 씬 다이내믹 레인지가 최대 센서 다이내믹 레인지와 같은 화면에서도 데이터 손실 없이 저조도 아날로그 게인을 키울 수 있는 이미지 센서를 제공하는 데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는, 저조도에서는 아날로그 게인을 크게하고, 고조도에서는 아날로그 게인을 작게하여 씬 다이내믹 레인지가 최대 센서 다이내믹 레인지와 같은 화면에서도 데이터 손실 없이 저조도 아날로그 게인을 키울 수 있는 이미지 센서를 구동하는 방법을 제공하는 데 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 이미지 센서는, APS 어레이, ADC, 및 램프 신호 생성부를 구비하는 것을 특징으로 한다. 상기 APS 어레이는 2차원 행렬 형태로 다수의 픽셀들을 가지고, 선택되는 행의 각 픽셀에서 리셋신호 및 영상신호를 생성한다. 상기 ADC는 상기 APS 어레이의 각 컬럼마다 배치되는 CDS 회로들로 구성되는 CDS 회로 어레이를 가지고, 램프 신호를 이용하는 상기 각 CDS 회로에서 생성된 상기 리셋신호와 영상신호의 차이에 대응되는 신호로부터 해당 디지털 코드를 생성한다. 상기 램프 신호 생성부는 저조도 부분과 고조도 부분의 기울기가 다른 상기 출력 램프 신호를 생성한다.

상기 램프 신호 생성부는 상기 출력 램프 신호의 저조도 부분의 기울기를 작게 하고 고조도 부분의 기울기를 크게 하는 것을 특징으로 한다.

상기 이미지 센서는 상기 펄스 폭 신호에 대응되는 디지털 데이터를 생성하기 위하여 구비된 ADC에 상기 출력 램프 신호를 피드백하여 저조도 데이터는 강조 되고 고조도 데이터는 더욱 세분된 디지털 데이터로 변환시키는 것을 특징으로 한다.

상기 램프 신호 생성부는 교정된 다른 램프 신호와 상기 교정된 다른 램프 신호 진폭의 중간 전압을 기반으로 상기 중간 전압 아래 및 위 레벨에 대한 폴딩 전류를 발생시키고, 상기 폴딩 전류에 따라 상기 출력 램프 신호를 생성하는 것을 특징으로 한다. 상기 램프 신호 생성부 내 교정된 다른 램프 신호 생성부는 디지털 목표 코드와 기준 코드를 비교하여 그 비교 결과에 따라 교정된 램프 신호를 생성하는 부분으로써, CIS 메인 칩에서 사용된 것과 동일한 구조의 단일 기울기 ADC, 상기 ADC 내부에 컨퍼레이터를 포함한 CDS 블록에 기준 전압과 더불어 상기의 교정된 램프 신호를 인가하여 아날로그 기준 입력 전압을 상기 램프 신호에 따른 디지털 기준 코드로 변환시키고, 상기의 디지털 기준 코드가 디지털 목표 전압에 접근하면서 목표 램프 기울기를 생성시키게 된다. 저조도 데이터에 대한 게인을 높이면서도 고조도 데이터의 손실을 방지하는데 있어서 정확한 조정을 가능하게 하는 상기 램프 신호 생성부의 일예로써 상기 디지털 목표 코드가 ADC 포화 영역의 정중간에 해당되는 데이터인 것을 특징으로 한다. 상기 기준 아날로그 입력 전압들은, 제1 전압 및 제2 전압을 포함하고, 상기 제1 및 제2 전압 중 어느 하나는 상기 중간 전압과 같은 것을 특징으로 한다. 상기 램프 신호들의 생성에 이용되는 기저 전압, 상기 제1 및 제2 전압, 및 상기 중간 전압은 모두 하나의 저항 스트링에서 분배된 전압 레벨들로부터 공급되는 것을 특징으로 한다.

상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 이미지 센서의 구 동 방법은, 2차원 행렬 형태로 다수의 픽셀들을 가지는 APS 어레이에서, 선택되는 행의 각 픽셀로부터 리셋신호 및 영상신호를 생성하는 단계; 상기 APS 어레이의 각 컬럼마다 배치되는 CDS 회로들에서 램프 신호를 이용하여 상기 리셋신호와 영상신호의 차이에 대응되는 신호를 생성하는 단계; 상기 CDS 회로들을 포함하는 ADC에서 상기 리셋신호와 영상신호의 차이에 대응되는 신호로부터 해당 디지털 코드를 생성하는 단계; 상기 ADC와 같은 구조의 다른 ADC에서 상기 램프 신호를 피드백 받아 아날로그 기준 전압들에 대응되는 디지털 코드인 기준 코드를 생성하는 단계; 디지털 목표 코드와 상기 기준 코드를 비교하여 그 비교 결과에 따라 상기 다른 램프 신호를 생성하는 단계; 및 상기 다른 램프 신호를 이용하여 저조도 부분과 고조도 부분의 기울기가 다른 상기 출력 램프 신호를 생성하는 단계를 구비하는 것을 특징으로 한다.

상기 출력 램프 신호 생성 단계는, 저조도에서는 작은 기울기를 갖고 고조도에서는 큰 기울기를 갖도록 교정된 램프 신호를 생성하는 부분으로써, CIS 메인 칩에서 사용된 것과 동일한 구조의 단일 기울기 ADC, 상기 ADC 내부에 컨퍼레이터를 포함한 CDS 블록에 기준 전압과 더불어 상기의 교정된 램프 신호를 인가하여 아날로그 기준 입력 전압을 상기 램프 신호에 따른 디지털 기준 코드로 변화시키는 단계; 디지털 목표 코드와 상기 기준 코드를 비교하여 그 비교 결과에 따른 아날로그의 램프 입력 신호를 생성하는 단계; 상기 램프 입력 신호에 따라 상기 교정된 제 1 램프 신호를 생성하는 단계; 상기 제1 램프 신호와 상기 제1 램프 신호 진폭의 중간 전압을 기반으로 상기 중간 전압 아래 및 위 레벨에 대한 폴딩 전류를 생성하 는 단계; 및 상기 폴딩 전류 및 상기 램프 입력 신호에 따라 상기 출력 램프 신호를 생성하는 단계를 구비하는 것을 특징으로 한다.

상기 폴딩 전류 생성 단계는, 바이어스 전압을 생성하는 단계; 상기 제1 램프 신호에 일정 가중치를 주어 정정된 입력을 생성하는 단계; 상기 제1 램프 신호, 상기 정정된 입력 및 상기 바이어스 전압에 따라 제1 전류를 생성하는 단계; 상기 제1 램프 신호, 상기 정정된 입력 및 상기 바이어스 전압에 따라 제2 전류를 생성하는 단계; 및 상기 제1 전류에서 상기 제2 전류를 감산하고 상기 감산된 전류를 상기 폴딩 전류로서 생성하는 단계; 및 생성된 폴딩 전류를 램프 생성기를 구성하는 적분 전류 생성부와 전하 축적 캐퍼시터 사이에 넣어주는 단계를 포함하는 것을 특징으로 한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 1은 본 발명의 일실시예에 따른 CMOS 이미지 센서(100)를 나타낸다. 도 1을 참조하면, 상기 이미지 센서(100)는 APS(Active Pixel Sensor) 어레이(110), 로우(row) 드라이버(120), 램프 신호 생성부(140), 및 CDS(Correlated Double Sampling) 회로 어레이(130)를 포함하는 단일 기울기 ADC(analog-digital converter:아날로그-디지털 변환기)(150)를 구비한다.

상기 로우 드라이버(120)는 로우 디코더(미도시)에서 제어 신호를 받고, 열(column) 디코더(미도시)에서 래치 회로 어레이(152)에 저장된 픽셀 데이터의 출력을 제어한다. 그 밖에 CDS 회로 어레이(130), 상기 램프 신호 생성부(140) 등을 포함한 상기 ADC(150) 등을 포함한 상기 이미지 센서(100)의 전반적인 타이밍 제어 신호를 생성하는 콘트롤부(미도시)를 구비할 수 있다.

도 2는 도 1의 APS 어레이(110)의 컬러 필터 패턴을 나타내는 일례이다. 상기 이미지 센서(100)는 칼라 이미지 센서(100)로서, 도 2와 같이, APS 어레이(110)를 이루는 2차원 행렬 형태의 픽셀들 상부에 특정 컬러의 빛만 받아들이도록 컬러 필터(color filter)를 설치하는데, 색 신호를 구성하기 위하여 적어도 3 가지 종류의 컬러 필터를 배치한다. 이와 같은 컬러 필터 어레이는 한 행에 R(red), Gr(green) 2 가지 컬러의 패턴, 및 다른 행에 Gb(green), B(blue) 2 가지 컬러의 패턴이 반복적으로 배치되는 베이어(Bayer) 패턴을 가진다. 이때, 휘도 해상도를 높이기 위하여 G(green) 컬러, 즉 Gr(green) 및 Gb(green)는 모든 행에 배치되고, R(red) 컬러, B(blue) 컬러는 각 행마다 엇갈리게 배치된다.

도 2와 같은 픽셀 구조를 가지는 상기 이미지 센서(100)에서, 상기 APS 어레이(110)는 광소자(photodiode)를 이용하여 빛을 감지하여 전기적 신호로 변환하여 영상신호를 생성한다. 상기 APS 어레이(110)에서 출력되는 영상신호는 R(red), Gr(green), Gb(green), 및 B(blue) 아날로그 신호이다. 상기 CDS 회로 어레이(130) 등을 포함한 상기 ADC(150)는 상기 픽셀 어레이(110)에서 출력되는 아날로그 영상신호를 CDS 방법에 따라 디지털 신호로 변환한다. 이와 같은 CDS 구동 방식은 주지된 바와 같다.

도 3은 도 1의 CDS 회로 어레이(130)의 각 컬럼을 위한 단위 CDS 회로(300) 의 일예이다. 도 3을 참조하면, 상기 단위 CDS 회로(300)는 스위치들(S1~S4), 커패시터들(C1~C3), 제1 증폭기(AMP1) 및 제2 증폭기(AMP2)를 포함한다.

각 픽셀에 광소자(photodiode)를 가지는 APS 어레이(110)에서는, 로우 드라이버(120)에서 발생되는 행 선택 신호(SEL)에 따라 순차로 선택되는 행의 각 픽셀로부터, 리셋신호(VRES)와 광소자가 감지한 영상신호(VSIG)를 상기 CDS 회로(300)로 출력한다. 이에 따라, 상기 CDS 회로(300)는 램프(ramp) 신호(VRAMP)를 이용하여 리셋신호(VRES)에 대한 영상신호(VSIG)의 차이에 대응되는 펄스 폭 신호(VCDS)를 생성한다. 예를 들어, 상기 APS 어레이(110)로부터 리셋신호(VRES)가 상기 CDS 회로(300)로 입력될 때에는, 스위치들 S1, S2, S3, S4가 모두 턴온(turn on)된다. 다음에, 상기 APS 어레이(110)의 각 픽셀의 광소자에서 감지된 영상신호(VSIG)가 상기 CDS 회로(300)로 입력될 때에는, 스위치들 S1, S2만이 턴온된다. 이에 따라, 리셋신호(VRES)에 대한 영상신호(VSIG)의 정보가 커패시터(capacitor)들 C1, C2에 저장되고, 스위치들 S1, S3, S4가 모두 턴오프되고 S2가 턴온된 상태에서 램프 신호(VRAMP)가 도 4와 같이 액티브된다. 증폭기 AMP1의 비교기 동작에 따라, 상기 램프 신호(VRAMP)가 액티브된 때부터 상기 램프 신호(VRAMP)가 상승함에 따라 커패시터(capacitor)들 C1, C2의 커플링 효과로 인하여 증폭기 AMP1의 입력이 상승하게 되고, 상기 증폭기 AMP1의 입력이 AMP1의 로직 쓰레쉬홀드 전압(VTH)보다 커지는 순간, 도 3의 출력 전압(VDS)은 로우에서 하이로 트리거링된다. 여기서, 상기 APS 어레이(110)에서 생성되는 리셋신호(VRES)와 영상신호(VSIG)의 차이가 클수록 상기 CDS 회로(300)의 출력신호(VCDS)는 늦게 트리거링된다. 상기의 단일 기울기 ADC(150)에서는 램프 신호(VRAMP)가 액티스된 순간부터 CDS 회로(300)의 출력 전압(VDS)가 변하는 바로 그 타이밍에서 클럭 기준으로 되어있는 카운터(151)의 디지털 출력 코드를 취하게 된다.

도 1과 같이, 상기 ADC(150)는 카운터(151) 및 래치회로 어레이(152)를 포함한다. 상기 래치회로 어레이(152)는 각 컬럼에서 상기 CDS 회로(300) 출력을 받는다. 상기 카운터(151)는 상기 제 2 램프신호(VRAMP2)가 액티브되어 상승하기 시작할 때, 상기 카운터(151)가 카운팅을 시작하여 상기 CDS 회로(130)의 출력 신호(VCDS)가 로우에서 하이로 트리거링 될 때까지 카운트한다. 이에 따라, 상기 래치회로 어레이(152)의 각 컬럼 회로는 상기 카운터(151)가 카운트한 디지털 값을 저장한다. 이와 같은 동작은, 로우 드라이버(120)에서 발생되는 행 선택 신호(SEL)가 상기 APS 어레이(110)의 각 행을 선택하는 주기, 즉, 수평 스캔 주기마다 이루어진다. 상기 래치회로 어레이(152)에 저장된 디지털 신호는 후속 프로세서(processor)에서 보간(interpolation) 처리되고, LCD와 같은 디스플레이 장치를 구동한다.

본 발명에 따른 상기 램프 신호 생성부(140)는 상기 CDS 회로 어레이(130)에서 이용되는 상기 제 2 램프신호(VRAMP2)의 기울기를 조도에 따라 비선형적으로 교정한다. 즉, 상기 단일 기울기 ADC(150)를 사용한 CIS에서 아날로그 게인 콘트롤을 하기 위하여 선형 램프 신호의 기울기를 조정할 때 발생하는 최대 센서 다이내믹 레인지의 감소 효과를 억제하기 위해서 저조도에서는 아날로그 게인을 크게하고, 고조도에서는 아날로그 게인을 작게하여 씬 다이내믹 레인지가 최대 센서 다이내믹 레인지와 같은 화면에서도 데이터 손실 없이 저조도 아날로그 게인을 키울 필요가 있다. 따라서, 본 발명은 고조도 데이터를 잃어버리지 않으면서도 저조도 데이터에 게인을 줄 수 있도록 램프 신호의 기울기를 아날로그적으로 자동 조절하는 것을 제안한다.

도 5는 도 1의 램프 신호 생성부(140)의 구체적인 블록도이다. 도 5를 참조하면, 상기 램프 신호 생성부(140)는 단일 기울기 ADC(142), 추적부(143), 제1 램프 생성기(144), 비선형 아날로그 게인 콘트롤러(145) 및 제2 램프 생성기(146)를 포함한다.

상기 단일 기울기 ADC(142)는 CDS 회로(142-1), 래치 회로(142-2) 및 상기 공통 카운터(151)를 포함한다. 상기 CDS 회로(142-1), 래치 회로(142-2) 및 상기 공통 카운터(151)는 도 1의 상기 CDS 회로 어레이(130) 중 하나의 CDS 회로(도 3 참조) 및 상기 래치 회로 어레이(152) 중 하나의 래치회로와 같은 구조를 가진다. 즉, 상기 CDS 회로(142-1)는 기준 CDS 아날로그 입력 전압들(DELTA: VMID, VHIGH)을 샘플링하고, 피드백되는 교정된 제1 램프 신호(VRAMP1)는 매번 기울기가 목표 기울기로 수렴하기 위한 매 교정과정을 거친다. 상기 제1 램프 신호(VRAMP1)가 액티브된 때부터 상기의 교정된 제1 램프 신호(VRAMP1)를 이용하여 상기의 단일 기울기 ADC(142)에서는 상기 제1 램프 신호(VRAMP1)가 액티스된 순간부터 CDS 회로(142-1)의 출력 전압(VDS)가 변하는 순간의 바로 그 타이밍에 상기 공통 카운터 (151)의 디지털 출력 코드를 상기의 래치회로(142-2)에 저장하게 된다.

상기 추적부(143)는 목표 추적부(143-1) 및 DAC(143-2)를 포함한다. 상기 목표 추적부(143-1)는 디지털 목표 코드(TGT)와 상기 기준 코드(SCD)를 비교하여 그 비교 결과에 따른 디지털 값을 생성한다. 이에 따라, 상기 DAC(143)는 상기 생성된 디지털 값을 아날로그로 변환하여 램프 입력 신호(RAMPIN)를 생성하여 상기 제1 램프 생성기(144) 및 상기 제2 램프 생성기(146)로 공급하고, 상기 제1 램프 생성기(144)는 상기 제1 램프 신호(VRMAP1)을 생성하여 비선형 아날로그 게인 콘트롤러(145)와 제2 램프 생성기(146)로 공급한다. 구체적인 블록도의 일예로써 보여주고 있는 도 5에서는, 상기 목표 추적부(143-1)로 입력되는 디지털 목표 코드(TGT)는 전체 디지탈 데이터 범위의 중간 값에 해당되도록 항상 일정하다. 후속 프로세서, 즉, 본 발명 구조에서의 비선형 아날로그 게인 콘트롤은 도 5의 비선형 아날로그 게인 콘트롤러(145)에 입력되는 게인 콘트롤 신호(GC1, GC2, … ,GCN)에 의하여 이루어진다. 즉 도 1과 같이 단일 기울기 ADC를 사용한 이미지 센서의 경우, 상기 제1 램프 신호는 선형적이어서 일정한 기울기를 갖지만 상기 제2 램프 신호의 기울기가 조도별에 따라 다르게 조절된다. 상기 CDS 회로(142-1)에 입력되는 기준 아날로그 전압들(DELTA: VMID, VHIGH)에 따라 생성되는 상기 기준 코드(SCD)는 상기 디지털 목표 코드(TGT)에 수렴한다. 즉, 상기 목표 추적부(143-1)는 상기 단일 기울기 ADC(142)에서 생성되는 상기 기준 코드(SCD)가 상기 디지털 목표 코드(TGT)와 같아지도록 추적한다. 상기 기준 CDS 전압들(DELTA: VMID, VHIGH)은 전체 디지탈 데이터 범위의 중간 값에 해당되면서 상기 CDS 회로(142-1)에서 샘플링되는 전압 레벨들이다.

예를 들어, 도 6은 도 5의 단일 기울기 ADC(142), 비선형 아날로그 게인 콘트롤러(145), 및 램프 생성기들의 아날로그 입력 회로(600)이다. 도 6을 참조하면, 상기 아날로그 입력 회로(600)는 전원 노이즈에 영향을 덜 받기 위해서 밴드 갭 래퍼런스(Band Gap Reference: BGR) 회로로 구성되어 BGR 출력과 그라운드와 사이에 다수의 직렬 저항들이 연결되었고, 상기 직렬 저항들에서 분배되는 일정 전압 레벨들이 상기 CDS 회로(142-1)에 입력되는 기준 아날로그 전압들(DELTA: VMID, VHIGH), 상기 비선형 아날로그 게인 콘트롤러(145)의 동작에 이용되는 중간 전압(VMID), 및 상기 제1 램프 생성기(144) 및 상기 제2 램프 생성기(146)의 동작에 이용되는 기저 전압(VBASE)으로서 이용될 수 있다. 상기 중간 전압(VMID)은 다른 전압 레벨들(VHIGH, VBASE)의 중간 레벨이고, 도 10과 같이 상기 제1 램프 신호(VRAMP1) 진폭의 중간 레벨과도 같다. 본 발명에서는 컬러 채널별 제1 램프 신호의 목표 기울기를 맞추기 위해서 목표 코드(TGT)가 아닌 상기 저항 스트링으로부터 분배되는 전압들 중 일부를 사용한다. 이와 같이 BGR과 하나의 저항 스트링 회로를 이용하여 여러 아날로그 입력 전압을 공급하면, 입력 전압들이 전원 노이즈와 온도 변화에 둔감해진다.

한편, 도 5에서, 상기 제1 램프 생성기(144)는 상기 램프 입력 신호(RAMPIN)에 따라 교정된 제1 램프 신호(VRAMP1)를 생성하여 상기 비선형 아날로그 게인 콘트롤러(145)와 자동 교정용 단일 기울기 ADC(142)로 공급한다. 상기 비선형 아날로그 게인 콘트롤러(145)는 상기 제1 램프 신호(VRAMP1)와 상기 제1 램프 신호(VRAMP1) 진폭의 중간 전압인 상기 중간 전압(VMID)을 기준으로 폴딩 전류(I_CON)를 생성한다. 상기 제2 램프 생성기(146)는 상기 폴딩 전류(I_CON) 및 상기 램프 입력 신호(RAMPIN)에 따라 제2 램프 신호(VRAMP2)를 생성하고, 생성된 제2 램프 신호(VRAMP2)를 상기 CDS 회로 어레이(130)로 공급한다.

도 7은 도 5의 비선형 아날로그 게인 콘트롤러(145)의 일예인 회로도이다. 상기 비선형 아날로그 게인 콘트롤러(145)는 입력 정정부(145-1), 바이어스 회로(145-2), 제1 전류 생성부(145-3), 제2 전류 생성부(145-4), 및 전류 감산 회로(145-5)를 포함한다.

상기 바이어스 회로(145-2)는 전류원(Iref) 및 MOSFET(M1)을 포함하고, 전원(VCC)와 접지(VSS) 사이에서 일정 전류(Iref)를 유지하도록 래퍼런스 바이어스 전압(VB)를 생성한다. 상기 입력 정정부(145-1)는 제1 증폭기(AMP1), 제2 증폭기(AMP2), 저항들(R1~R4)을 가진다. 상기 입력 정정부(145-1)는 상기 저항들(R1~R4)에 따라 상기 제1 램프 생성기(144)로부터의 상기 제1 램프 신호(VRAMP1)에 일정 가중치를 반영하여 도 6의 회로와 같이 상기 중간 전압(VMID)을 중심으로 가중치가 반영된 정정된 입력(VWRAMP)을 생성한다. 의도에 따라 가중치를 부여하지 않고, 입력 정정부(145-1)의 출력(VWRAMP)을 중간 전압(VMID) 자체로 사용할 수도 있다. 상기 입력 정정부(145-1)에서 생성된 정정된 입력(VWRAMP)은 상기 제1 전류 생성부(145-3) 및 제2 전류 생성부(145-4)로 출력된다.

상기 제1 전류 생성부(145-3)는 MOSFET들(M12, M22)을 포함하고, 상기 제1 램프 신호(VRAMP1), 상기 정정된 입력(VWRAMP) 및 상기 바이어스 전압(VB)에 따라 제1 전류(I₁)를 생성한다. 상기 제2 전류 생성부(145-4)는 MOSFET들(M23, M13)을 포함하고, 상기 제1 램프 신호(VRAMP1), 상기 정정된 입력(VWRAMP) 및 상기 바이어스 전압(VB)에 따라 제2 전류(I₂)를 생성한다. 도 7과 같이, 상기 제1 전류(I₁)의 생성에 이용되는 MOSFET들(M12, M22)과 상기 제2 전류(I₂)의 생성에 이용되는 MOSFET들(M23, M13)이 같은 구조로 연결되어 있으며, 상기 바이어스 전압(VB)을 받는 MOSFET들 M11, M21의 크기도 같다. 또한, M12, M13의 크기는 같으며, M22, M23의 크기도 서로 같다. 제1 전류(I₁)와 제2 전류(I₂)의 차를 이용하여 폴딩 전류를 생성하기 위해서 가장 중요한 부분은 M22와 M23가 M12와 M13보다 커야 한다는 것이다. 즉, MOSFET들의 컨덕턴스(gm) 차이를 이용하기 위하여, 상기 제1 전류(I₁)의 생성에는 상기 정정된 입력(VWRAMP)을 받는 MOSFET M22가 상기 제1 램프 신호(VRAMP1)를 받는 MOSFET M12 보다 큰 것이 이용되고, 상기 제2 전류(I₂)의 생성에는 상기 제1 램프 신호(VRAMP1)를 받는 MOSFET M23이 상기 정정된 입력(VWRAMP)을 받는 MOSFET M13보다 큰 것이 이용된다.

이에 따라, 상기 전류 감산 회로(145-5)는 상기 제1 전류(I₁)에서 상기 제2 전류(I₂)를 감산하여 감산된 전류를 상기 폴딩(folding) 전류(I_CON)로서 생성한다. 상기 제1 램프 신호(VRAMP1)와 입력 정정부(145-1)에서 출력되는 상기 정정된 입력(VWRAMP)또는 상기 중간 전압(VMID)와의 비교를 통하여 감산 결과의 부호와 양에 따라 상기 전류 감산 회로(145-5)의 출력 전류(I_CON)가 폴딩된다. 즉, 상기 제1 램프 신호(VRAMP1)가 상기 정정된 입력(VWRAMP)과의 차의 극성 반전 전후에서 상기 제1 전류(I₁)와 상기 제2 전류(I₂)의 감산 결과의 극성도 반전된다.

도 8은 도 5의 제2 램프 생성기(146)의 구체적인 회로도이다. 도 8을 참조하면, 상기 제2 램프 생성기(146)는 증폭기(146-1), 커패시터(146-2), 저항(146-3) 및 리셋스위치(146-4)를 포함한다. 상기 증폭기(146-2)는 기저 전압(VBASE)과 상기 추적부(143)로부터의 램프 입력 신호(RAMPIN)를 입력으로 받아 동작하여, 상기 제2 램프 신호(VRAMP2)를 출력한다. 상기 커패시터(146-2)와 리셋스위치(146-4)는 상기 증폭기(146-1)의 입력과 출력 사이에 연결되고 적분 전류(Iin)를 생성하는 저항(146-3)은 상기 램프 입력 신호(RAMPIN) 단자와 상기 증폭기(146-1) 입력 사이에 연결된다. 상기 스위치(146-4)는 매 로우 처리시마다 상기 램프 신호(VRAMP)의 인에이블 시간 영역을 콘트롤한다.

최종적으로 비선형 아날로그 게인 구현을 위한 비선형 램프 신호를 만들기 위하여 상기 제2 램프 생성기(146)에 상기 전류 감산 회로(145-5)로부터 추출된 상기 폴딩 전류(I_CON)를 주입하게 된다.

예를 들어, 상기 비선형 아날로그 게인 콘트롤러 (145)에 입력되는 상기 제1 램프 신호(VRAMP1)가 상기 중간 전압(VMID)보다 작은 구간에서는, 상기 전류 감산 회로(145-5)로부터의 상기 폴딩 전류(I_CON)가 도 9와 같이 포지티브 영역에 있으면서 상기 제2 램프 생성기로 주입되면, 도 10과 같이 상기 제2 램프 신호(VRAMP2)의 기울기가 작아진다. 또한, 상기 제1 램프 신호(VRAMP1)가 상기 중간 전압(VMID)보다 큰 구간에서는, 상기 전류 감산 회로(145-5)로부터의 상기 폴딩 전류(I_CON)가 도 9와 같이 네거티브 영역에 있으면서 상기 제2 램프 생성기로부터 빠져 나오면, 도 10과 같이 상기 제2 램프 신호(VRAMP2)의 기울기는 커진다. 즉, 저조도 부분의 상기 제2 램프 신호(VRAMP2)의 기울기는 작고, 고조도 부분의 상기 제2 램프 신호(VRAMP2)의 기울기는 크다. 이에 따라, 도 1의 ADC에서 생성되는 디지털 코드 값의 저조도 데이터 부분은 넓은 계조(gray), 고조도 데이터 부분이 좁은 계조 간격으로 구분되어, 저조도 데이터를 강조하기 위해 게인을 키웠음에도 불구하고 고조도 데이터에 대한 손실은 없도록 씬 다이내믹 레인지를 센서의 맥시먼 다이내믹 레인지와 항상 같도록 유지시켜 준다.

위에서 기술된 바와 같이, 본 발명의 일실시예에 따른 이미지 센서(100)에서는, 램프 신호 생성부(140)의 비선형 아날로그 게인 콘트롤러 (145)가 제1 램프 생성기(144)로부터의 교정된 제1 램프 신호(VRAMP1)와 상기 교정된 제1 램프 신호(VRAMP1) 진폭의 중간 전압(VMID)을 기반으로, 상기 중간 전압(VMID) 아래 및 위 레벨에 대한 폴딩 전류(I_CON)를 발생시키고, 이에 따라 제2 램프 생성기(146)가 상기 폴딩 전류(I_CON)에 따라 비선형의 제2 램프 신호(VRAMP2)를 생성하여 상기 단일 기울기 ADC(150)로 공급한다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 이미지 센서에서는, 비선형 아날로그 게인 콘트롤러의 폴딩 출력 전류에 따라 고조도의 데이터 손실 없이 저조도가 밝게 강조되므로, 어떠한 게인 콘트롤 조건에서도 최대 센서 다이내믹 레인지에 대한 손실이 전혀 발생하지 않도록, 즉 어떠한 화면 구성에서도 최적의 명도를 가지는 고품질 디스플레이 영상을 제공할 수 있다. 따라서, 성능 열화가 없는 아날로그 감마로서도 기능할 수 있다.

또한 본 발명에 따른 이미지 센서에서는, 픽셀의 구조나 콘트롤 타이밍의 변형을 할 필요가 없어지므로, 기존 스킴에서 다이내믹 레인지를 키우는 동안 이슈가 되었던 FPN 발생이나 고속 프레임 레이트 구현 불가 등의 문제점을 해결할 수 있으며, 기존의 램프 기울기 조정을 통한 게인 조절이 필요한 경우에는 이러한 게인 조절도 가능하다.

Claims

2차원 행렬 형태로 다수의 픽셀들을 가지고, 선택되는 행의 각 픽셀에서 리셋신호 및 영상신호를 생성하는 APS 어레이;

상기 APS 어레이의 각 컬럼마다 배치되는 CDS 회로들을 구비하며, 각 컬럼의 CDS 회로로 인가되는 출력 램프 신호를 이용하여 상기 리셋신호와 영상신호의 차이에 대응되는 디지털 코드를 생성하는 ADC; 및

저조도 부분과 고조도 부분의 기울기가 다른 상기 출력 램프 신호를 생성하는 램프 신호 생성부를 구비하는 것을 특징으로 하는 이미지 센서.
제 1항에 있어서, 상기 APS 어레이는 베이어 패턴을 구성하는 것을 특징으로 하는 이미지 센서.
제 1항에 있어서, 상기 램프 신호 생성부는,

상기 출력 램프 신호의 저조도 부분의 기울기를 작게 하고 고조도 부분의 기울기를 크게 하는 것을 특징으로 하는 이미지 센서.
제 3항에 있어서,

상기 출력 램프 신호는 게인 콘트롤 조건에 상관없이 센서 최대 다이내믹 레인지를 표현할 수 있는 것을 특징으로 하는 이미지 센서.
제 1항에 있어서, 상기 램프 신호 생성부는,

교정된 다른 램프 신호와 상기 교정된 다른 램프 신호 진폭의 중간 전압을 기준으로 아래 위에서 폴딩 전류를 발생시키고, 상기 폴딩 전류에 따라 상기 출력 램프 신호를 생성하는 것을 특징으로 하는 이미지 센서.
제 5항에 있어서, 상기 램프 신호 생성부는,

다른 CDS 회로를 이용하여 상기 교정된 다른 램프 신호를 피드백 받아 기준 CDS 입력 전압들에 대응되는 디지털 코드인 기준 코드를 생성하고, 디지털 목표 코드와 상기 기준 코드를 비교하여 그 비교 결과에 따라 상기 교정된 다른 램프 신호를 생성하는 것을 특징으로 하는 이미지 센서.
제 6항에 있어서, 상기 디지털 목표 코드는,

최대 디지털 코드 범위의 중간 값을 나타내는 데이터인 것을 특징으로 하는 이미지 센서.
제 6항에 있어서, 상기 기준 CDS 입력 전압들은,

상기 기준 코드를 생성하는 전용 밴드갭 레퍼런스(Band Gap Reference) 회로로부터 생성하는 이미지 센서.
제 6항에 있어서, 상기 기준 CDS 입력 전압들은,

제1 전압 및 제2 전압을 포함하고, 상기 제1 및 제2 전압 중 어느 하나는 상기 중간 전압과 같은 것을 특징으로 하는 이미지 센서.
제 8항에 있어서, 상기 램프 신호들의 생성에 이용되는 기저 전압, 상기 제1 및 제2 전압, 상기 중간 전압, 및 컬러 채널별로 필요한 입력 전압은 하나의 저항 스트링에서 분배된 전압 레벨들로부터 공급되는 것을 특징으로 하는 이미지 센서.
제 1항에 있어서, 상기 램프 신호 생성부는,

교정된 램프 신호를 피드백 받아 기준 CDS 아날로그 입력 전압들에 대응되는 기준 코드를 생성하는 단일 기울기 ADC;

디지털 목표 코드와 상기 기준 코드를 비교하여 그 비교 결과에 따른 아날로그의 램프 입력 신호를 생성하는 추적부;

상기 램프 입력 신호에 따라 상기 교정된 램프 신호를 생성하는 제1 램프 생성기;

상기 제1 램프 신호와 상기 제1 램프 신호 진폭의 중간 전압을 기반으로 상기 중간 전압 아래 및 위 레벨에 대한 폴딩 전류를 생성하는 비선형 아날로그 게인 콘트롤러; 및

상기 폴딩 전류 및 상기 램프 입력 신호에 따라 상기 출력 램프 신호를 생성하는 제2 램프 생성기를 구비하는 것을 특징으로 하는 이미지 센서.
제 11항에 있어서, 상기 제2 램프 생성기는,

증폭기, 증폭기 입력과 출력간의 연결된 캐퍼시터, 상기 램프 입력 신호와 증폭기 입력간에 일정한 전류를 만들어내는 저항으로 구성되어 기저 전압과 상기 램프 입력 신호를 입력으로 받아 동작하는 것을 특징으로 하는 이미지 센서.
제 11항에 있어서, 상기 비선형 아날로그 게인 콘트롤러는,

상기 제1 램프 신호가 상기 중간 전압보다 작을 때 상기 폴딩 전류를 상기 제2 램프 생성기로 공급하여 상기 출력 램프 신호의 기울기를 작게 하고, 상기 제1 램프 신호가 상기 중간 전압보다 클 때는 상기 폴딩 전류를 제2 램프 생성기로부터 추출하여 상기 출력 램프 신호의 기울기를 크게 하는 것을 특징으로 하는 이미지 센서.
제 11항에 있어서, 상기 비선형 아날로그 게인 콘트롤러는,

바이어스 전압을 생성하는 바이어스 회로;

상기 제1 램프 신호에 일정 가중치를 주어 중간 전압의 정정된 입력을 생성하는 입력 정정부;

상기 제1 램프 신호, 상기 정정된 입력 및 상기 바이어스 전압에 따라 제1 전류를 생성하는 제1 전류 생성부;

상기 제1 램프 신호, 상기 정정된 입력 및 상기 바이어스 전압에 따라 제2 전류를 생성하는 제2 전류 생성부; 및

상기 제1 전류에서 상기 제2 전류를 감산하여 감산된 전류를 상기 폴딩 전류로서 생성하는 전류 감산 회로를 포함하고,

상기 가중치는 상기 폴딩 전류의 크기를 조절하는 것을 특징으로 하는 이미지 센서.
제 14항에 있어서, 상기 폴딩 전류는 상기 정정된 입력과 상기 제1 램프의 차의 극성이 반전될 때 폴딩되는 것을 특징으로 하는 이미지 센서.
제 14항에 있어서, 상기 정정된 입력을 받는 서로 다른 크기의 트랜지스터들 이 상기 제1 전류 및 상기 제2 전류 생성에 이용되고, 상기 제1 램프 신호를 받는 서로 다른 크기의 다른 트랜지스터들이 상기 제1 전류 및 상기 제2 전류 생성에 이용되는 것을 특징으로 하는 이미지 센서.
제 16항에 있어서, 상기 제1 전류의 생성에는 상기 정정된 입력을 받는 트랜지스터가 상기 제1 램프 신호를 받는 트랜지스터 보다 큰 것이 이용되고, 상기 제2 전류의 생성에는 상기 제1 램프 신호를 받는 트랜지스터가 상기 정정된 입력을 받는 트랜지스터 보다 큰 것이 이용되는 것을 특징으로 하는 이미지 센서.
제 11항에 있어서, 상기 비선형 아날로그 게인 콘트롤러는,

제1 전류 및 제2 전류를 생성하는데 이용되는 트랜지스터들의 전체 전류 구동 능력을 스위치로써 콘트롤하여 상기 전류 감산 회로로부터 발생하는 폴딩 전류의 양을 조절하는 이미지 센서.
2차원 행렬 형태로 다수의 픽셀들을 APS 어레이에서, 선택되는 행의 각 픽셀에서 리셋신호 및 영상신호를 생성하는 단계;

상기 APS 어레이의 각 컬럼마다 배치되는 CDS 회로들에서 출력 램프 신호를 이용하여 상기 리셋신호와 영상신호의 차이에 대응되는 펄스 폭 신호를 생성하고 상기 펄스 폭 신호에 대응되는 디지털 데이터를 생성하는 단계;

교정된 상기 램프 신호를 피드백 받아 기준 아날로그 입력 전압들에 대응되는 디지털 코드인 기준 코드를 생성하는 단계;

전체 디지털 코드 범위의 중간 값에 해당되는 디지털 목표 코드와 상기 기준 코드를 비교하여 그 비교 결과에 따라 교정된 램프 신호를 생성하는 단계;

상기 교정 완료된 램프 신호와 비선형 아날로그 게인 콘트롤러를 이용하여 폴딩 전류를 생성하고 램프 생성기에 상기 폴딩 전류를 주입하여 저조도 부분과 고조도 부분의 기울기가 다른 상기 출력 램프 신호를 생성하는 단계를 구비하는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 19항에 있어서, 상기 APS 어레이는 베이어 패턴을 구성하는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 19항에 있어서, 상기 출력 램프 신호의 저조도 부분의 기울기는 작고, 고 조도 부분의 기울기는 큰 것을 특징으로 하는 이미지 센서의 구동 방법.
제 19항에 있어서,

교정된 다른 램프 신호와 상기 교정된 다른 램프 신호 진폭의 중간 전압을 기준으로 상기 중간 전압의 아래 레벨과 위 레벨에서 폴딩 전류를 발생시키는 단계; 및

상기 폴딩 전류에 따라 상기 출력 램프 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 19항에 있어서, 교정된 다른 램프 신호를 피드백 받아 기준 CDS 입력 전압들에 대응되는 디지털 코드인 기준 코드를 생성하는 단계; 및

디지털 목표 코드와 상기 기준 코드를 비교하여 그 비교 결과에 따라 상기 교정된 다른 램프 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 23항에 있어서, 상기 디지털 목표 코드는,

최대 디지털 코드 범위의 중간 값을 나타내는 데이터인 것을 특징으로 하는 이미지 센서의 구동 방법.
제 23항에 있어서, 상기 기준 CDS 입력 전압들은,

상기 기준 코드를 생성하는 전용 밴드갭 레퍼런스(Band Gap Reference) 회로로부터 생성하는 이미지 센서의 구동 방법.
제 23항에 있어서, 상기 기준 CDS 입력 전압들은,

제1 전압 및 제2 전압을 포함하고, 상기 제1 및 제2 전압 중 어느 하나는 상기 중간 전압과 같은 것을 특징으로 하는 이미지 센서의 구동 방법.
제 23항에 있어서, 상기 램프 신호들의 생성에 이용되는 기저 전압, 상기 제1 및 제2 전압, 상기 중간 전압, 및 컬러 채널별로 필요한 입력 전압은 하나의 저항 스트링에서 분배된 전압 레벨들로부터 공급되는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 19항에 있어서, 상기 출력 램프 신호 생성 단계는,

교정된 램프 신호를 피드백 받아 기준 CDS 입력 전압들에 대응되는 기준 코드를 생성하는 단계;

디지털 목표 코드와 상기 기준 코드를 비교하여 그 비교 결과에 따른 아날로그의 램프 입력 신호를 생성하는 단계;

상기 램프 입력 신호에 따라 상기 교정된 램프 신호를 생성하는 단계;

상기 제1 램프와 상기 제1 램프 신호 진폭의 중간 전압을 기반으로 상기 중간 전압 아래 및 위 레벨에 대한 폴딩 전류를 생성하는 단계; 및

상기 폴딩 전류 및 상기 램프 입력 신호에 따라 상기 출력 램프 신호를 생성하는 단계를 구비하는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 28항에 있어서, 상기 제1 램프 신호가 상기 중간 전압보다 작을 때 상기 폴딩 전류에 응답하여 상기 출력 램프 신호의 기울기를 작게 하고, 상기 제1 램프 신호가 상기 중간 전압보다 클 때는 상기 폴딩 전류를 추출하여 상기 출력 램프 신호의 기울기를 크게 하는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 28항에 있어서,

상기 제1 램프 신호가 상기 중간 전압 아래일 때에는 상기 출력 램프 신호를 생성하는데 사용되는 ADC의 게인을 증가시키고, 상기 제1 램프 신호가 상기 중간 전압 위일 때에는 상기 ADC의 게인을 감소시키는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 28항에 있어서, 상기 폴딩 전류 생성 단계는,

바이어스 전압을 생성하는 단계;

상기 제1 램프 신호에 일정 가중치를 주어 중간 전압의 정정된 입력을 생성하는 단계;

상기 제1 램프 신호, 상기 정정된 입력 및 상기 바이어스 전압에 따라 제1 전류를 생성하는 단계;

상기 제1 램프 신호, 상기 정정된 입력 및 상기 바이어스 전압에 따라 제2 전류를 생성하는 단계; 및

상기 제1 전류에서 상기 제2 전류를 감산하여 감산된 전류를 상기 폴딩 전류로서 생성하는 단계를 포함하고,

상기 가중치는 상기 폴딩 전류의 크기를 조절하는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 31항에 있어서, 상기 폴딩 전류는 상기 정정된 입력과 상기 제1 램프의 차의 극성이 반전될 때 폴딩되는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 31항에 있어서, 상기 정정된 입력을 받는 서로 다른 크기의 트랜지스터들 이 상기 제1 전류 및 상기 제2 전류 생성에 이용되고, 상기 제1 램프 신호를 받는 서로 다른 크기의 다른 트랜지스터들이 상기 제1 전류 및 상기 제2 전류 생성에 이용되는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 33항에 있어서, 상기 제1 전류의 생성에는 상기 정정된 입력을 받는 트랜지스터가 상기 제1 램프 신호를 받는 트랜지스터 보다 큰 것이 이용되고, 상기 제2 전류의 생성에는 상기 제1 램프 신호를 받는 트랜지스터가 상기 정정된 입력을 받는 트랜지스터 보다 큰 것이 이용되는 것을 특징으로 하는 이미지 센서의 구동 방법.
제 28항에 있어서, 폴딩 전류를 생성하는데 있어서,

제1 전류 및 제2 전류를 생성하는데 이용되는 트랜지스터들의 전체 전류 구동 능력을 스위치로 콘트롤하여 상기 전류 감산 회로로부터 발생하는 폴딩 전류의 양을 조절하는 이미지 센서의 구동 방법.