WO2006004096A2

WO2006004096A2 - 固体撮像装置

Info

Publication number: WO2006004096A2
Application number: PCT/JP2005/012352
Authority: WO
Inventors: Shigetaka Kasuga; Takumi Yamaguchi; Takahiko Murata
Original assignee: Matsushita Electric Ind Co Ltd; Shigetaka Kasuga; Takumi Yamaguchi; Takahiko Murata
Priority date: 2004-07-06
Filing date: 2005-07-04
Publication date: 2006-01-12
Also published as: JP4279880B2; CN1981517B; CN1981517A; US20080061216A1; WO2006004096A3; JPWO2006004096A1; US7667171B2

Abstract

　太陽光などの高輝度発光体を背景にした撮影した場合に無信号レベルとして検出してしまう現象を防止する。　入射光を電荷に変換する光電変換素子ＰＤと、光電変換素子ＰＤに蓄積された電荷を電圧に変換して出力する電圧変換増幅トランジスタＱ１３ａとを有する画素部１０ａｎ１，１０ａｎ２が１次元または２次元に配置され、前記画素部から共通列信号線Ｌｎに出力される画素出力電圧を検知する電圧レベル検知回路５０と、電圧レベル検知回路５０の論理出力電圧および前記画素出力電圧を入力とし、水平出力回路９０に電圧を出力する列信号処理回路８０を備え、前記列信号処理回路８０は、前記論理出力電圧によって、前記画素出力電圧に対応する電圧を出力するか、もしくは固定電圧を出力することを特徴とする。

Description

明細書

固体撮像装置

技術分野

[0001] 本発明は、ビデオカメラやデジタルカメラ、携帯電話等 PDAに搭載される固体撮像装置に関するものであり、高輝度な被写体を撮影した場合に、飽和信号レベルを検出するのではなぐ無信号レベルあるいはマイナスレベルとして検出してしまい、白い画像になるべきところ力黒い画像になるという現象を回避する技術に関する。

背景技術

[0002] MOS型固体撮像装置において、画素部における光電変換素子 PDの蓄積電荷を検出する回路構成およびそのタイミングとして、大きく分けて、 AMI型とよばれるタイプの固体撮像装置と、フローティングディフュージョンアンプリファー型（以下「FDA 型」とも記す。 )とよばれるタイプの固体撮像装置との 2つのタイプがある。

[0003] 図 1は、 AMI型の固体撮像装置の構成を示す図である。

[0004] 図 1に示されるように、固体撮像装置 900は、 2次元配列される複数（図示 2つ）の画素部 lOanl, 10an2と、列毎に設けられる複数（図示 1つ）の共通列信号線 Lnと、各共通列信号線 Lnに接続されるロードトランジスタ Q2 laと、各共通列信号線 Lnに配設されるサンプルホールドトランジスタ Q31と、列毎に設けられる複数（図示 1つ）の雑音信号除去回路 40等とから構成される。

[0005] 各画素部 lOanl, 10an2は、入射光を電荷に変換する光電変換素子 PDと、 RES ETパルスにより光電変換素子 PDの力ソードを電源電圧 VDDに初期化するリセットトランジスタ Q12aと、光電変換素子 PDの電荷を電圧検出する電圧変換増幅トランジスタ Q 13aと、 VSELパルスにより電圧変換増幅トランジスタ Q 13aから出力された電圧を行毎に共通列信号線 Lnに転送する行選択トランジスタ Q14とからなる。

[0006] サンプルホールドトランジスタ Q31は、共通列信号線 Lnに出力された電圧を SHパルスによりサンプルホールドする。

[0007] 雑音信号除去回路 40は、クランプトランジスタ Q42と、クランプ容量 C41と、サンプルホールド容量 C42と力もなり、各画素部 lOanl, 10an2で検出した光電変換素子 PDの初期化電圧と、光量に応じた電荷によって検出される電圧との差分をとることで

、ノイズ成分をなくした信号成分を検出する。

[0008] 次いで、固体撮像装置 900の電荷検出動作について説明する。なお、ここでは、画素部 lOanlにおける電荷検出動作につ!、て説明する。

[0009] 図 2は、図 1の固体撮像装置 900の駆動タイミングを示す図である。

[0010] 時刻 tOにおいて、すべてのパルスは OFF状態である。

[0011] 次に時刻 tlにおいて、 VSELパルスにより画素部 lOanlの行選択トランジスタ Q14 を ONにし、次に時刻 t2にて SHパルスによりサンプルホールドトランジスタ Q 31を O Nし、時刻 t3から時刻 t4の期間、 CPパルスにより雑音信号除去回路 40のクランプトランジスタ Q42を ONにする。

[0012] CPパルスが OFFになる時刻 t4から画素部 lOanlの RESETパルスが ONになる時刻 t5の期間内で、画素部 lOanlの光電変換素子 PDの蓄積電荷を画素部 lOanl の電圧変換増幅トランジスタ Q 13aを介して、雑音信号除去回路 40のサンプルホールド容量 C42に保持する。

[0013] このときの保持信号を仮に電圧 Aとする。

[0014] 時刻 t5から時刻 t6の期間、 RESETパルスによりリセットトランジスタ Q12aを ONして、光電変換素子 PDを電源電圧 VDDレベルに初期化した後、 SHパルスによりサンプルホールドトランジスタ Q31が OFFする時刻 t7までの期間内で、光電変換素子 P Dの初期化レベルを電圧変換増幅トランジスタ Q 13aを介して、再び雑音信号除去回路 40のサンプルホールド容量 C42に保持する。このときの保持信号を仮に電圧 Bとする。雑音信号除去回路 40において、先に保持した電圧 Aと後に保持した電圧 Bとを差分することで、雑音信号成分を除去した 2次元状の撮像領域に設置されの蓄積信号成分を検出する。次に時刻 t8にて VSELパルスにより行選択トランジスタ Q 14を OFFすることで、 2次元状の撮像領域に設置されてヽる光電変換素子 PDの一行分の電荷検出動作が終了する。

[0015] 図 3は、 FDA型の固体撮像装置の構成を示す図である。

[0016] この場合、固体撮像装置 950は、画素部 lOanl, 10an2に代えて、画素部 lObnl , 10bn2を用いて構成される。 [0017] 各画素部 lObnl, 10bn2は、画素部 lOanl, 10an2の構成要素の他、さらに光電変換素子 PDから電荷を読み出す転送トランジスタ Q11と、電荷を一旦蓄積するフロ一ティングディフュージョン FDとを備える。この場合、リセットトランジスタ Q 12aは、フローテイングディフュージョン FDを電源電圧 VDDに初期化し、電圧変換増幅トランジスタ Q13aはフローティングディフュージョン FDの蓄積電荷を電圧検出する。

[0018] 次いで、固体撮像装置 950の電荷検出動作について説明する。なお、ここでは、画素部 lObnlにおける電荷検出動作につ!、て説明する。

[0019] 図 4は、固体撮像装置 950の駆動タイミングを示す図である。

[0020] 時刻 tOにおいて、すべてのパルスは OFF状態である。次に時刻 tlにおいて、 VSE Lパルスにより画素部 lOanlの行選択トランジスタ Q14を ONにし、次に時刻 t2にて SHパルスによりサンプルホールドトランジスタ Q31を ONする。時刻 t3から時刻 t4の期間、 RESETパルスによりリセットトランジスタ Q12aを ONすることで、フローティングディフュージョン FDを電源電圧 VDDレベルに初期化した後、 RESETパルスが OF Fになる時刻 t4力 TRANSパルスにより転送トランジスタ Q 11が ONになる時刻 t5までの期間内で、フローティングディフュージョン FDの初期化レベルを電圧変換増幅トランジスタ Q 13aを介して、雑音信号除去回路 40のサンプルホールド容量 C42に保持する。このときの保持信号を仮に電圧 Cとする。

[0021] 次に時刻 t5から時刻 t6まで TRANSパルスにより転送トランジスタ Q 11を ONにし、光電変換素子 PDの蓄積電荷をフローティングディフュージョン FDに転送した後、 S Hパルスによりサンプルホールドトランジスタ Q31が OFFする時刻 t7までの期間内で、画素部 lObnlのフローティングディフュージョン FDに蓄積された電荷について、電圧変換増幅トランジスタ Q13aを介して、雑音信号除去回路 40のサンプルホールド容量 C42に保持する。このときの保持信号を仮に電圧 Dとする。雑音信号除去回路 4 0において、先に保持した電圧 Cと後に保持した電圧 Dとを差分することで、雑音信号成分を除去した 2次元状の撮像領域に設置されの蓄積信号成分を検出する。次に時刻 t8にて VSELパルスにより行選択トランジスタ Q14を OFFすることで、 2次元状の撮像領域に設置されている光電変換素子 PDの一行分の電荷検出動作が終了する。 [0022] し力しながら、上述のような MOS型固体撮像装置には、太陽光などの高輝度発光体を背景にした撮影した場合、高輝度の部分を飽和信号レベルとして検出するのではなぐ無信号レベルとして検出する現象がある。

[0023] この現象の発生メカニズムについて、図 5〜図 9を参照して説明する。図 5と図 6は画素部 lOanlが (AMI型）とよばれるタイプで、図 5は入射光が標準光量で正常な電荷検出を行っている場合のもの、図 6は入射光が標準光量の 20万倍以上の高輝度な光量で異常な電荷検出を行っている場合のものである。

[0024] 図 5 (a)は、図 3の時刻 t3から時刻 t5の期間での画素部 lOanlのポテンシャル図を示している。

[0025] 光電変換素子 PDの蓄積電荷を画素部 lOanlの電圧変換増幅アンプを介して、雑音信号除去回路 40に保持している。このときの保持信号を仮に電圧 Aとする。

[0026] 図 5 (b)は、図 3の時刻 t5から時刻 t6の期間での画素部 lOanlのポテンシャル図を示している。ここでは、光電変換素子 PDを電源電圧 VDDレベルに初期化している。

[0027] 図 5 (c)は、図 3の時刻 t6から時刻 t7の期間での画素部 lOanlのポテンシャル図を示している。ここでは、光電変換素子 PDは電源電圧 VDDレベルに初期化されたまま保たれ、このレベルが画素部 lOanlの電圧変換増幅アンプを介して、雑音信号除去回路 40に保持される。このときの保持信号を仮に電圧 Bとする。雑音信号除去回路 40において、先に保持した電圧 Aと後に保持した電圧 Bとの差分を求めることで、雑音信号成分を除去した 2次元状の撮像領域に設置された蓄積信号成分を検出でさることになる。

[0028] 図 6 (a)は、図 3の時刻 t3から時刻 t5の期間での画素部 lOanlのポテンシャル図を示している。ここでは、光電変換素子 PDの蓄積電荷を画素部 lOanlの電圧変換増幅アンプを介して、雑音信号除去回路 40に保持している。このときの保持信号を仮に電圧 Aとする。

[0029] 図 6 (b)は、図 3の時刻 t5から時刻 t6の期間での画素部 lOanlのポテンシャル図を示している。ここでは、光電変換素子 PDを電源電圧 VDDレベルに初期化している。

[0030] 図 6 (c)は、図 3の時刻 t6から時刻 t7の期間での画素部 lOanlのポテンシャル図を示している。ここでは、光電変換素子 PDは電源電圧 VDDレベルに初期化されたまま保つことができて!/ゝなゝ。入射光が標準光量の 20万倍以上の高輝度な光量の場合、光電変換素子 PDを電源電圧 VDDレベルに初期化した直後、すなわち画素部 1 Oanlの RESETパルスが OFFになる時刻 t6の直後から、光電変換素子 PDには大量の電荷が蓄積されてしまうためで、飽和蓄積時と同等の電圧レベルを画素部 10an 1の電圧変換増幅アンプを介して、雑音信号除去回路 40に保持してしまう。このときの保持信号を仮に電圧 Bとすると、雑音信号除去回路 40において、先に保持した電圧 Aと後に保持した電圧 Bとを差分しても 0あるいはマイナスとなり、雑音信号成分を除去した 2次元状の撮像領域に設置されの蓄積信号成分を検出することができなくなる。

[0031] 図 7と図 8とは画素部 lObnlが（FDA型）とよばれるタイプで、図 7は入射光が標準光量で正常な電荷検出を行っている場合のものであり、図 8は入射光が標準光量の 20万倍以上の高輝度な光量で異常な電荷検出を行っている場合のものである。

[0032] 図 7 (a)は、図 4の時刻 t3から時刻 t4の期間での画素部 lObnlのポテンシャル図を示している。ここでは、画素部 lObnlの RESETパルスによりリセットトランジスタ Q12 aを ONすることで、画素部 lObnlの電荷検出部（フローティングディフュージョン）を電源電圧 VDDレベルに初期化して!/ヽる。

[0033] 図 7 (b)は、図 4の時刻 t4から時刻 t5の期間での画素部 lObnlのポテンシャル図を示している。ここでは、画素部 lObnlの電荷検出部（フローティングディフュージョン）は電源電圧 VDDレベルに初期化されたまま保たれ、画素部 lObnlの電圧変換増幅トランジスタ Q13aを介して、雑音信号除去回路 40に保持している。このときの保持信号を仮に電圧 Cとする。

[0034] 図 7 (c)は、図 4の時刻 t5から時刻 t7の期間での画素部 lOanlのポテンシャル図を示している。

[0035] 光電変換素子 PDの蓄積電荷を画素部 lObnlの電荷検出部（フローティングディフユージョン）に転送した後、そのレベルが保たれ、 SHパルスによりサンプルホールドトランジスタ Q31が OFFする時刻 t7までの期間内で、画素部 lObnlの電荷検出部（フローテイングディフュージョン）に蓄積された電荷にっ、て電圧変換増幅トランジスタ Q13aを介して、雑音信号除去回路 40に保持される。このときの保持信号を仮に電圧 Dとする。

[0036] 雑音信号除去回路 40において、先に保持した電圧 Cと後に保持した電圧 Dとを差分することで、雑音信号成分を除去した 2次元状の撮像領域に設置された蓄積信号成分を検出できることになる。

[0037] 図 8 (a)は、図 4の時刻 t3から時刻 t4の期間での画素部 lObnlのポテンシャル図を示している。ここでは、 RESETパルスによりリセットトランジスタ Q12aを ONすることで、画素部 lObnlの電荷検出部（フローティングディフュージョン）を電源電圧 VDDレベルに初期化している。

[0038] 図 8 (b)は、図 4の時刻 t4から時刻 t5の期間での画素部 lObnlのポテンシャル図を示している。ここでは、画素部 lObnlの電荷検出部（フローティングディフュージョン）は電源電圧 VDDレベルに初期化されたまま保つことができて、な、。入射光が標準光量の 20万倍以上の高輝度な光量の場合、図 9に示すような寄生 NPN構造において、光電変換素子 PD領域の電位が非常に下がって行き、電荷検出部 (フローテイングディフュージョン)領域力も電流が流れる経路が生じる。これにより、画素部 lObnl の電荷検出部（フローティングディフュージョン）には、 TRANSパルスが OFFになつていても電位が下がってしまい、飽和蓄積時と同等以上の電圧レベルを画素部 10b nlの電圧変換増幅トランジスタ Q13aを介して、雑音信号除去回路 40に保持してしまう。この保持信号を仮に電圧 Cとする。

[0039] 図 8 (c)は、図 4の時刻 t5から時刻 t7の期間での画素部 lObnlのポテンシャル図を示している。ここでは、画素部 lObnlの TRANSパルスにより転送トランジスタ Q11が ONになっても、先に光電変換素子 PD力飽和蓄積時と同等以上の蓄積電荷が流れ込んでいるため、画素部 lObnlの電荷検出部（フローティングディフュージョン）の電圧レベルは、降下することになり、この電圧レベルを画素部 lObnlの電圧変換増幅トランジスタ Q13aを介して、雑音信号除去回路 40に保持してしまう。この保持信号を仮に電圧 Dとすると、先に保持した電圧 Cと後に保持した電圧 Dとを差分しても 0 あるいはマイナスとなり、雑音信号成分を除去した 2次元状の撮像領域に設置されの蓄積信号成分を検出することができなくなる (特許文献 1参照)。

[0040] この現象を解決する方法として、画素出力信号を信号処理回路で検波し、補正を加える手法などが提案されて、る (特許文献 2参照)。

[0041] 太陽光などの高輝度発光体を背景に撮影した場合に、従来提案されている補正方法は、光電変換素子 PDあるいは電荷検出部を初期化した直後の出力信号を信号処理回路の比較器にー且転送し、その電圧によって高輝度な光が入射して、るかどうかを判断している。

特許文献 1 :特開 2003— 46865号公報 (第 1—8頁、第 1図）

特許文献 2 :特開 2000— 287131号公報 (第 1— 16頁、第 1図）

発明の開示

発明が解決しょうとする課題

[0042] し力しながら、この方法では、製造工程上必ず発生するトランジスタの閾値ばらつきが原因で起こる光電変換素子 PDあるいは電荷検出部の初期化電圧ばらつきの影響を受けやすぐ例えばロット毎に初期化電圧をスクリーニングしてから、信号処理回路の比較器における判定基準を設定してやらなければならない。

[0043] また、水平ブランキング期間という限られた時間に行われる光電変換素子 PDあるいは電荷検出部を初期化した直後の出力信号レベルを検出するには、非常に高速な処理が求められ、特に多画素の高速連写撮影では時間的余裕がなくなり、正常なネ ΐ正ができなくなる。

[0044] 本発明は、上記の問題点に鑑みてなされたものであり、製造工程上必ず発生するトランジスタの閾値ばらつきに追従し、多画素の高速連写撮影時でもリアルタイムに補正でき、比較的簡単な回路で固体撮像素子単体に組み込むことができるので、別途信号処理用素子あるいは回路に転送する必要がない補正回路を使用することで、高輝度の部分は飽和信号レベルとして正常に検出し、自然な撮影画像を生成する ΜΟ S型固体撮像装置を提供することを目的とする。

課題を解決するための手段

[0045] 上記の目的を達成するため、本発明に係る固体撮像装置においては、 1次元または 2次元に配置された画素部と、前記画素部から共通列信号線に出力される画素出力電圧を検知する電圧レベル検知手段と、前記電圧レベル検知手段の論理出力電圧および前記画素出力電圧に基づいて、水平出力手段に所定の電圧を出力する列信号処理手段とを備え、前記列信号処理手段は、前記論理出力電圧によって、前記画素出力電圧に対応する電圧および固定電圧のいずれかを出力することを特徴とする。

[0046] これによれば、前記画素部の出力信号レベルを固体撮像素子内部で即座に判定し、高輝度入射時の信号に補正をかけることができ、別途信号処理回路による高速な補正処理が不要になる。

[0047] また、本発明に係る固体撮像装置においては、前記画素部は、入射光を電荷に変換する光電変換素子と、前記光電変換素子に蓄積された電荷を電圧出力する増幅手段とを有することを特徴とすることができる。

[0048] これによれば、前記画素部から共通列信号線に出力される画素出力電圧が、寄生容量などの負荷により減衰することを防止することができる。

[0049] また、本発明に係る固体撮像装置においては、前記列信号処理手段は、前記画素出力電圧を入力とし、前記水平出力手段に電圧を出力する雑音信号除去手段を有し、前記雑音信号除去手段は、前記画素部の初期化時における前記画素出力電圧と、前記画素部の蓄積時における前記画素出力電圧との差分を出力することを特徴とすることができる。

[0050] これによれば、前記画素部力共通列信号線に出力される画素出力信号に含まれる各画素部ごとのノイズを、前記雑音信号除去手段で相関二重サンプリングすることにより削除することができる。

[0051] また、本発明に係る固体撮像装置においては、前記列信号処理手段は、電圧制御手段をさらに備え、前記列信号処理手段が前記固定電圧を出力する場合は、前記画素部の初期化時における前記画素出力電圧の代わりに、予め定められた初期化電圧を前記電圧制御手段力前記雑音信号除去手段に入力することを特徴とすることちでさる。

[0052] これによれば、高輝度入射時に前記共通列信号線上に出現しない前記画素部の初期化時の前記画素出力電圧を強制的に再現させることができ、前記画素部の初期化時と蓄積時との差分を前記雑音信号除去手段で正常に検出することが可能になる。 [0053] また、本発明に係る固体撮像装置においては、前記電圧制御手段は、前記画素部の初期化時における前記画素出力電圧と同一の電圧を生成する初期化電圧生成手段と、前記初期化電圧生成手段が生成した初期化電圧を前記共通列信号線に入力することによって、前記画素部の初期化状態を再現する置換手段とを備えることを特徴とすることちでさる。

[0054] これによれば、初期化電圧生成手段が同一素子内の同一トランジスタで回路構成されているため、前記画素部における初期化電圧と同一電位が、製造工程に起因するトランジスタ閾値ばらつきに左右されずに、正確に生成できるため、補正精度を高めることができる。

[0055] また、本発明に係る固体撮像装置においては、前記初期化電圧生成手段は、前記画素部の領域外に形成され、前記置換手段は共通列信号線ごとに設けられることを特徴とすることちでさる。

[0056] これによれば、各々の列信号線ごとに光電変換素子の出力電圧を判断することができ、高輝度入力されている列信号にのみ、即座かつ正確な補正を行うことができる

[0057] また、本発明に係る固体撮像装置においては、前記電圧制御手段は、水平ブランキング期間内に行なわれる前記画素部力前記雑音信号除去手段までの電荷検出期間を動作期間とし、前記動作期間以外は非動作状態に設定されることを特徴とすることちでさる。

[0058] これによれば、補正回路で消費される電流を大幅に削減することができる。

[0059] また、本発明に係る固体撮像装置にぉ、ては、前記画素部がフローティングディフユージョンを備え、前記初期化電圧を前記フローティングディフュージョンの初期時の電圧とすることを特徴とすることもできる。

[0060] これによれば、画質の良いフローティングディフュージョンアンプリファー型において、高輝度入射時に共通列信号線上に出現しない前記画素部の初期化時の電圧を強制的に再現させることができ、前記画素部の電位変化を正常に検出することが可會になる。

[0061] また、本発明に係る固体撮像装置においては、前記列信号処理手段は、電圧制御手段をさらに備え、前記列信号処理手段が前記固定電圧を出力する場合は、予め定められた飽和電圧を前記電圧制御手段から前記水平出力手段に出力することを特徴とすることちでさる。

[0062] これによれば、高輝度入射時に前記共通列信号線上に前記画素部の初期化時の電圧が出現しない場合でも、強制的に前記雑音信号除去手段の出力部すなわち前記水平出力手段の入力部に、前記飽和電圧を強制的に再現させることができる。

[0063] なお、ここで前記予め定められた飽和電圧力前記画素部の飽和蓄積時における前記水平出力手段の入力電圧に相当する電圧に設定すれば、高輝度入射時に前記雑音信号除去手段の出力部すなわち前記水平出力手段の入力部に出現する電圧近傍に設定して、補正することができる。

[0064] また、本発明に係る固体撮像装置においては、前記電圧制御手段は、水平ブランキング期間内に行なわれる前記画素部力前記雑音信号除去手段までの電荷検出期間を動作期間とし、前記動作期間以外は非動作状態に設定されることを特徴とすることちでさる。

[0065] これによれば、補正回路で消費される電流を大幅に削減することができる。

[0066] また、本発明に係る固体撮像装置にぉ、ては、前記画素部がフローティングディフユージョンを備え、前記飽和電圧を前記フローティングディフュージョンの飽和時の電圧とすることを特徴とすることもできる。

[0067] これによれば、画質の良いフローティングディフュージョンアンプリファー型において、前記電圧レベル検知手段は、前記画素出力電圧と、前記フローティングディフユ一ジョンの飽和蓄積時における前記画素出力電圧と同一の電圧を生成する飽和電圧生成手段からの電圧とを比較して、高輝度入射の有無を判定することができる。

[0068] また、本発明に係る固体撮像装置にお!ヽては、前記電圧レベル検知手段は、前記画素部の飽和蓄積時における前記画素出力電圧と同一の電圧を生成する飽和電圧生成手段と、前記飽和電圧生成手段が生成した飽和電圧と前記画素出力電圧とを比較する判定手段とを備えることを特徴とすることもできる。

[0069] これによれば、飽和電圧生成手段が同一素子内の同一トランジスタで回路構成されているため、前記画素部における飽和電圧と同一の電圧が、製造工程に起因するトランジスタ閾値ばらつきに左右されずに、正確に生成できるため、前記画素部での高輝度入射の有無を即座かつ高精度に判定することができる。

[0070] また、本発明に係る固体撮像装置にお!、ては、前記飽和電圧生成手段は、前記画素部の領域外に形成され、前記判定手段は前記共通列信号線ごとに設けられることを特徴とすることちでさる。

[0071] これによれば、各々の列信号線ごとに光電変換素子の出力電圧を判定することができ、高輝度入力されている列信号にのみ、即座かつ正確な補正を行うことができる

[0072] なお、本発明は、このような固体撮像装置として実現することができるだけでなぐこのような固体撮像装置を含むカメラとして実現したりすることもできる。

[0073] これにより、光電変換素子の出力信号が即座に判断でき、高輝度入射時の信号補正が可能なカメラを実現することができる。

発明の効果

[0074] 本発明によれば、太陽光などの高輝度発光体を背景に撮影した場合に発生していた高輝度の部分を飽和信号レベルとして検出するのではなぐ無信号レベルとして検出してしまう現象を、製造工程上必ず発生するトランジスタの閾値ばらつきの影響を受けず、多画素の高速連写撮影時でもリアルタイムに補正でき、比較的簡単な回路で固体撮像素子単体に組み込むことができるので、別途信号処理用素子あるいは回路に転送する必要がない補正回路を使用することで、高輝度の部分は飽和信号レベルとして正常に出力し、破綻のない自然な撮影画像を生成する MOS型固体撮像装置を提供することができる。

[0075] よって、本発明により、動画撮影時カゝら静止画撮影時まで広範囲に白黒反転防止に対応でき、高画質のデジタルカメラを備えた携帯端末が普及してきた今日における本願発明の実用的価値は極めて高い。

図面の簡単な説明

[0076] [図 1]図 1は、 AMI型の固体撮像装置の構成を示す図である。

[図 2]図 2は、図 1の固体撮像装置 900の駆動タイミングを示す図である。

[図 3]図 3は、 FDA型の固体撮像装置の構成を示す図である。 [図 4]図 4は、図 3の固体撮像装置 950の駆動タイミングを示す図である。

[図 5]図 5は、固体撮像装置 900の正常動作時のポテンシャル図である。

[図 6]図 6は、固体撮像装置 900の高輝度入射時のポテンシャル図である。

[図 7]図 7は、固体撮像装置 950の正常動作時のポテンシャル図である。

[図 8]図 8は、固体撮像装置 950の高輝度入射時のポテンシャル図である。

[図 9]図 9は、固体撮像装置 950の寄生 NPN構造を示す図である。

[図 10]図 10は、本発明の実施の形態 1に係る MOS型固体撮像装置 1である。

[図 11]図 11は、本発明の実施の形態 1に係る MOS型固体撮像装置 7である。

[図 12]図 12は、 MOS型固体撮像装置 1の駆動タイミングを示す図である。

[図 13]図 13は、電圧レベル検知回路 50を具体化した MOS型固体撮像装置 2の回路構成を示す図である。

[図 14]図 14は、図 13の MOS型固体撮像装置 2の駆動タイミングを示す図である。

[図 15]図 15は、電圧制御回路 60を具体化した MOS型固体撮像装置 3の回路構成を示す図である。

[図 16]図 16は、図 15の MOS型固体撮像装置 3の駆動タイミングを示す図である。

[図 17]図 17は、電圧制御回路 60の消費電力の低減を図った MOS型固体撮像装置 4の回路構成を示す図である。

[図 18]図 18は、図 17の MOS型固体撮像装置 4の駆動タイミングを示す図である。

[図 19]図 19は、 FDA型の MOS型固体撮像装置 5の回路構成を示す図である。

[図 20]図 20は、図 19の MOS型固体撮像装置 5の駆動タイミングを示す図である。

[図 21]図 21は、 FDA型の MOS型固体撮像装置 6の回路構成を示す図である。

[図 22]図 22は、図 21の MOS型固体撮像装置 5の駆動タイミングを示す図である。

[図 23]図 23は、上述の実施の形態 1〜6の固体撮像装置を用いたカメラの構成を示す図である。

符号の説明

1〜6 MOS型固体撮像装置

lOanl, 10an2, lObnl, 10bn2 画素部画素部

40 雑音信号除去回路 50 電圧レベル検知回路

60 電圧制御回路

70 飽和レベル補正信号

80 列信号処理回路

90 水平出力回路

C41 クランプ容量

C42 サンプリング容量

FD フローティングディフュージョン

Ln 共通列信号線

Ls 補正 1§

PD 光電変換素子

Q11 転送トランジスタ

Q12aリセットトランジスタ

Q13a 電圧変換増幅トランジスタ

Q14 行選択トランジスタ

Q21a ロードトランジスタ

Q31 サンプルホールドトランジスタ

Q42 クランプトランジスタ

Q51a GNDレベル設定用トランジスタ

Q52 電圧制御回路入力部用初期化トランジスタ

Q61 共通列信号線接続トランジスタ

Q64 電流削減トランジスタ

Q65 電流削減トランジスタ

Q62 補正信号線接続トランジスタ

Q63 飽和レベル補正信号転送トランジスタ

発明を実施するための最良の形態

[0078] 以下、本発明の実施の形態について図面を参照しながら説明する [0079] (実施の形態 1) 図 10は、本発明の実施の形態 1に係る固体撮像装置の回路概略図である。

[0080] 本発明の実施の形態 1に係る MOS型固体撮像装置 1は、図 10に示されるように、固体撮像装置 900と同様、 2次元配列される複数（図示 2つ）の画素部 lOanl, 10a n2と、列毎に設けられる複数（図示 1つ）の共通列信号線 Lnと、各共通列信号線 Ln に接続されるロードトランジスタ Q21aと、各共通列信号線 Lnに配設されるサンプルホールドトランジスタ Q31と、列毎に設けられる複数（図示 1つ）の雑音信号除去回路 40との他、電圧レベル検知回路 50と、電圧制御回路 60と、水平出力回路 90とをさらに備えて構成される。

[0081] 電圧レベル検知回路 50は、電圧変換増幅トランジスタ Q 13aから共通列信号線 Ln に出力される電圧を検知する。

[0082] 電圧制御回路 60は、電圧レベル検知回路 50からの信号によって、共通列信号線 Lnの電圧を直接制御する。より詳しくは、電圧制御回路 60は、電圧レベル検知回路 50の比較結果として出力される論理レベルによって、共通列信号線 Lnの電圧を、電圧変換増幅トランジスタ Q13aから出力される電圧に設定する力、あらかじめ定められた電圧に置換するかの制御をする。

[0083] なお、サンプルホールドトランジスタ Q31と、雑音信号除去回路 40と、電圧制御回路 60とで、列信号処理回路 80が構成される。

[0084] ここであら力じめ定められた電圧力光電変換素子の初期化時の電圧と同一の電圧である場合、高輝度入射時に共通列信号線上に出現しない光電変換素子の初期化時の電圧を強制的に再現させることができ、正常に光電変換素子の電位変化を検出することができる。

[0085] なお、図 11に示される MOS型固体撮像装置 7では、あらかじめ定められた電圧が、光電変換素子の飽和蓄積時の雑音信号除去回路の出力電圧すなわち水平出力回路 90の入力に相当する電圧である場合を示しており、高輝度入射時に共通列信号線上に光電変換素子の初期化時の電圧が出現しない場合でも、強制的に雑音信号除去回路の出力部に、飽和レベル補正信号転送トランジスタ Q63を介して飽和レベル補正信号 70を入力することで、前記画素部の飽和蓄積時における雑音信号除去回路からの出力電圧を再現させて補正することができる。 [0086] 図 12は、 MOS型固体撮像装置 1および 7の駆動タイミングを示す図である。

[0087] このタイミングは、画素部 lOanlが AMI型の光電変換素子 PDの電荷検出に対して、電圧レベル検知回路 50と電圧制御回路 60とが能動的になるタイミングの一例を表している。

[0088] 電圧レベル検知回路 50からの信号によって、電圧変換増幅トランジスタ Q13aから列毎に出力される電圧の直接制御を判断する電圧制御回路 60は、水平ブランキング期間内に行なわれる光電変換素子 PD力雑音信号除去回路 40までの電荷検出期間のみを必要動作期間とし、必要動作期間以外は非動作状態に設定される。

[0089] したがって、消費電力を少なくしつつ、光電変換素子の出力信号が即座に判断でき、共通列信号線の電圧を、増幅回路から出力される電圧と光電変換素子の初期化電圧に対応する電圧とのいずれかに補正することができる。

[0090] (実施の形態 2)

次、で、図 10中に示して、る電圧レベル検知回路 50の具体例につ、て詳細に説明する。

[0091] 図 13は、電圧レベル検知回路 50を具体ィ匕した MOS型固体撮像装置 2の回路構成を示す図である。なお、同図においては、水平出力回路 90等の図示が省略されている。

[0092] 電圧レベル検知回路 50は、各列毎に設けられる個別部 501と、 MOS型固体撮像装置に共通に 1つ設けられる共通部 502とから構成される。

[0093] 共通部 502は、飽和電圧生成用初期化トランジスタ Q51aと、画素部 lOanlのリセットトランジスタ Q12aと同一製法で同一サイズに構成されたリセットトランジスタ Q12b と、電圧制御回路入力部用初期化トランジスタ Q52とを備え、光電変換素子 PDにおける飽和電圧と同一の電位を生成する飽和電圧生成回路として機能する。

[0094] 個別部 501は、画素部 lOanlの電圧変換増幅トランジスタ Q13aと同一製法で同一サイズに構成された電圧レベル検知用トランジスタ Q13bを備え、電圧変換増幅トランジスタ Q 13aから共通列信号線に出力される電圧と、共通部 502が生成した飽和電圧と同一の電位に応じた電圧とに基づいて、光電変換素子 PDにおける高輝度入射を判定する判定回路として機能する。 [0095] 電圧レベル検知用トランジスタ Q13bのドレインは共通列信号線 Lnに、そのソースは電圧制御回路 60の入力に、そのゲートは飽和電圧生成用初期化トランジスタ Q51 aとリセットトランジスタ Q12bとにより生成された電圧レベルが入力されている。

[0096] 次いで、 MOS型固体撮像装置 2の電荷検出動作について説明する。なお、ここでは、画素部 lOanlにおける電荷検出動作につ!、て説明する。

[0097] 図 14は、図 13の MOS型固体撮像装置 2の駆動タイミングを示す図である。

[0098] タイミングについて、時刻 tl以降で行われる画素部 lOanlの蓄積電荷検出動作の前に、時刻 tOで RSVSSパルスにより飽和電圧生成用初期化トランジスタ Q51aを O Nにするとともに、 RSVDDノルスにより電圧制御回路入力部用初期化トランジスタ Q 52を ONにする。

[0099] これにより電圧レベル検知用トランジスタ Q13bのゲートには、光電変換素子 PDの飽和電圧が入力され、ソースには電源電圧 VDDの電圧が入力される。

[0100] 時刻 tlで VSELパルスにより画素部 lOanlの行選択トランジスタ Q14を ONにすると、共通列信号線 Lnに画素部 lOanlの電圧変換増幅トランジスタ Q13aを介して信号が出現するが、高輝度な入射光が入力したとき、共通列信号線 Lnに出力される電圧レベルが極度に低下し、電圧レベル検知用トランジスタ Q 13bのゲートを電荷が通過して行き、電圧レベル検知用トランジスタ Q 13bのソース電位、すなわち電圧制御回路 60の入力は、電源電圧 VDDの電圧（論理レベル的に High)であったものが、共通列信号線 Lnに出力される電圧レベルと同等になり、論理レベル的に Low電位へと変化する。

[0101] この変化を後段の電圧制御回路 60が検知し、補正動作を開始することになる。

[0102] ここで電圧レベル検知用トランジスタ Q13bのゲートに入力する電圧レベルとして、光電変換素子 PDを初期化するリセットトランジスタ Q 12aのゲートが OFFの時に決まるレベルと同一にした理由は、高輝度な入射光が入力した場合に光電変換素子 PD に蓄積される電圧レベルは、リセットトランジスタ Q 12aのゲートが OFFになった時の閾値によって決まり、これ以上低い電圧レベルにはならないからである。ドレインを電源電圧 VDD、ソースをフローティングなノードとした場合、リセットトランジスタ Q12aのゲートを OFFした時に決まるソース電位力これに相当する。これによつて光電変換素子 PDに蓄積される飽和電荷を不要に掃き捨てすることなくレベル検知ができるため、ダイナミックレンジを最大限活用することができる。

[0103] また、製造工程によるトランジスタの閾値ばらつきが発生した場合を想定して、電圧レベル検知回路 50に入力するリセットトランジスタ Q12aのゲートが OFFになった時の飽和電圧の生成には、光電変換素子 PD群を 2次元状の撮像領域以外にも別途設けることにより、 2次元状の撮像領域内の光電変換素子 PDと全く同一の電圧レべルを入力することができるようにしており、製造工程上必ず発生するトランジスタの閾値ばらつきに左右されずに、精度のょ、判定ができるようにして、る。

[0104] (実施の形態 3)

次、で、図 10中に示して、る電圧制御回路 60の具体例につ、て詳細に説明する

[0105] 図 15は、電圧制御回路 60を具体ィ匕した MOS型固体撮像装置 3の回路構成を示す図である。なお、同図においても、水平出力回路 90等の図示が省略されている。

[0106] 電圧制御回路 60は、各列毎に設けられる個別部 601aと、 MOS型固体撮像装置に共通に 1つ設けられる共通部 602とから構成される。

[0107] 共通部 602は、初期化電圧生成のために画素部 lOanlのリセットトランジスタ Q12 aと同一製法で同一サイズに形成されるリセットトランジスタ Q12cと、飽和電圧生成のために GNDレベルにリセットする GNDレベル設定用トランジスタ Q5 lbと、生成された初期化電圧または飽和電圧をゲートとする検出トランジスタ Q13cと、ソースフォロァ回路を形成するロードトランジスタ Q21bとから構成され、光電変換素子 PDの初期化電圧が出力された共通列信号線 Lnの電圧レベルと同一の電圧を生成する初期化電圧生成回路として機能する。個別部 601aは、高輝度入射によってゲートが Low レベルに変化する共通列信号線接続トランジスタ Q61と、電圧レベル検知用トランジスタ Q13bのソースを入力とするインバータ回路 INVと、そして、インバータ回路 INV の出力をゲートとして、共通列信号線 Lnと検出トランジスタ力出力される補正信号線 Lsとを接続する補正信号線接続トランジスタ Q62と、補正信号線接続トランジスタ Q62のゲートとインバータ回路 INVの出力を接続するトランジスタ Q63とから構成され、共通部 602により生成された同一の電圧を共通列信号線 Lnに入力することによつて、光電変換素子 PDの初期化電圧を置換する置換回路として機能する。

[0108] 図 16は、図 15の MOS型固体撮像装置 3の駆動タイミングを示す図である。

[0109] 高輝度入射があった場合のタイミングについて、時刻 tOで RSVSSパルスにより飽和電圧生成用初期化トランジスタ Q51a, GNDレベル設定用トランジスタ Q51bを O Nにすることで、補正信号線 Lsには、光電変換素子 PDの飽和電圧が出力された共通列信号線 Lnと同一の電圧が発生する。

[0110] 時刻 tlで VSELパルスにより画素部 lOanlの行選択トランジスタ Q14を ONにすると、共通列信号線 Lnに画素部 lOanlの電圧変換増幅トランジスタ Q13aを介して信号が出現するが、高輝度な入射光が入力したとき、上述したように電圧制御回路 60 の入力は、電源電圧 VDDの電圧（論理レベル的に High)であったもの力共通列信号線 Lnに出力される電圧レベルと同等になり、論理レベル的に Low電位へと変化する。これを後段のインバータ回路 INVを介することにより、電圧制御回路出力電圧（補正信号線接続トランジスタ Q62のゲート）は、論理レベル的に High電位となり、補正信号線 Lsと共通列信号線 Lnを接続する。

[0111] このとき、同時に共通列信号線接続トランジスタ Q61は、高輝度入射によってゲート力 SLowレベルに変化するため、 2次元状の撮像領域力の共通列信号線 Lnの出力は遮断される。この時点で、補正信号線 Lsの電圧すなわち、光電変換素子 PDの飽和電圧が出力された共通列信号線 Lnと同一の電圧が、もともとの共通列信号線 Ln 出力と置換されて雑音信号除去回路 40へと入力される。

[0112] 時刻 t3において、雑音信号除去回路 40内部の CPパルスによって、蓄積信号としてクランプされたのち、時刻 t5において、光電変換素子 PDの初期化レベルを検知するタイミングで、 RESETパルスによりリセットトランジスタ Q 12a, Q12cを ONすることで、補正信号線 Lsには、光電変換素子 PDの初期化電圧が出力された共通列信号線 Lnの電圧レベルと同一の電圧が現れ、もともとの共通列信号線 Ln出力と置換されて雑音信号除去回路 40へと入力される。

[0113] 時刻 t6以降で、雑音信号除去回路 40内部で相関二重サンプリングが行われて、雑音除去された正常な光電変換素子 PDの電荷検出を行うことができる。

[0114] 上述したように補正信号線 Lsには、光電変換素子 PDの飽和電圧および初期化電圧が出力された共通列信号線 Lnと同一の電圧を生成している力その理由は、飽和直後の光電変換素子 PDに蓄積される電圧レベルは、リセットトランジスタのゲートが OFFになった時の閾値によって決まり、初期化直後の光電変換素子 PDに蓄積される電圧レベルは、リセットトランジスタのゲートが ONになった時の閾値によって決まる力である。

[0115] また、製造工程によるトランジスタの閾値ばらつきが発生した場合を想定して、光電変換素子 PD群を 2次元状の撮像領域以外にも別途設けて、光電変換素子 PDの飽和電圧および初期化電圧が出力された共通列信号線 Lnと同一の電圧を生成しているので、 2次元状の撮像領域内の光電変換素子 PDと全く同一の電圧レベルを入力することができるようにしており、製造工程上必ず発生するトランジスタの閾値ばらつきに左右されずに、正確な電圧レベルの入力ができるようにしている。

[0116] (実施の形態 4)

上記の電圧制御回路 60は、水平ブランキング期間内に行なわれる光電変換素子 P D力も雑音信号除去回路 40までの電荷検出期間のみ稼動状態にして、それ以外の水平走査期間においては、非稼動状態に設定されることにより、消費電力の低減を行うことができる。この具体例を図 17に示す。

[0117] 図 17は、電圧制御回路 60の消費電力の低減を図った MOS型固体撮像装置 4の回路構成を示す図である。なお、同図においても、水平出力回路 90等の図示が省略されている。

[0118] 電圧制御回路 60の個別部 601bは、個別部 601aの構成に加えて、インバータ回路 INVの入力とグランドとの間に配設される電流削減トランジスタ Q64と、補正信号線接続トランジスタ Q62のゲートとグランドとの間に配設される電流削減トランジスタ Q 65とをさらに備えて構成される。

[0119] 図 18は、図 17の MOS型固体撮像装置 4の駆動タイミングを示す図である。

[0120] 高輝度入射があった場合のタイミングについて、時刻 tOOにて、電圧制御回路用電流削減パルス Aにより電流削減トランジスタ Q64を ONし、電圧制御回路 60の入力端子を論理レベル的に Low電位にする。これにより、後段のインバータ回路 INVの電流経路が遮断される。次に時刻 tOから時刻 t8まで、実施の形態 1にある光電変換素子 PDの電荷検出動作が完了したのち、電圧制御回路用電流削減パルス Bにより電流削減トランジスタ Q65を ONし、電圧制御回路出力電圧 (補正信号線接続トランジスタ Q62のゲート）を論理レベル的に Lowにして、補正信号線 Lsと共通列信号線 Ln との接続を OFFし、電圧制御回路用電流削減パルス Aにより電流削減トランジスタ Q 64を ONして、電圧制御回路入力電圧（電圧レベル検知用トランジスタ Ql 3bのソース）を論理的に Lowにして、インバータ回路 INVの電流経路を遮断している。これにより、不必要な電流消費をなくすことができる。

[0121] (実施の形態 5)

上記の入射光を電荷に変換する光電変換素子 PDにおける電位として、光電変換素子 PDカゝら電荷検出部（フローティングディフュージョン）に蓄積電荷を転送する機能を備えたフローティングディフュージョンアンプリファー型における電荷検出部（フロ一ティングディフュージョン）の電位を適用することもできる。

[0122] 図 19に回路図を示す。

[0123] 図 19は、 FDA型の MOS型固体撮像装置 5の回路構成を示す図である。なお、同図においても、水平出力回路 90等の図示が省略されている。

[0124] 図 17との相違点は、画素部 lObnlが AMI型力も FDA型になっていることである。

[0125] すなわち光電変換素子 PDの蓄積電荷を転送トランジスタ Q11によって、一且フロ一ティングディフュージョン FDに転送し、フローティングディフュージョンの電位を電圧変換増幅トランジスタ Q13aによって、電圧出力している。

[0126] 高輝度入射があった場合のタイミングを図 20に示す。

[0127] 時刻 tOOで電圧制御回路用電流削減パルス Aにより電流削減トランジスタ Q64を O Nし、電圧制御回路 60の入力端子を論理レベル的に Low電位にする。これにより、後段のインバータ回路 INVの電流経路が遮断される。

[0128] 次に時刻 tOにて、 RSVSSパルスと RSVDDパルスを ONする。これにより電圧レべル検知用トランジスタ Q13bのゲートには、光電変換素子 PDの飽和電圧が入力され、ソースには電源電圧 VDDの電圧が入力される。時刻 tlで画素部 lOanlの VSEL パルスにより行選択トランジスタ Q14を ONにすると、共通列信号線 Lnに画素部 10a nlの電圧変換増幅トランジスタ Q13aを介して信号が出現するが、高輝度な入射光が入力したとき、共通列信号線 Lnに出力される電圧レベルが極度に低下し、電圧レベル検知用トランジスタ Q13bのゲートを電荷が通過して行き、電圧レベル検知用トランジスタ Q 13bのソース電位すなわち電圧制御回路 60の入力は、電源電圧 VDDの電圧 (論理レベル的に High)であったものが、共通列信号線 Lnに出力される電圧レベルと同等になり、論理レベル的に Low電位へと変化する。この変化を後段の電圧制御回路 60も検知して、電圧制御回路出力電圧が論理的に Highとなり、補正信号線 Lsの電圧を共通列信号線 Lnに接続する。このとき、同時に共通列信号線接続トランジスタ Q61は、高輝度入射によってゲートが Lowレベルに変化するため、 2次元状の撮像領域力ゝらの共通列信号線 Ln出力は遮断される。時刻 t3で RESETパルスによりリセットトランジスタ Q12a, Q12cを ONすると、補正信号線 Lsの電圧すなわち、光電変換素子 PDの初期化電圧が出力された共通列信号線 Lnと同一の電圧が、もともとの共通列信号線 Ln出力と置換されて雑音信号除去回路 40へと入力される。時刻 t3において、雑音信号除去回路 40内部の CPパルスによって、初期化信号としてクランプされたのち、時刻 t5において、光電変換素子 PDの蓄積信号レベルを検知するタイミングで、 RSVSSパルスにより飽和電圧生成用初期化トランジスタ Q51a, G NDレベル設定用トランジスタ Q5 lbを ONすることで、補正信号線 Lsには、光電変換素子 PDの飽和電圧が出力された共通列信号線 Lnの電圧レベルと同一の電圧が現れ、もともとの共通列信号線 Ln出力と置換されて雑音信号除去回路 40へと入力される。時刻 t6以降で、雑音信号除去回路 40内部で相関二重サンプリングが行われて、雑音除去された正常な光電変換素子 PDの電荷検出を行うことができる。

[0129] (実施の形態 6)

上記の入射光を電荷に変換する光電変換素子 PDにおける電位として、光電変換素子 PDカゝら電荷検出部（フローティングディフュージョン）に蓄積電荷を転送する機能を備えたフローティングディフュージョンアンプリファー型における電荷検出部（フロ一ティングディフュージョン）の初期化電圧を適用することもできる。

[0130] 図 21に回路図を示す。

[0131] 図 21は、 FDA型の MOS型固体撮像装置 6の回路構成を示す図である。なお、同図においても、水平出力回路 90等の図示が省略されている。 [0132] MOS型固体撮像装置 4との相違点は、画素部が AMI型力も FDI型になっていることである。すなわち、画素部 lObnlにおいて、光電変換素子 PDの蓄積電荷を転送トランジスタ Q 11によって、ー且フローティングディフュージョン FDに転送し、フローテイングディフュージョン FDの電位を電圧変換増幅トランジスタ Q13aによって電圧に変換して出力していることである。

[0133] 高輝度入射があった場合のタイミングを図 22に示す。

[0134] 時刻 tOOで電圧制御回路用電流削減パルス Aにより電流削減トランジスタ Q64を O Nし、電圧制御回路 60の入力端子を論理レベル的に Low電位にする。これにより、後段のインバータ回路 INVの電流経路が遮断される。次に時刻 tOにて、 RSVSSパルスと RSVDDパルスを ONする。これにより電圧レベル検知用トランジスタ Q13bのゲートには、光電変換素子 PDの飽和電圧が入力され、ソースには電源電圧 VDDの電圧が入力される。時刻 tlで VSELパルスにより画素部 lObnlの行選択トランジスタ Q14を ONにすると、共通列信号線 Lnに画素部 lObnlの電圧変換増幅トランジスタ Q13aを介して信号が出現するが、高輝度な入射光が入力したとき、共通列信号線 L nに出力される電圧レベルが極度に低下し、電圧レベル検知用トランジスタ Q 13bのゲートを電荷が通過して行き、電圧レベル検知用トランジスタ Q 13bのソース電位すなわち電圧制御回路 60の入力は、電源電圧 VDDの電圧（論理レベル的に High)であったものが、共通列信号線 Lnに出力される電圧レベルと同等になり、論理レベル的に Low電位へと変化する。この変化を後段の電圧制御回路 60も検知して、電圧制御回路出力電圧が論理的に Highとなり、補正信号線 Lsの電圧を共通列信号線 L nに接続する。このとき補正信号線 Lsの電圧は、光電変換素子 PDの初期化電圧が出力された共通列信号線 Lnと同一の電圧が出力されている。このとき同時に共通列信号線接続トランジスタ Q61は、高輝度入射によってゲートが Lowレベルに変化するため、 2次元状の撮像領域力の共通列信号線 Ln出力は遮断される。時刻 t3の時点で、補正信号線 Lsの電圧すなわち、光電変換素子 PDの初期化電圧が出力された共通列信号線 Lnと同一の電圧が、もともとの共通列信号線 Ln出力と置換されて雑音信号除去回路 40へと入力される。時刻 t3において、雑音信号除去回路 40内部の CPパルスによって、初期化信号としてクランプされたのち、時刻 t5において、光電変換素子 PDの蓄積信号レベルを検知するタイミングで、 RSVDDパルスを ONにすることで、電圧制御回路 60の入力は、電源電圧 VDDの電圧（論理レベル的に High )となり、共通列信号線接続トランジスタ Q61のゲートが Highレベルに変化するため、 2次元状の撮像領域からの共通列信号線 Ln出力がふたたび接続される。このとき同時に電圧制御回路用電流削減パルス Bにより電流削減トランジスタ Q65を ONし、電圧制御回路出力電圧を論理レベル的に Lowにして、補正信号線 Lsと共通列信号線 Lnとの接続を遮断する。これにより、 2次元状の撮像領域からの光電変換素子 PD の飽和電圧が出力された共通列信号線 Lnの電圧が雑音信号除去回路 40へと入力される。時刻 t6以降で、雑音信号除去回路 40内部で相関二重サンプリングが行われて、雑音除去された正常な光電変換素子 PDの電荷検出を行うことができる。

[0135] なお、本発明に係るカメラは、上記実施の形態 1〜6に示した固体撮像装置や、レンズ等を備えて構成され、上記と同様の構成、作用、効果を奏する。

[0136] 図 23は、上述の実施の形態 1〜6の固体撮像装置を用いたカメラの構成を示す図である。

[0137] 図 23に示されるようにカメラ 400は、被写体の光学像を撮像素子に結像させるレンズ 401と、レンズ 401を通過した光学像の光学処理を行うミラーや、シャツタなどの光学系 402と、上記の固体撮像装置により実現される MOS型撮像素子 403と、信号処理部 410と、タイミング制御部 411等とを備える。タイミング制御部 411は、 MOS型撮像素子 403から出力されるフィールドスルーの信号と出力信号との差分をとる CDS 回路 404と、 CDS回路 404から出力される OBレベルの信号を検出する OBクランプ回路 405と、 OBレベルと有効画素の信号レベルとの差分をとり、その差分のゲインを調整する GCA406と、 GCA406から出力されたアナログ信号をデジタル信号に変換する ADC407等とから構成される。タイミング制御部 411は、 ADC407から出力されたデジタル信号に信号処理を施すと共に、駆動タイミングの制御を行う DSP408と、 DSP408の指示〖こ従って、 MOS型撮像素子 403に対して種々の駆動パルスを種々のタイミングで発生させる TG409等と力構成される。

[0138] このように構成されたカメラ 400によれば、上記の固体撮像装置により実現される M OS型撮像素子 403によって、画素部の出力信号レベルを固体撮像素子内部で即座に判定し、高輝度入射時の信号に補正をかけることができる高画質のカメラを実現することができる。

[0139] なお、ここでは固体撮像装置として MOS型を用いた場合について説明した力 CC D型であってもよい。

産業上の利用可能性

[0140] 本発明に係る MOS型固体撮像装置は、太陽光などの高輝度発光体を背景にした撮影した場合に無信号レベルとして検出してしまう現象を起こすことがなぐ多画素の高速連写撮影時でも自然な撮影画像を生成することができ、この MOS型固体撮像装置を備えるビデオカメラやデジタルカメラ、携帯電話等 PDAに搭載されるカメラに適用することができる。

Claims

請求の範囲

[1] 1次元または 2次元に配置された画素部と、

前記画素部力共通列信号線に出力される画素出力電圧を検知する電圧レベル検知手段と、

前記電圧レベル検知手段の論理出力電圧および前記画素出力電圧に基づいて、水平出力手段に所定の電圧を出力する列信号処理手段とを備え、

前記列信号処理手段は、前記論理出力電圧によって、前記画素出力電圧に対応する電圧および固定電圧の!/、ずれかを出力する

ことを特徴とする固体撮像装置。

[2] 前記画素部は、

入射光を電荷に変換する光電変換素子と、

前記光電変換素子に蓄積された電荷を電圧出力する増幅手段と

を有することを特徴とする請求項 1記載の固体撮像装置。

[3] 前記列信号処理手段は、前記画素出力電圧を入力とし、前記水平出力手段に電圧を出力する雑音信号除去手段を有し、

前記雑音信号除去手段は、前記画素部の初期化時における前記画素出力電圧と、前記画素部の蓄積時における前記画素出力電圧との差分を出力する

ことを特徴とする請求項 1記載の固体撮像装置。

[4] 前記列信号処理手段は、電圧制御手段をさらに備え、前記列信号処理手段が前記固定電圧を出力する場合は、前記画素部の初期化時における前記画素出力電圧の代わりに、予め定められた初期化電圧を前記電圧制御手段から前記雑音信号除去手段に入力する

ことを特徴とする請求項 3記載の固体撮像装置。

[5] 前記電圧制御手段は、

前記画素部の初期化時における前記画素出力電圧と同一の電圧を生成する初期化電圧生成手段と、

前記初期化電圧生成手段が生成した初期化電圧を前記共通列信号線に入力することによって、前記画素部の初期化状態を再現する置換手段とを備えることを特徴とする請求項 4記載の固体撮像装置。

[6] 前記初期化電圧生成手段は、前記画素部の領域外に形成され、

前記置換手段は共通列信号線ごとに設けられる

ことを特徴とする請求項 5記載の固体撮像装置。

[7] 前記電圧制御手段は、水平ブランキング期間内に行なわれる前記画素部力前記雑音信号除去手段までの電荷検出期間を動作期間とし、前記動作期間以外は非動作状態に設定される

ことを特徴とする請求項 4記載の固体撮像装置。

[8] 前記画素部がフローティングディフュージョンを備え、前記初期化電圧を前記フロ一ティングディフュージョンの初期時の電圧とする

ことを特徴とする請求項 4記載の固体撮像装置。

[9] 前記列信号処理手段は、電圧制御手段をさらに備え、前記列信号処理手段が前記固定電圧を出力する場合は、予め定められた飽和電圧を前記電圧制御手段から前記水平出力手段に出力する

ことを特徴とする請求項 3記載の固体撮像装置。

[10] 前記電圧制御手段は、水平ブランキング期間内に行なわれる前記画素部力前記雑音信号除去手段までの電荷検出期間を動作期間とし、前記動作期間以外は非動作状態に設定される

ことを特徴とする請求項 9記載の固体撮像装置。

[11] 前記画素部がフローティングディフュージョンを備え、前記飽和電圧を前記フローティングディフュージョンの飽和時の電圧とする

ことを特徴とする請求項 9記載の固体撮像装置。

[12] 前記電圧レベル検知手段は、

前記画素部の飽和蓄積時における前記画素出力電圧と同一の電圧を生成する飽和電圧生成手段と、

前記飽和電圧生成手段が生成した飽和電圧と前記画素出力電圧とを比較する判定手段と

を備えることを特徴とする請求項 1記載の固体撮像装置。

[13] 前記飽和電圧生成手段は、前記画素部の領域外に形成され、前記判定手段は前記共通列信号線ごとに設けられる

ことを特徴とする請求項 12記載の固体撮像装置。

[14] 請求項 1から請求項 13のいずれ力 1項記載の固体撮像装置を備えることを特徴とするカメラ。