JPH09246513A - 増幅型固体撮像素子およびその製造方法 - Google Patents

増幅型固体撮像素子およびその製造方法

Info

Publication number
JPH09246513A
JPH09246513A JP8049333A JP4933396A JPH09246513A JP H09246513 A JPH09246513 A JP H09246513A JP 8049333 A JP8049333 A JP 8049333A JP 4933396 A JP4933396 A JP 4933396A JP H09246513 A JPH09246513 A JP H09246513A
Authority
JP
Japan
Prior art keywords
region
transistor
type solid
electric field
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8049333A
Other languages
English (en)
Inventor
Masataka Kamata
勝敬 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8049333A priority Critical patent/JPH09246513A/ja
Priority to US08/810,648 priority patent/US5936270A/en
Priority to KR1019970007930A priority patent/KR100261349B1/ko
Publication of JPH09246513A publication Critical patent/JPH09246513A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes

Abstract

(57)【要約】 【課題】インパクトイオンの発生を抑えて光電変換領域
における暗電流の低減を図る。 【解決手段】各画素内のトランジスタのドレイン領域２
４と光電変換領域であるＮ-型ウエル層２２との間に、
電解集中を緩和する電界集中緩和領域２６が設けられた
ことにより、ソース領域２３とドレイン領域２４を含む
チャンネル部のイオン濃度勾配の緩和されて、ドレイン
領域２４の表面付近での電界集中を低減することが可能
となり、ドレイン領域２４から光電変換領域へのインパ
クトイオンによる電子−正孔ペアの発生による擬似信号
電荷の低減が図られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、入射光により光電
変換して信号電荷を蓄積し、この蓄積された信号電荷に
応じた電気信号を出力するＭＯＳ型ＦＥＴまたは接合ゲ
ート型ＦＥＴなどのトランジスタを有する増幅型固体撮
像素子およびその製造方法に関する。
【０００２】
【発明の背景】従来、固体撮像装置としては、電荷結合
素子（ＣＣＤ）型のものが主流であり、様々な分野に広
く利用されている。このＣＣＤ型撮像装置は、ホトダイ
オードまたはＭＯＳダイオードで光電変換、蓄積された
信号電荷を、ＣＣＤ転送チャンネルを介して高感度の電
荷検出部へ導き、そこで電圧信号に変換する構成であ
る。そのため、Ｓ／Ｎ比が高く、出力電圧も大きいとい
う特徴を有している。
【０００３】ところが、撮像装置の小型化、多画素化を
進めるに従って、画素サイズは小さくなり、ＣＣＤの転
送可能電荷量は次第に少なくなる。このため、ダイナミ
ックレンジの低下が深刻な問題となっていた。さらに、
ＣＣＤでは素子全体を数相のクロックで駆動するため、
負荷容量が大きく駆動電圧も高いために、多画素になる
ほど消費電力が急激に大きくなっていた。
【０００４】これら問題に対処するため、各画素で発生
した信号電荷そのものを読み出さず、各画素内で信号を
増幅した後、走査回路に読み出す増幅型撮像装置が提案
されている。この各画素内での信号増幅によって、読み
出し信号量の制限はなくなって、ダイナミックレンジは
ＣＣＤより有利となる。しかも、その駆動は信号読み出
し画素を含む水平ラインおよび垂直ラインのみの駆動で
よく、その電圧も低いため、消費電力はＣＣＤより少な
い。
【０００５】このような各画素内での増幅には、トラン
ジスタを用いるのが一般的であるが、このトランジスタ
はその種類によりＳＩＴ型、バイポーラ型、ＦＥＴ型
（ＭＯＳ型または接合型）などに分けられる。信号読み
出しの走査回路は、通常、ＭＯＳ−ＦＥＴ型の方が構成
が容易であるため、ＭＯＳ型画素の方が装置全体の構成
上有利（ＳＩＴ型やバイポーラ型では深さ方向にトラン
ジスタ構造を作るが、ＭＯＳ−ＦＥＴ型では平面方向に
トランジスタ構造を作るので製造が容易）である。この
ＭＯＳ型のうち、各画素内に単一のＭＯＳトランジスタ
のみを含むものが画素密度を高める上で有利となる。こ
のタイプには、本願出願人が先に特願平６−３０３９５
３号で提案した増幅型固体撮像装置（以下この撮像装置
は２個のゲート電極を使用しているのでＴＧＭＩＳ（Tw
in Gate Mos Image Sensor）という）およびＣＭＤ（Ｃ
ｈａｒｇｅ Ｍｏｄｕｌａｔｉｏｎ Ｄｅｖｉｃｅ）型
の増幅型固体撮像装置などが報告されている。
【０００６】図９は、本願出願人が特願平６−３０３９
５３号で提案したＴＧＭＩＳ型増幅型固体撮像装置の画
素部における断面図である。
【０００７】図９において、Ｐ型半導体基板１上に絶縁
膜２を介して第２ゲート電極３を形成する。その後、半
導体表面にＮ-型ウエル層４を形成し、このＮ-型ウエル
層４内にソース用のＮ+拡散層５とドレイン用のＮ+拡散
層６を形成する。また、このＮ-型ウエル層４上に絶縁
膜２を介して第１ゲート電極７を形成する。この第１ゲ
ート電極７をゲートとし、Ｎ+拡散層５，６をソースお
よびドレインとしてＭＯＳ型トランジスタを形成してい
る。以上により、ＴＧＭＩＳ型の増幅型撮像素子が構成
され、この増幅型撮像素子が複数個、各画素としてマト
リクス状に配列されてＴＧＭＩＳ型増幅型撮像装置が構
成されている。
【０００８】上記構成により、第１ゲート電極７を貫い
て入射した光エネルギーｈνは、光電変換により電子、
正孔対を発生するが、そのうちの電子はソース、ドレイ
ン領域に流出する。また、正孔は、Ｎ-型ウエル層４の
半導体／絶縁膜２界面に蓄積されて信号電荷となる。こ
のように、各画素内にそれぞれ設けられたＭＯＳ型トラ
ンジスタにより、入射光により光電変換して信号電荷を
蓄積し、この蓄積された信号電荷に応じた電気信号を出
力する。
【０００９】図１０は、従来のＣＭＤ型増幅型固体撮像
装置の画素部における断面図である。
【００１０】図１０において、Ｐ型半導体基板１１上に
Ｎ-型ウエル層１２が埋め込みとして形成され、このＮ-
型ウエル層１２上に絶縁膜１３を介してゲート電極１４
が形成されている。また、このＮ-型ウエル層１２の表
面側には、このゲート電極１４により分離されるように
高濃度Ｎ+層からなるソース領域１５とドレイン領域１
６が形成されている。
【００１１】
【発明が解決しようとする課題】しかしながら、図９の
ＴＧＭＩＳ型増幅型撮像装置の構成では、これらのＮ+
拡散層５，６のソース、ドレイン領域が高濃度Ｎ+層で
あるため、低濃度のＮ-ウエル層４との間に大きな濃度
勾配が存在する。そのため、表面付近の電界強度により
キャリアの移動が加速されてインパクトイオンになると
推測され、その結果、第１ゲート電極７下の光電変換領
域で電子−正孔ペアが発生し、電子はソース、ドレイン
領域に流出され、正孔により暗電流が生じてしまう。こ
の正孔も半導体／絶縁膜２の界面に蓄積し、信号電荷に
加算されることになる。
【００１２】また、図１０のＣＭＤ型増幅型固体撮像装
置では、図１０からも明らかなように、ソース領域１５
とドレイン領域１６が高濃度Ｎ+層であるため、上記図
９のＴＧＭＩＳ型増幅型撮像素子の場合と同様の不都合
が起こる。
【００１３】以上のように、増幅型固体撮像素子では、
第１導電型の基板上に低濃度第２導電型ウエル層がチャ
ンネルとして形成され、この第２導電型ウエル層上に絶
縁膜を介してゲート電極が形成されており、また、第２
導電型ウエル層内の表面側に高濃度第２導電層によるソ
ース領域およびドレイン領域が形成されている。このド
レイン領域またはソース領域の近傍では、光電変換部で
ある第２導電型ウエル層とのイオン濃度勾配が急峻とな
っており、その結果として、インパクトイオンにより擬
似（ニセ）信号電荷が発生して光電変換領域における暗
電流が増加するという問題が想定される。
【００１４】本発明は、上記従来の問題を解決するもの
で、インパクトイオンの発生を抑えて光電変換領域にお
ける暗電流の低減を図ることができる増幅型固体撮像素
子およびその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明の増幅型固体撮像
素子は、入射光により光電変換して信号電荷を蓄積し、
この蓄積された信号電荷に応じた電気信号を出力するト
ランジスタを有する増幅型固体撮像素子において、該ト
ランジスタのソース・ドレイン領域の一方領域および他
方領域のうち少なくとも何れかと光電変換領域との間
に、電界強度を緩和する電界強度緩和領域が設けられて
おり、そのことにより上記目的が達成される。
【００１６】好ましくは、前記トランジスタは、半導体
基体の表面に形成され、光電変換された信号電荷を蓄積
する第１ゲート領域を有しており、該半導体基体の表面
に形成され、該第１ゲート領域に隣接する第２ゲート領
域を有し、該第２ゲート領域を介して該信号電荷を該半
導体基体との間でやり取りするように成してある。
【００１７】また、好ましくは、前記トランジスタは、
半導体基体の表面に形成され、光電変換された信号電荷
を蓄積する第１ゲート領域を有しており、該トランジス
タのドレインは該半導体基体より成り、該半導体基体の
表面に形成され、該第１ゲート領域に隣接する第２ゲー
ト領域を有し、該半導体基体の表面に形成され、該第２
ゲート領域に隣接し、該信号電荷を該第２ゲート領域を
介してやり取りするためのドレインを有し、該トランジ
スタのソース領域近傍に電界強度緩和領域を有する。
【００１８】また、好ましくは、前記トランジスタは、
半導体基体の表面に形成され、光電変換された信号電荷
を蓄積する第１ゲート領域を有しており、該半導体基体
の表面に形成され、該第１ゲート領域に隣接する第２ゲ
ート領域を有し、該半導体基体の表面であって、該第２
ゲート領域内に、該第２ゲート領域を介して該信号電荷
をやり取りするドレインを有する。
【００１９】また、好ましくは、前記第２ゲート領域
の、前記第１ゲート領域に隣接する部分に対して他方端
部分の前記半導体基体の表面及びその近傍部に、電界阻
止部を形成する。
【００２０】また、好ましくは、前記電界強度緩和領域
の表面からの深さは、前記光電変換領域のポテンシャル
の極大点となる位置の深さ以上にする。
【００２１】本発明の増幅型固体撮像素子の製造方法
は、入射光を光電変換して発生する信号電荷を蓄積し、
該蓄積された信号電荷に応じた電気信号を出力するトラ
ンジスタを有する増幅型固体撮像素子の製造方法におい
て、該トランジスタのソース・ドレイン領域の内の、一
方領域及び他方領域となる領域の内の少なくとも一方の
領域に、拡散係数の異なる複数種類の不純物元素のイオ
ンの注入を行う工程と、熱処理によって、該トランジス
タのソース・ドレイン領域の内の、少なくともいずれか
一方の領域に形成された高濃度領域と、光電変換領域と
の間に、電界強度を緩和する電界強度緩和領域を形成す
る工程とを包含しており、そのことにより上記目的が達
成される。
【００２２】また、本発明の増幅型固体撮像素子の製造
方法は、入射光により光電変換して信号電荷を蓄積し、
この蓄積された信号電荷に応じた電気信号を出力するト
ランジスタを有する増幅型固体撮像素子の製造方法にお
いて、該トランジスタのソース・ドレイン領域の一方領
域および他方領域となる領域の内の、少なくともいずれ
か一方の領域に、所定元素の低濃度のイオン注入を行う
工程と、該トランジスタのソース・ドレイン領域の一方
領域および他方領域となる領域の内の、少なくともいず
れか一方の領域上の所定の絶縁膜を制御電極側壁に残す
工程と、該制御電極側壁に残した絶縁膜の開口部を介し
て所定元素のイオン注入を行って高濃度領域を形成する
ことにより、該トランジスタのソース・ドレイン領域の
内の、一方領域および他方領域のうち少なくとも何れか
と光電変換領域との間に、電界強度を緩和する電界強度
緩和領域を形成する工程とを包含しており、そのことに
より上記目的が達成される。
【００２３】好ましくは、前記トランジスタのソース・
ドレイン領域の一方領域を囲むように制御領域を形成
し、該制御領域を囲むように他方領域を形成する。
【００２４】特に、上記電界強度緩和領域を形成する工
程では、拡散係数の異なる複数種類の元素をイオン注入
し、これら拡散係数の差を使って形成することで上記目
的が達成される。
【００２５】ここで、上記本発明が適用される例えばＴ
ＧＭＩＳ型の増幅型固体撮像素子は、半導体基板上に設
けられたトランジスタの制御領域で光電変換し、この制
御領域に蓄積した信号電荷によるトランジスタのポテン
シャル変化をセンサ出力とするとともに、この光電変換
する領域を第１ゲート領域とし、この第１ゲート領域に
隣接して第２ゲート領域が設けられ、この第１ゲート領
域の信号電荷が蓄積された半導体／絶縁膜界面と第２ゲ
ート領域を介してリセットをする構成である。
【００２６】また、上記本発明が適用される例えばＣＭ
Ｄ型の増幅型固体撮像素子は、トランジスタの一方領域
を囲むように制御領域が設けられ、この制御領域を囲む
ように他方領域が設けられている構成である。
【００２７】上記構成により、以下、その作用を説明す
る。
【００２８】本発明においては、各画素内のトランジス
タのソース・ドレイン領域の一方領域および他方領域の
うち少なくとも何れかと光電変換領域との間に、電解強
度を緩和する電界強度緩和領域が設けられたことで、上
記一方領域および／または他方領域を含むチャンネル部
のイオン濃度勾配の緩和が図られて、上記一方領域およ
び／または他方領域の表面付近での電界強度を低減する
ことが可能となって、上記一方領域および／または他方
領域から光電変換部へのインパクトイオンによる電子−
正孔ペアの発生による擬似信号電荷の低減が図られるこ
とになる。
【００２９】また、低濃度イオン注入の後にサイドウォ
ール状の絶縁膜を制御電極側壁に残してから、サイドウ
ォール状の絶縁膜の開口部を介して高濃度のイオン注入
を行うので、セルフアライン方式によるサイドウォール
状の絶縁膜幅が正確に設定可能となって電界強度緩和領
域の幅寸法が正確に得られる。
【００３０】
【発明の実施の形態】以下、本発明の実施形態について
説明する。
【００３１】（実施形態１）図１は本発明の実施形態１
における増幅型固体撮像装置の１画素分の構成を示す断
面図である。
【００３２】図１において、Ｐ型半導体基板２１の表面
に光電変換領域である低濃度のＮ-型ウエル層２２を設
け、このＮ-型ウエル層２２内の表面側に高濃度のＮ+拡
散領域であるソース領域２３およびドレイン領域２４を
設けている。このドレイン領域２４とＮ-型ウエル層２
２の間に、電界強度を緩和する暗電流低減用の電界強度
緩和領域２６が設けられている。これらのＮ-型ウエル
層２２および電界強度緩和領域２６上には絶縁膜２５を
介して、信号読出用のゲート端子が接続されている第１
ゲート電極２７が設けられ、また、Ｐ型半導体基板２１
上には絶縁膜２５を介して、リセット用のゲート端子が
接続されている第２ゲート電極２８が設けられている。
【００３３】この第１ゲート電極２７下の光電変換する
ゲート領域を第１ゲートとし、ソース領域２３およびド
レイン領域２４とするＭＯＳ型トランジスタが構成され
ており、この第１ゲートに隣接して第２ゲートが設けら
れ、第１ゲートは埋め込みチャンネル構造、第２ゲート
は表面チャンネル構造である。この第１ゲートの半導体
／絶縁膜界面に信号電荷を蓄積し、この蓄積された信号
電荷に応じた電気信号を出力し、また、この信号電荷を
第２ゲートを介してＰ型半導体基板２１側に取り出して
リセットする構成としている。
【００３４】このようにして、Ｐ型半導体基板２１上に
形成されたＭＯＳ型トランジスタの第１ゲートで光電変
換し、第１ゲートに蓄積した信号電荷によるＭＯＳ型ト
ランジスタのポテンシャル変化をセンサ出力とするＴＧ
ＭＩＳ型増幅型撮像素子が構成されており、これらの増
幅型固体撮像素子が複数個、各画素としてマトリクス状
に配列されてＴＧＭＩＳ型の増幅型固体撮像装置が構成
されている。
【００３５】このＴＧＭＩＳ型増幅型固体撮像素子は、
以下のようにして製造することができる。
【００３６】図２（ａ）〜図２（ｃ）および図３
（ａ）、図３（ｂ）は図１の増幅型固体撮像装置の各製
造工程を示す１画素分の断面図である。
【００３７】まず、図２（ａ）に示すように、Ｐ型半導
体基板２１上に、酸化膜（ＳｉＯ2）または窒化膜（Ｓ
ｉＮ）などで絶縁膜２５を形成する。
【００３８】次に、図２（ｂ）に示すように、絶縁膜２
５上に第２ゲート電極２８を形成し、リソグラフィー技
術およびエッチング技術により第２ゲート電極２８を所
定パターンに加工し、その第２ゲート電極２８をマスク
としてそのパターン開口部からセルフイオン注入により
Ｐ型半導体基板２１の表面層に例えば１０００ＫｅＶの
エネルギーで深さ１．５μｍで１×１０15ｃｍ-3程度の
不純物イオン濃度のＮ-型ウエル層２２を形成する。こ
のときの第２ゲート電極２８は、例えばＬＰ−ＣＶＤ法
による導電性のポリシリコン膜とする。
【００３９】さらに、図２（ｃ）に示すように、例えば
酸化工程により第２ゲート電極２８上に絶縁膜２５’を
形成し、その上に第１ゲート電極２７を形成した後、リ
ソグラフィー技術およびエッチング技術により第１ゲー
ト電極２７を所定パターンに加工する。この所定パター
ンとは、ＭＯＳ型トランジスタのドレイン領域およびソ
ース領域となる領域を開口したパターンである。また、
このときの第１ゲート電極２７は、光を透過する材料、
例えばポリシリコンの薄膜とする。
【００４０】さらに、図３（ａ）に示すように、ドレイ
ン領域２４となる位置にリソグラフィー技術によりレジ
ストパターン２９をその開口部が位置するように形成
し、このレジストパターン２９の開口部を介して所定元
素であるリンのイオン注入を行うことにより、例えば１
×１０17ｃｍ-3程度の濃度領域３０を形成する。
【００４１】その後、図３（ｂ）に示すように、第１ゲ
ート電極２７をマスクとして、ＭＯＳ型トランジスタに
おけるソース領域２３およびドレイン領域２４の高濃度
ｎ+拡散層を、例えばひ素のイオン注入を行うことによ
り形成する。このときの濃度を、例えば１×１０20ｃｍ
-3とする。さらに、熱処理を伴う拡散工程により活性化
を行ってひ素とリンの拡散係数の差を利用することによ
り、ドレイン領域２４の高濃度ｎ+拡散層とＮ-型ウエル
層２２の間に、電界強度を緩和する電界強度緩和領域２
６であるｎ層を形成する。
【００４２】この場合、通常の拡散工程が行われる温度
である1100℃のケースでみると、Ｓｉ中のリンとひ素の
拡散係数はそれぞれ≒２×１０-13ｃｍ2／ｓ，≒１．５
×１０-14ｃｍ2／ｓであり、リンのほうがひ素よりおお
よそ１０倍程度拡散速度が速い。
【００４３】その後、例えばＡｌ−Ｓｉスパッタなどに
より配線材料を成膜し、図１に示すように、リソグラフ
ィー技術およびエッチング技術により配線パターンの形
成を行ってＭＯＳ型の増幅型固体撮像素子を製造するこ
とができる。
【００４４】このように、トランジスタのソース領域お
よびドレイン領域のイオンソース（不純物元素）と電界
強度緩和層２６のイオンソース（不純物元素）をイオン
注入し、熱拡散により、電界強度を緩和する電界強度緩
和層２６を形成することにより、チャンネル部の濃度勾
配の緩和を図ることができ、ドレイン領域２４の表面付
近での電界強度を低減することができる。したがって、
ドレイン領域２４から光電変換部である低濃度導電層へ
のインパクトイオンによる電子−正孔ペアの発生による
擬似信号電荷の低減を図ることができる。
【００４５】（実施形態２）本実施形態２の電界集中緩
和領域２６の形成方法は、拡散係数の差を利用した拡散
工程による上記実施形態１の電界強度緩和領域２６の形
成方法とは異なっており、電界強度緩和領域２６の寸法
関係がより正確に得ることができる。
【００４６】図４（ａ）〜図４（ｃ）は本発明の実施形
態２における増幅型固体撮像装置の各製造工程を示す１
画素分の断面図である。
【００４７】まず、図４（ａ）に示すように、光電変換
するＮ-型ウエル層２２上に第１ゲート電極２７を形成
後、その第１ゲート電極２７をマスクとして電界強度緩
和層２６であるｎ層を設ける領域にリソグラフィ技術に
よりレジストパターン２９を形成する。このレジストパ
ターン２９の開口部を介して、所定元素であるリンのイ
オン注入を行うことにより、例えば１×１０17ｃｍ-3程
度の中濃度領域３０のｎ層を形成する。
【００４８】次に、ＣＶＤ法により絶縁膜を厚さ３００
０オングストローム形成した後、図４（ｂ）に示すよう
に、エッチバック法により第１ゲート電極２７および第
２ゲート電極２８の側壁にのみサイドウォール状の絶縁
膜３１を残す。このサイドウォール状の絶縁膜３１の開
口部を介してＮ-型ウエル層２２にひ素イオンの注入を
行うことによりＭＯＳ型トランジスタのソース領域２３
ａおよびドレイン領域２４ａを形成する。
【００４９】このとき、このＮ-型ウエル層２２とドレ
イン領域２４ａのＮ+拡散層との間に、電界強度緩和領
域２６として、１×１０17ｃｍ-3程度の中濃度領域３０
のｎ層領域がない場合には、インパクトイオンにより電
子−正孔対がより発生する。この電子−正孔対のうちの
電子はドレイン領域２４ａに流出し、正孔は、第１ゲー
ト電極２７を貫いて入射した光エネルギーｈνの光電変
換により発生した正孔とともにｎ層の半導体／絶縁膜界
面に蓄積して真の信号電荷に上乗せられた信号電荷とな
る。これに対して、ゲート電極２７，２８をマスクとし
て、電界強度緩和層２６をイオン注入により形成し、そ
の後、ゲート電極２７，２８の側壁に所定寸法のサイド
ウォール状の絶縁膜３１を形成し、トランジスタのソー
ス、ドレインをイオン注入により形成することにより、
Ｎ-型ウエル層２２とドレイン領域２４ａのＮ+拡散層と
の間に、電界強度緩和領域２６として、１×１０17ｃｍ
-3程度の中濃度領域３０のｎ層領域を形成する。これに
より、トランジスタのチャンネル部の濃度勾配が緩和さ
れて電界強度が減少し、擬似信号電荷が減少することに
なる。
【００５０】 さらに、中濃度領域３０のｎ層形成時にサ
イドウォールを用いる効果について説明すると、ｎ層の
イオン注入の後にサイドウォールを形成してから、さら
に高濃度のＮ+層のイオン注入を行うため、図７で示す
寸法αのコントロールが良い。セルフアライン方式によ
るサイドウォール幅で寸法αを決めることができる。
【００５１】（実施形態３）本実施形態３は、上記実施
形態１，２のＴＧＭＩＳ型増幅型撮像装置とは異なり、
ＣＭＤ型増幅型撮像装置の場合である。
【００５２】図５（ａ）〜図５（ｄ）は、本発明の実施
形態３におけるＣＭＤ型の増幅型固体撮像装置の各製造
工程を示す１画素分の断面図である。
【００５３】本実施形態３のＣＭＤ型の増幅型固体撮像
装置としてのＭＯＳ型イメージセンサーは、以下のよう
にして製造することができる。
【００５４】まず、拡散係数の差を利用した拡散工程に
よる電界強度緩和領域の形成方法について説明する。
【００５５】図５（ａ）に示すように、Ｐ型半導体基板
４１上にｎ-領域であるＮ-型ウエル層４２を形成した
後、このＮ-型ウエル層４２上に絶縁膜４３を介してゲ
ート電極４４をパターン形成する。このゲート電極４４
をマスクとして所定元素（ひ素）のイオン注入を行っ
て、Ｎ-型ウエル層４２内の表面側に不純物イオン濃度
が中程度の中濃度領域４５としてのｎ層を形成する。こ
のｎ層のうち一方のｎ層を囲むように、その直下で光電
変換するゲート電極４４が設けられ、さらに、このゲー
ト電極４４の周りに他方のｎ層が設けられている。さら
に、図５（ｂ）に示すように、ゲート電極４４をマスク
として所定元素（リン）のイオン注入を行う。その後、
その両者（ひ素とリン）の拡散係数の差（リン：２．０
×１０-13ｃｍ2／ｓ，ひ素：１．５×１０-14ｃｍ2／ｓ
（1100℃，Ｓｉ中の係数））を利用して電界強度緩和層
４５’を形成する。このようにして、ソース領域４６お
よびドレイン領域４７とＮ-型ウエル層４２の間に、イ
オン濃度がソース領域４６およびドレイン領域４７とＮ
-型ウエル層４２との中間のイオン濃度を有する中濃度
領域である電界強度緩和層４５’としてのｎ層が設けら
れることになる。このときのｎ+のソース領域４６とド
レイン領域４７のイオン濃度を１×１０20ｃｍ-3とし、
電界強度緩和層４５’としてのｎ層のイオン濃度を１×
１０17ｃｍ-3としている。
【００５６】次に、サイドウォールによる電界強度緩和
領域の形成方法について説明する。
【００５７】図５（ｃ）に示すように、ゲート電極４４
を形成後、電界強度緩和層を設けたい領域（ソース領域
およびドレイン領域のうち少なくともいずれか一方であ
ればよく、この場合は両方）にのみ、リソグラフィーを
利用してゲート電極４４のパターニングを行い、このゲ
ート電極４４をマスクとしてリンのイオン注入により中
濃度領域４５としてのｎ層を設ける。その後、例えば酸
化膜などの絶縁膜をＣＶＤ法により厚さ３０００オング
ストローム成膜後、エッチバックを行ってゲート電極４
４の側壁にのみサイドウォール状の絶縁膜４８を残す。
さらに、図５（ｄ）に示すように、リソグラフィー技術
を利用して、ソース領域４６およびドレイン領域４７に
対応した位置を開口するように絶縁膜４８をパターニン
グしてその開口部を介して所定元素（ひ素）のイオン注
入を行い、ソース領域４６およびドレイン領域４７を形
成する。このようにして、ソース領域４６およびドレイ
ン領域４７の高濃度ｎ+層を囲むように所定深さの電界
強度緩和層４５”としてのｎ層が形成されることにな
る。
【００５８】ここで、さらに、図６（ａ）〜図６（ｃ）
を用いて、レジストプロセスによる電界強度緩和領域の
形成方法について説明する。
【００５９】図６（ａ）に示すように、Ｐ型半導体基板
４１上にｎ-領域であるＮ-型ウエル層４２を形成した
後、このＮ-型ウエル層４２上に絶縁膜を介してゲート
電極４４をパターン形成する。このゲート電極４４をイ
オン注入のマスクとして、まず、所定元素（リン）のイ
オン注入により中濃度領域４５を形成する。その後、図
６（ｂ）に示すように、その上にレジスト４９を形成
し、リソグラフィー技術により、電界強度緩和層となる
中濃度領域４５の中央部分にソース領域４６またはドレ
イン領域４７が形成されるようにレジスト４９をパター
ニングし、このレジスト４９の開口部を介して所定元素
（ひ素）のイオン注入を行うことにより、ソース領域４
６またはドレイン領域４７となる高濃度ｎ+層を形成す
る。このようにして、ソース領域４６およびドレイン領
域４７とＮ-型ウエル層４２の間に、イオン濃度がソー
ス領域４６およびドレイン領域４７とＮ-型ウエル層４
２との中間のイオン濃度を有する中濃度領域である電界
強度緩和層５０としてのｎ層が設けられることになる。
さらに、図６（ｃ）に示すように、各画素部に設けられ
たトランジスタのゲート電極４４、ソース領域４６およ
びドレイン領域４７に各配線処理を施して増幅型固体撮
像素子を得ることができる。
【００６０】以上の方法により、高濃度ｎ+層と低濃度
ｎ-光電変換層の間に電界強度緩和層として中濃度領域
であるｎ層を形成することにより、高濃度ｎ+層である
ソース領域およびドレイン領域付近の電界強度が緩和さ
れて、その結果、インパクトイオンの発生が減少すると
予測され、光電変換領域における暗電流の低減を図るこ
とができる。
【００６１】ここで、以上の実施形態１〜３を含む本発
明において、ソース領域およびドレイン領域と光電変換
部のＮ層濃度について説明すると、ソース領域およびド
レイン領域は各画素部で、配線とコンタクトをとってい
るため、Ｎ+層は１×１０20ｃｍ-3程度の濃度となる。
ところが、光電変換部Ｎ-層の濃度を１×１０15ｃｍ-3
程度と設定するのは、本撮像素子に特有の理由からであ
る。即ち、本撮像素子は、光入力により発生したｅ-
（エレクトロン）とｈ+（ホール）のペアのうち、ｈ+を
素子表面近傍に蓄え、ｈ+によって変調されたポテンシ
ャルチャネルを通して、ソース／ドレイン間にｅ−を流
すことにより、出力信号を得る構成になっている。この
ときのポテンシャルプロファイルを最適に設定し、ゲー
トに低電圧を印加した上で、空乏化を達成する必要があ
ることなどから上記濃度程度に設定される。本撮像素子
（ＴＧＭＩＳ）では低電圧（ゲート５Ｖ）で、Ｎ-層
は、５．０×１０15ｃｍ-3、ｘｊ＝１．０μｍとしてい
る。
【００６２】 さらに、電界強度による悪影響について説
明する。一般的に、メモリ素子で問題となっているイン
パクトイオン化のモデルを、当素子に当てはめてそのモ
デルを推測する。
【００６３】ソース、ドレイン領域近傍で、各部に電圧
印加した状態（動作状態）で、シミュレーションを行う
と、図７に示すように、ゲート電極とソース・ドレイン
間近傍が電界強度が大きくなる。更に、光電変換部Ｎ-
層は、この付近で空乏化しているので、何らかの原因
（結晶欠陥、熱励起など）で電子が、この電界集中部に
入って来たとすると、電子は電界で加速され、周囲の原
子に衝突する。この衝突によって、電子、ホールが発生
し、ここで発生した電子が更に加速、衝突するというく
り返し（なだれ）現象を生ずる。
【００６４】 次に、電界強度を緩和する電界強度緩和領
域を設けた本発明の効果を示すデータについて説明する
と、増幅型撮像素子に対し、上記中濃度領域であるｎ層
のない増幅型撮像素子Ａ（ソース、ドレインＮ+のみ）
と、上記図７の断面図で示す中濃度領域であるｎ層のあ
る本発明の増幅型撮像素子Ｂとで試作を行い、そのデバ
イスを測定したところ以下の（表１）に示すような結果
が得られた。なお、その他の条件は共通として試作し
た。
【００６５】
【表１】
【００６６】 さらに、図８に示すように、ソース領域お
よびドレイン領域近傍は下記のような構造でも良い。即
ち、本発明の増幅型撮像素子においては、光電変換領域
の半導体基板表面から、基板内部への深さ方向のポテン
シャルプロファイルを考えた場合、光電変換に寄与する
のは、ポテンシャルプロファイルの極大点から表面側の
部分だけであるので、電界強度集中緩和領域のＮ層の深
さは、上記ポテンシャルプロファイルの極大点をカバー
できる深さであればよい。逆に、上記ポテンシャルプロ
ファイルの極大点よりも深い部分で発生した電荷は、基
板側に吸収されるので、信号電荷には寄与しない。つま
り、この深い部分で仮に何等かの原因で暗時電荷が発生
したとしても信号電荷に影響はない。
【００６７】なお、以上の実施形態１，２では、ドレイ
ン領域２４とＮ-型ウエル層２２との間にのみ電界強度
緩和層２６を設けたが、ソース領域２３およびドレイン
領域２４とＮ-型ウエル層２２の間、または、ソース領
域２３とＮ-型ウエル層２２との間に電界強度緩和層２
６を設けてもよく、この場合にも上記実施形態１，２と
同様に、暗電流低減効果を得ることができる。また、以
上の実施形態３では、ソース領域４６およびドレイン領
域４７とＮ-型ウエル層４２の間に共に電界強度緩和層
４５’，４５”，５０を設けたが、ソース領域４６とＮ
-型ウエル層４２との間、または、ドレイン領域４７と
Ｎ-型ウエル層４２との間にのみ電界強度緩和層４
５’，４５”，５０を設けてもよく、この場合にも上記
実施形態３と同様に、暗電流低減効果を得ることができ
る。
【００６８】また、上記各実施形態１〜３では、増幅型
固体撮像素子に用いられるトランジスタがＭＯＳ型ＦＥ
Ｔの場合を示したが、本発明はこれに限定されるもので
はなく、トランジスタが接合ゲート型ＦＥＴの画素の場
合であっても、また、トランジスタが制御ゲート付きＦ
ＥＴの画素の場合であっても、上記各実施形態１〜３と
同様の作用効果を得ることが可能である。
【００６９】さらに、上記実施形態１〜３の増幅型固体
撮像素子では、ＴＧＭＩＳ（Twin Gate Mos Image Sens
or）型およびＣＭＤ型について説明したが、ＢＤＭＩＳ
（Bulk Drain Mos Image Sensor）型についても本発明
が適用可能であり、また、ＴＧＭＩＳ型でリセット部に
高濃度不純物領域が設けられ、この高濃度不純物領域を
介して信号電荷を表面側から取り出してリセットする場
合や、ＴＧＭＩＳ型でトランジスタのドレイン領域とリ
セット部の間に、電界遮蔽用のトレンチ構造が形成され
た増幅型固体撮像素子についても本発明が適用可能であ
る。以下にこれらの増幅型固体撮像素子に本発明を適用
した例を説明する。
【００７０】（実施形態４）図１１は本発明増幅型固体
撮像素子の実施形態４を示す。本実施形態４では、本願
出願人が特願平７−５１６４１号で先に提案したＢＤＭ
ＩＳ型の増幅型固体撮像素子に本発明を適用している。
【００７１】本素子は、第１ゲート電極ＶＡの下側に、
入射光によって発生した信号電荷（ここでは電子）を蓄
積し、この蓄積状況によって第１ゲート領域下のポテン
シャルが変化し、その結果としてソースＶＳとドレイン
ＶＤ間に流れる電流（ここでは正孔）が変化するので、
この電流変化を外部へ信号として出力させている。ＴＧ
ＭＩＳ型と比べた本素子の特徴は、ドレインが半導体基
板100であることと、信号電荷を半導体基板100表面で、
第２ゲート電極ＶＢを介して、リセットドレインＶＲと
の間で信号電荷のやり取りをする構成としている点であ
り、その他は基本的に、特願平６−３０３９５３号で先
に提案したＴＧＭＩＳ型固体撮像素子と同様である。
【００７２】なお、図１１では信号電荷が電子の場合を
示しているが、信号電荷が正孔の場合は半導体層104の
導電性を逆極性にすればよい。
【００７３】さて、ここでは１画素部分の中の更にその
主要部の断面を示しているが、本発明のＴＧＭＩＳ型増
幅型固体撮像素子の上記実施形態では、ドレイン近傍に
電界強度緩和領域を設けているのに対し、ＢＤＭＩＳ型
の増幅型固体撮像素子である本実施形態４では、ソース
近傍に電界強度緩和領域140を設けている。
【００７４】ここでは、ソースが高濃度Ｐ+層であるの
で、電界強度緩和領域140は中濃度のＰ層で形成されて
いる。なお、その形成方法は上記実施形態１〜３と同様
である。
【００７５】（実施形態５）図１２は本発明増幅型固体
撮像素子の実施形態５を示す。本実施形態５では、本願
出願人が特願平８−１９１９９号で先に提案した表面リ
セット型の増幅型固体撮像素子に本発明を適用してい
る。
【００７６】本素子の、本願出願人が特願平６−３０３
９５３号で提案したＴＧＭＩＳ型増幅型固体撮像素子と
の違いは、リセットドレインＶＲが基板100表面に形成
されていることであり、第１ゲート電極ＶＡの下側に蓄
積された信号電荷を、第１ゲート領域ＶＡに隣接する第
２ゲート電極ＶＢの下側で、基板100表面にリセットド
レインＶＲを設けて、第２ゲート電極ＶＢを介してここ
で信号電荷のやり取りを行う構成としている点が異な
り、その他は基本的に、特願平６−３０３９５３号で先
に提案したＴＧＭＩＳ型固体撮像素子と同様である。
【００７７】このため、図１２では、１画素中のドレイ
ンである高濃度Ｎ+層近傍に電界強度緩和領域140として
中濃度のＮ層を形成している。
【００７８】（実施形態６）図１３は本発明増幅型固体
撮像素子の実施形態６を示す。本実施形態６では、本願
出願人が特願平８−１９２００号で先に提案したトレン
チ型の増幅型固体撮像素子に本発明を適用している。
【００７９】本素子の、特願平６−３０３９５３号で提
案したＴＧＭＩＳ型増幅型固体撮像素子との違いは、基
板100表面の信号蓄積用の第１ゲート電極ＶＡと、信号
リセット用の第２ゲート電極ＶＢとの隣接する部分から
離れた部分に、例えばトレンチ構造からなる電界阻止手
段105を配設している点であり、その他は基本的に、特
願平６−３０３９５３号で先に提案したＴＧＭＩＳ型固
体撮像素子と同様である。
【００８０】この構成により、基板100表面から深さ方
向の中程に、信号のリセット動作の支障となるポテンシ
ャルの尾根が発生するのを阻止して、基板100側との間
で信号電荷のやり取りを、その取り残しを抑制して行う
ことができる。
【００８１】さて、図１３では、１画素中のドレインで
ある高濃度Ｎ+層近傍に、電界強度緩和領域として140と
して中濃度のＮ層を形成している。
【００８２】この電界強度緩和領域140も、上記実施形
態１〜３と同様の方法で形成される。
【００８３】
【発明の効果】以上のように本発明によれば、各画素内
のトランジスタのソース・ドレイン領域の内の一方の領
域および他方の領域の少なくとも何れかと光電変換領域
との間に、電界強度を緩和する電界強度緩和領域が設け
られているため、光電変換領域においてインパクトイオ
ンの発生を抑えて暗電流若しくは暗出力成分の低減を図
ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１における増幅型固体撮像装
置の１画素分の構成を示す断面図。
【図２】（ａ）〜（ｃ）は図１の増幅型固体撮像装置の
各製造工程（その１）を示す１画素分の断面図。
【図３】（ａ）、（ｂ）は図１の増幅型固体撮像装置の
各製造工程（その２）を示す１画素分の断面図。
【図４】（ａ）〜（ｃ）は、本発明の実施形態２におけ
る増幅型固体撮像装置の各製造工程を示す１画素分の断
面図。
【図５】（ａ）〜（ｄ）は、本発明の実施形態３におけ
るＣＭＤ型の増幅型固体撮像装置の各製造工程（拡散工
程による方法とサイドウォールによる方法）を示す１画
素分の断面図。
【図６】（ａ）〜（ｃ）は、本発明の実施形態３におけ
るＣＭＤ型の増幅型固体撮像装置の各製造工程（レジス
トプロセスによる方法）を示す１画素分の断面図。
【図７】本発明の増幅型撮像素子の試作品Ｂにおける画
素部の断面図。
【図８】本発明の増幅型撮像素子のソース領域およびド
レイン領域近傍における詳細な構成を示す画素部の拡大
断面図。
【図９】本願出願人が先に提案したＴＧＭＩＳ型増幅型
固体撮像装置の画素部における断面図。
【図１０】従来のＣＭＤ型増幅型固体撮像装置の画素部
における断面図。
【図１１】本発明増幅型固体撮像素子の実施形態４を示
す断面図。
【図１２】本発明増幅型固体撮像素子の実施形態５を示
す断面図。
【図１３】本発明増幅型固体撮像素子の実施形態６を示
す断面図。
【符号の説明】
２１，４１ Ｐ型半導体基板 ２２，４２ Ｎ-型ウエル層 ２３，２３ａ，４６ ソース領域 ２４，２４ａ，４７ ドレイン領域 ２５，２５’，４３ 絶縁膜 ２６，４５’，４５”，５０ 電界集中緩和領域 ２７ 第１ゲート電極 ２８ 第２ゲート電極 ２９ レジストパターン ３０，４５ 中濃度領域 ３１，４８ サイドウォール状の絶縁膜 ４４ ゲート電極 ４９ レジスト

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 入射光により光電変換して信号電荷を蓄
    積し、この蓄積された信号電荷に応じた電気信号を出力
    するトランジスタを有する増幅型固体撮像素子におい
    て、 該トランジスタのソース・ドレイン領域の一方領域およ
    び他方領域のうち少なくとも何れかと光電変換領域との
    間に、電界強度を緩和する電界強度緩和領域が設けられ
    ている増幅型固体撮像素子。
  2. 【請求項２】 前記トランジスタは、半導体基体の表面
    に形成され、光電変換された信号電荷を蓄積する第１ゲ
    ート領域を有しており、 該半導体基体の表面に形成され、該第１ゲート領域に隣
    接する第２ゲート領域を有し、該第２ゲート領域を介し
    て該信号電荷を該半導体基体との間でやり取りするよう
    に成してある請求項１記載の増幅型固体撮像素子。
  3. 【請求項３】 前記トランジスタは、半導体基体の表面
    に形成され、光電変換された信号電荷を蓄積する第１ゲ
    ート領域を有しており、該トランジスタのドレインは該
    半導体基体より成り、 該半導体基体の表面に形成され、該第１ゲート領域に隣
    接する第２ゲート領域を有し、 該半導体基体の表面に形成され、該第２ゲート領域に隣
    接し、該信号電荷を該第２ゲート領域を介してやり取り
    するためのドレインを有し、 該トランジスタのソース領域近傍に電界強度緩和領域を
    有する請求項１記載の増幅型固体撮像素子。
  4. 【請求項４】 前記トランジスタは、半導体基体の表面
    に形成され、光電変換された信号電荷を蓄積する第１ゲ
    ート領域を有しており、 該半導体基体の表面に形成され、該第１ゲート領域に隣
    接する第２ゲート領域を有し、 該半導体基体の表面であって、該第２ゲート領域内に、
    該第２ゲート領域を介して該信号電荷をやり取りするド
    レインを有する請求項１記載の増幅型固体撮像素子。
  5. 【請求項５】 前記第２ゲート領域の、前記第１ゲート
    領域に隣接する部分に対して他方端部分の前記半導体基
    体の表面及びその近傍部に、電界阻止部を形成してある
    請求項２記載の増幅型固体撮像素子。
  6. 【請求項６】 前記電界強度緩和領域の表面からの深さ
    は、前記光電変換領域のポテンシャルの極大点となる位
    置の深さ以上である請求項１〜請求項５のいずれかに記
    載の増幅型固体撮像素子。
  7. 【請求項７】 入射光を光電変換して発生する信号電荷
    を蓄積し、該蓄積された信号電荷に応じた電気信号を出
    力するトランジスタを有する増幅型固体撮像素子の製造
    方法において、 該トランジスタのソース・ドレイン領域の内の、一方領
    域及び他方領域となる領域の内の少なくとも一方の領域
    に、拡散係数の異なる複数種類の不純物元素のイオンの
    注入を行う工程と、 熱処理によって、該トランジスタのソース・ドレイン領
    域の内の、少なくともいずれか一方の領域に形成された
    高濃度領域と、光電変換領域との間に、電界強度を緩和
    する電界強度緩和領域を形成する工程とを包含する増幅
    型固体撮像素子の製造方法。
  8. 【請求項８】 入射光により光電変換して信号電荷を蓄
    積し、この蓄積された信号電荷に応じた電気信号を出力
    するトランジスタを有する増幅型固体撮像素子の製造方
    法において、 該トランジスタのソース・ドレイン領域の一方領域およ
    び他方領域となる領域の内の、少なくともいずれか一方
    の領域に、所定元素の低濃度のイオン注入を行う工程
    と、 該トランジスタのソース・ドレイン領域の一方領域およ
    び他方領域となる領域の内の、少なくともいずれか一方
    の領域上の所定の絶縁膜を制御電極側壁に残す工程と、 該制御電極側壁に残した絶縁膜の開口部を介して所定元
    素のイオン注入を行って高濃度領域を形成することによ
    り、該トランジスタのソース・ドレイン領域の内の、一
    方領域および他方領域のうち少なくとも何れかと光電変
    換領域との間に、電界強度を緩和する電界強度緩和領域
    を形成する工程とを包含する増幅型固体撮像素子の製造
    方法。
  9. 【請求項９】 前記トランジスタのソース・ドレイン領
    域の一方領域を囲むように制御領域を形成し、該制御領
    域を囲むように他方領域を形成する請求項８記載の増幅
    型固体撮像素子の製造方法。
JP8049333A 1996-03-06 1996-03-06 増幅型固体撮像素子およびその製造方法 Withdrawn JPH09246513A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8049333A JPH09246513A (ja) 1996-03-06 1996-03-06 増幅型固体撮像素子およびその製造方法
US08/810,648 US5936270A (en) 1996-03-06 1997-03-03 Active type solid-state image device and method for fabricating the same
KR1019970007930A KR100261349B1 (ko) 1996-03-06 1997-03-05 신호 전하를 제어하는 트랜지스터를 갖는 증폭형 고체촬상소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8049333A JPH09246513A (ja) 1996-03-06 1996-03-06 増幅型固体撮像素子およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09246513A true JPH09246513A (ja) 1997-09-19

Family

ID=12828074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8049333A Withdrawn JPH09246513A (ja) 1996-03-06 1996-03-06 増幅型固体撮像素子およびその製造方法

Country Status (3)

Country Link
US (1) US5936270A (ja)
JP (1) JPH09246513A (ja)
KR (1) KR100261349B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013076924A1 (ja) * 2011-11-22 2013-05-30 パナソニック株式会社 固体撮像装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270805A (ja) * 1997-03-27 1998-10-09 Rohm Co Ltd 半導体レーザ装置
JP2921567B1 (ja) 1998-04-22 1999-07-19 松下電子工業株式会社 固体撮像装置およびその製造方法
US6580106B2 (en) * 2001-01-12 2003-06-17 Isetex. Inc CMOS image sensor with complete pixel reset without kTC noise generation
JP4109858B2 (ja) * 2001-11-13 2008-07-02 株式会社東芝 固体撮像装置
JP2005142470A (ja) * 2003-11-10 2005-06-02 Seiko Instruments Inc 光電変換装置及びイメージセンサーｉｃ
US7205584B2 (en) * 2003-12-22 2007-04-17 Micron Technology, Inc. Image sensor for reduced dark current
US8513753B1 (en) * 2004-09-14 2013-08-20 Cypress Semiconductor Corporation Photodiode having a buried well region
CN106981495B (zh) * 2016-01-15 2019-10-25 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601271B2 (ja) * 1987-04-28 1997-04-16 オリンパス光学工業株式会社 固体撮像装置
JPH0629527A (ja) * 1992-07-10 1994-02-04 Asahi Kasei Micro Syst Kk 半導体装置およびその製造方法
JPH06177360A (ja) * 1992-10-07 1994-06-24 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
JPH0745828A (ja) * 1993-07-27 1995-02-14 Ricoh Co Ltd 絶縁ゲート型電界効果トランジスタおよびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013076924A1 (ja) * 2011-11-22 2013-05-30 パナソニック株式会社 固体撮像装置
JPWO2013076924A1 (ja) * 2011-11-22 2015-04-27 パナソニックＩｐマネジメント株式会社 固体撮像装置
US9324757B2 (en) 2011-11-22 2016-04-26 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device

Also Published As

Publication number Publication date
US5936270A (en) 1999-08-10
KR970067917A (ko) 1997-10-13
KR100261349B1 (ko) 2000-07-01

Similar Documents

Publication Publication Date Title
US7585707B2 (en) Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors
US7675097B2 (en) Silicide strapping in imager transfer gate device
US7524695B2 (en) Image sensor and pixel having an optimized floating diffusion
US7855407B2 (en) CMOS image sensor and method for manufacturing the same
JP3766734B2 (ja) 固体撮像素子
JP5188441B2 (ja) 光電変換装置及び撮像システム
US7939859B2 (en) Solid state imaging device and method for manufacturing the same
US8754458B2 (en) Semiconductor device, manufacturing method thereof, solid-state imaging device, manufacturing method thereof, and electronic unit
JPH11274454A (ja) 固体撮像装置及びその形成方法
JP2013021014A (ja) エネルギー線検出装置の製造方法
US20070023796A1 (en) Pinning layer for pixel sensor cell and method thereof
JPH09246513A (ja) 増幅型固体撮像素子およびその製造方法
JPH11274461A (ja) 固体撮像装置とその製造方法
US6472699B1 (en) Photoelectric transducer and manufacturing method of the same
JP5274118B2 (ja) 固体撮像装置
JP2002353431A (ja) 光電変換装置及びその製造方法
KR20040065332A (ko) 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법
JP3105781B2 (ja) 固体撮像装置
JP4185807B2 (ja) Ｍｏｓ型固体撮像装置の製造方法
JP2002329856A (ja) 光電変換装置及びその製造方法
KR100741881B1 (ko) 시모스 이미지 센서의 트랜지스터 및 그의 제조방법
JP3603745B2 (ja) 光電変換素子
JP2004247647A (ja) フォトダイオードおよびイメージセンサ
JP2009194005A (ja) 固体撮像素子の製造方法
JP2005039219A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030506