KR100741881B1 - 시모스 이미지 센서의 트랜지스터 및 그의 제조방법 - Google Patents
시모스 이미지 센서의 트랜지스터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR100741881B1 KR100741881B1 KR1020040116420A KR20040116420A KR100741881B1 KR 100741881 B1 KR100741881 B1 KR 100741881B1 KR 1020040116420 A KR1020040116420 A KR 1020040116420A KR 20040116420 A KR20040116420 A KR 20040116420A KR 100741881 B1 KR100741881 B1 KR 100741881B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- semiconductor substrate
- image sensor
- transistor
- ion implantation
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000005468 ion implantation Methods 0.000 claims abstract description 31
- 230000000903 blocking effect Effects 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
- H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 게이트 전극에 이온주입 저지막을 설치하여 게이트 전극 아래의 채널영역이 도핑되는 것을 방지하는 시모스 이미지 센서의 트랜지스터 및 그의 제조방법에 관한 것으로, 제 1 도전형의 반도체 기판; 상기 반도체 기판에 형성되는 소자격리막; 상기 반도체 기판 상에 형성된 게이트전극; 상기 게이트전극 상의 이온주입 저지막; 상기 게이트전극 양측의 상기 반도체 기판 표면내에 형성되는 제 2 도전형 확산영역을 포함하는 것을 특징으로 한다.
시모스 이미지 센서, 리셋 트랜지스터, 트렌스퍼 트랜지스터, 저농도 N 형
Description
도 1은 3 개의 트랜지스터를 가지는 시모스 이미지 센서의 평면도이다.
도 2는 3 개의 트랜지스터를 가지는 시모스 이미지 센서의 평면도이다.
도 3 내지 도 4는 도 1의 A-A'와 도 2의 B-B'로 절단한 시모스 이미지 센서의 단면도이다.
도 5는 도 1의 A-A'와 도 2의 B-B'로 절단한 본 발명의 제 1 실시예에 따른 시모스 이미지 센서의 단면도이다.
도 6은 도 1의 A-A'와 도 2의 B-B'로 절단한 본 발명의 제 2 실시예에 따른 시모스 이미지 센서의 단면도이다.
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 에피층
23 : 비정질실리콘층 24 : 게이트 전극
25 : 게이트 산화막 26 : 저농도 N 형 영역
29 : 감광막 패턴 37 : STI
본 발명은 시모스 이미지 센서의 트랜지스터 및 그의 제조방법에 관한 것으로, 특히 게이트 전극에 이온주입 저지막을 설치하여 게이트 전극 아래의 채널영역이 도핑되는 것을 방지하는 시모스 이미지 센서의 트랜지스터 및 그의 제조방법에 관한 것이다.
일반적으로 이미지 센서는 광학 영상(optical image)을 전기신호로 변환시키는 반도체 소자로써, 개별 모스(MOS:metal-oxide-silicon) 캐패시터(capacitor)가 서로 매우 근접한 위치에 있으면서 전하캐리어가 캐패시터에 저장되고 이송되는 이중결합소자(CCD:charge coupled device)와 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로에 사용하는 시모스(CMOS)기술을 이용하여 화소수 만큼 모스 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한 시모스(CMOS:complementary MOS) 이미지 센서가 있다.
그리고 피사체의 정보를 전기적인 신호로 변환하는 시모스 이미지 센서는 포토다이오드가 들어있는 시그날 처리칩 들로 구성되어 있으며, 칩 하나에 증폭기(Amplifier), 아날로그/디지탈 변환기(A/D converter), 내부 전압 발생기(Internal voltage generator), 타이밍 제너레이터(Timing generator) 그리고 디지털 로직(Digital logic) 등이 결합되기도 하는데, 이는 공간과 전력 그리고 비용절감에 큰 장점을 갖고 있다. 이중결합소자(CCD)가 전문공정을 통하여 제조하지만, 시모스 이미지 센서는 이중결합소자보다 가격이 저렴한 실리콘 웨이퍼(Wafer)의 식각 공정을 통하여 대량생산이 가능하며, 집적도에서도 장점이 있다.
이하 첨부된 도면을 참고하여 종래 기술의 시모스 이미지 센서의 트랜지스터제조방법에 대하여 상세하게 설명하면 다음과 같다.
도 1은 3 개의 트랜지스터를 가지는 시모스 이미지 센서의 평면도이다.
빛을 받아 광전하를 생성하는 광감지 소자(8)와 광감지 소자(8)에서 생성된 광전하를 리셋(reset)시키기 위한 리셋 트랜지스터(reset transitor)(9)와, 소오스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하는 드라이버 트랜지스터(drive transistor)(10)와 그리고 어드레싱(addressing) 역할을 하는 셀렉트 트랜지스터(select transistor)(11)로 구성된다.
도 2는 4 개의 트랜지스터를 가지는 시모스 이미지 센서의 평면도이다.
빛을 받아 광전하를 생성하는 광감지 소자(12)와 광감지 소자(12)에서 축척된 신호전하를 이동시키는 트랜스퍼 트랜지스터(transfer transistor)(13)와, 광감지 소자(12)에서 생성된 광전하를 리셋(reset)시키기 위한 리셋 트랜지스터(reset transitor)(14)와, 소오스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하는 드라이버 트랜지스터(drive transistor)(15)와 그리고 어드레싱(addressing) 역할을 하는 셀렉트 트랜지스터(select transistor)(11)로 구성된다.
도 3은 도 1의 A-A'와 도 2의 B-B'로 절단한 시모스 이미지 센서의 단면도이다.
고농도 P 형으로 도핑(doping)된 반도체 기판(1)에 도 1과 같은 3 개의 트랜 지스터를 가지는 경우는 리셋 트랜지스터(reset transistor), 도 2와 같은 4 개의 트랜지스터를 가지는 경우는 트랜스퍼 트랜지스터(transfer transistor)가 형성된다.
리셋 트랜지스터 또는 트랜스퍼 트랜지스터의 단면구조는 에피층(2)에 필드 간의 절연을 위하여 트렌치를 형성하고 절연물질을 충진시킨 STI(shallow trench isolation)(7), 에피층(2) 상에 게이트 산화막(5), 게이트 산화막(5) 상의 게이트 전극(4), 게이트 전극(4)의 양측면에 스페이서(spacer)(3), 그리고 게이트 전극(4)을 마스크로 하여 이온주입한 깊은 저농도 N 형 영역(deep N- region)(6)이 형성된다.
저농도 N 형 영역(6)과 P 형의 에피층(2) 사이에 역바이어스(reverse bias)가 걸리면 공핍층이 넓게 형성되고, 마이크로 렌즈(micro lens)(도시하지 않음)를 통하여 들어온 빛의 양에 따라 전자를 생성시킨다. 이렇게 생성된 전자는 드라이브 트랜지스터(drive transistor)의 전압변화를 유발시켜 이미지 센서가 동작하게 된다. 이미지 센서의 빛에 대한 감도를 높이기 위해서, 공핍층은 넓을수록 좋으며, 이를 위하여 저농도 N 형 영역(6)을 깊게 형성하기 위해서는 고에너지로 이온주입하야 한다.
도 4와 같이, 저농도 N 형 영역(6)의 형성을 위해 이온주입할 때 감광막 패턴(17)을 이온주입 마스크로 사용하는 데, 고에너지로 이온주입를 주입하게 되면, 주입되는 이온이 감광막 패턴 아래에 다결정실리콘층으로 형성되어 있는 게이트 전극(4)을 충분히 통과하여 게이트 전극(4) 아래의 에피층(2)에도 저농도 N 형 영역 (6)이 형성되게 된다. 즉 고에너지의 이온주입을 게이트 전극(4)이 완전하게 막을 수 없기 때문에 저농도 N 형 영역(6)이 게이트 전극(4) 아래의 에피층(2)으로 확장하게 된다.
저농도 N 형 영역(6)은 리셋 트랜지스터 또는 트랜스퍼 트랜지스터의 소오스(source) 영역으로 작용하는 데, 게이트 전극(4) 아래의 에피층(2)으로 확장되어, 이미지 센서의 동작시 누설전류(leakage current)가 다량 발생하게 된다. 또한 이온주입 마스크로 사용하는 감광막 패턴을 형성할 때의 공정조건에 따라 게이트 전극(4)의 감광막 패턴(17)의 위치가 변동할 수 있어, 확장되는 저농도 N 형 영역(6)의 위치도 달라지게 되어 누설전류의 양도 일정하지 않게 된다. 따라서 이미지 센서의 품질 향상에 많은 어려움이 존재한다.
이와 같은 종래 기술의 시모스 이미지 센서의 트랜지스터 제조방법은 다음과 같은 문제가 있다.
광감지 소자의 깊은 저농도 N 형 영역을 형성할 때, N 형 이온이 광감지 소자 영역이외에 리셋 트랜지스터, 또는 트렌스퍼 트랜지스터의 게이트 전극 아래의 채널영역(channel region)에 도핑되어 이미지 센서의 동작시에 누설전류를 증가시키는 문제가 있다.
본 발명은 이와 같은 종래기술의 시모스 이미지 센서의 트랜지스터 제조방법의 문제를 해결하기 위한 것으로, 리셋 트랜지스터 또는 트렌스퍼 트랜지스터에서 다결정실리콘층으로 구성되는 게이트 전극의 중간 또는 상층에 비정실실리콘층 을 형성하여 저농도 N 형 영역을 형성하기 위한 이온주입시 게이트 전극의 채널영역에 도핑이 되지 않도록 하여 누설전류 특성을 개선한 반도체 시모스 이미지 센서의 트랜지스터 및 그의 제조방법을 제공하는 데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 시모스 이미지 센서의 트랜지스터는 제 1 도전형의 반도체 기판; 상기 반도체 기판에 형성되는 소자격리막; 상기 반도체 기판 상에 형성된 게이트전극; 상기 게이트전극 상에 형성된 이온주입 저지막; 상기 게이트전극 양측의 상기 반도체 기판 표면내에 형성되는 제 2 도전형 확산영역을 포함하는 것을 특징으로 한다.
또한 본 발명에 따른 시모스 이미지 센서의 트랜지스터에 있어서, 상기 제 1 도전형의 반도체 기판은 고농도이고, 상기 제 1 도전형의 반도체 기판 상에 형성된 제 1 도전형의 저농도 에피층을 더 포함하는 것을 특징으로 한다.
또한 본 발명에 따른 시모스 이미지 센서의 트랜지스터에 있어서, 상기 게이트전극은 다결정실리콘층이고 상기 이온주입 저지막은 비정질실리콘층인 것을 특징으로 한다.
이와 같은 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 시모스 이미지 센서의 트랜지스터는 제 1 도전형의 반도체 기판; 상기 반도체 기판에 형성되는 소자격리막; 상기 반도체 기판 상에 형성된 제 1 게이트전극; 상기 제 1 게이트전극 상에 형성된 이온주입 저지막; 상기 이온주입 저지막 상에 형성된 제 2 게이트전극; 상기 제 1 및 제 2 게이트전극 양측의 상기 반도체 기판 표면내에 형성되는 제 2 도전형 확산영역을 포함하는 것을 특징으로 한다.
이와 같은 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 시모스 이미지 센서의 트랜지스터 제조방법은 제 1 도전형의 반도체 기판 상에 소자격리막을 형성하는 단계; 상기 반도체 기판 상에 게이트전극를 형성하는 단계; 상기 게이트전극 상에 이온주입 저지막을 형성하는 단계; 상기 게이트전극 양측의 상기 반도체 기판 표면내에 제 2 도전형 확산영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 제 2 실시예에 따른 시모스 이미지 센서의 트랜지스터 제조방법은 제 1 도전형의 반도체 기판에 소자격리막을 형성하는 단계; 상기 반도체 기판 상에 제 1 게이트전극을 형성하는 단계; 상기 제 1 게이트전극 상에 이온주입 저지막을 형성하는 단계; 상기 이온주입 저지막 상에 제 2 게이트전극를 형성하는 단계; 상기 제 1 및 제 2 게이트전극 양측의 상기 반도체 기판 표면내에 제 2 도전형 확산영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참고하여 본 발명에 따른 시모스 이미지 센서의 트랜지스터 및 그의 제조 방법에 관하여 상세히 설명하면 다음과 같다.
본 발명의 시모스 이미지 센서의 평면도는 종래기술의 도 1 및 도 2와 같다.
도 5는 도 1의 A-A'와 도 2의 B-B'로 절단한 본 발명의 제 1 실시예에 따른 시모스 이미지 센서의 단면도이다.
고농도 P 형으로 도핑(doping)된 반도체 기판(21)에 도 1과 같은 3 개의 트 랜지스터를 가지는 경우는 리셋 트랜지스터(reset transistor), 도 2와 같은 4 개의 트랜지스터를 가지는 경우는 트랜스퍼 트랜지스터(transfer transistor)가 형성된다.
리셋 트랜지스터 또는 트랜스퍼 트랜지스터의 단면구조는 에피층(22)에 필드 간의 절연을 위하여 트렌치를 형성하고 절연물질을 충진시킨 STI(shallow trench isolation)(37), 에피층(22) 상에 게이트 산화막(25), 게이트 산화막(25) 상의 게이트 전극(24), 게이트 전극(24) 상의 이온주입 저지막으로 사용하는 비정질 실리콘층(23), 비정질실리콘층(23) 상의 이온주입 마스크로 사용하는 감광막 패턴(29), 그리고 감광막 패턴(29)을 마스크로 하여 이온주입한 깊은 저농도 N 형 영역(deep N- region)(26)이 형성된다.
도 6은 도 1의 A-A'와 도 2의 B-B'로 절단한 본 발명의 제 2 실시예에 따른 시모스 이미지 센서의 단면도이다.
고농도 P 형으로 도핑(doping)된 반도체 기판(21)에 도 1과 같은 3 개의 트랜지스터를 가지는 경우는 리셋 트랜지스터(reset transistor), 도 2와 같은 4 개의 트랜지스터를 가지는 경우는 트랜스퍼 트랜지스터(transfer transistor)가 형성된다.
리셋 트랜지스터 또는 트랜스퍼 트랜지스터의 단면구조는 에피층(22)에 필드 간의 절연을 위하여 트렌치를 형성하고 절연물질을 충진시킨 STI(shallow trench isolation)(17), 에피층(22) 상에 게이트 산화막(25), 게이트 산화막(25) 상의 제 1 게이트 전극(24a), 제 1 게이트 전극(24a) 상의 이온주입 저지막으로 사용하는 비정질 실리콘층(23), 비정질실리콘층(23) 상에 제 2 게이트 전극(24b), 제 2 게이트 전극(24b) 상에 이온주입 마스크로 사용하는 감광막 패턴(29), 그리고 감광막 패턴(29)을 마스크로 하여 이온주입한 깊은 저농도 N 형 영역(deep N- region)(26)이 형성된다.
저농도 N 형 영역(26)과 P 형의 에피층(22) 사이에 역바이어스(reverse bias)가 걸리면 공핍층이 넓게 형성되고, 마이크로 렌즈(micro lens)(도시하지 않음)를 통하여 들어온 빛의 양에 따라 전자를 생성시킨다. 이렇게 생성된 전자는 드라이브 트랜지스터(drive transistor)의 전압변화를 유발시켜 이미지 센서가 동작하게 된다. 이미지 센서의 빛에 대한 감도를 높이기 위해서, 공핍층은 넓을수록 좋으며, 이를 위하여 저농도 N 형 영역(26)을 깊게 형성하기 위해서는 고에너지로 이온주입하여야 한다.
본 발명의 도 5와 도 6에서 사용하는 비정질실리콘층(23)은 다결정실리콘층(24)보다 많은 원자간 충돌로 인해 이온이 통과하기 위해서는 더 높은 에너지를 필요로 한다.따라서 비정질실리콘층(23)은 이온주입 저지층으로 기능하여 게이트 전극 아래의 채널영역에 저농도 N 형영역이 형성되는 것을 방지한다. 그리고 비정질실리콘층(23)은 다결정실리콘층(24) 보다 낮은 온도에서 형성되며, 두께는 이온주입 에너지에 따라 변동될 수 있다.
또한 다결정실리콘층(24)으로 게이트 전극을 형성한 후에 실리사이드를 형성하는 공정을 진행하기 전에 게이트 전극의 상부를 비정질화하여 사이트(site)를 형성하는 공정을 진행하는 데, 본 발명에서는 게이트 전극 상에 비정질실리콘층 (23)을 형성함으로써 사이트 형성공정을 생략할 수 있다.
이와 같은 본 발명에 따른 시모스 이미지 센서의 트랜지스터 및 그의 제조 방법은 다음과 같은 효과가 있다.
리셋 및 트렌스퍼 트렌지스터의 누설전류를 감소시키고, 픽셀(pixel)간 균일한 전기적 성질을 유지하여 시모스 이미지 센서의 특성을 개선할 수 있고, 게이트 전극을 비정질화하여 실리사이트 생성 사이트(site)를 형성시키는 단계를 생략하여 공정을 단순화할 수 있는 효과가 있다.
Claims (6)
- 제 1 도전형의 반도체 기판;상기 반도체 기판에 형성되는 소자격리막;상기 반도체 기판 상에 형성된 게이트전극;상기 게이트전극 상에 형성된 이온주입 저지막;상기 게이트전극 양측의 상기 반도체 기판 표면내에 형성되는 제 2 도전형 확산영역을 포함하는 것을 특징으로 하는 시모스 이미지 센서의 트랜지스터.
- 제 1 항에 있어서,상기 제 1 도전형의 반도체 기판은 고농도이고, 상기 제 1 도전형의 반도체 기판 상에 형성된 제 1 도전형의 저농도 에피층을 더 포함하는 것을 특징으로 하는 시모스 이미지 센서의 트랜지스터.
- 제 1 항에 있어서, 상기 게이트전극은 다결정실리콘층이고 상기 이온주입 저지막은 비정질실리콘층인 것을 특징으로 하는 시모스 이미지 센서의 트랜지스터.
- 제 1 도전형의 반도체 기판;상기 반도체 기판에 형성되는 소자격리막;상기 반도체 기판 상에 형성된 제 1 게이트전극;상기 제 1 게이트전극 상에 형성되는 이온주입 저지막;상기 이온주입 저지막 상에 형성되는 제 2 게이트전극;상기 제 1 및 제 2 게이트전극 양측의 상기 반도체 기판 표면내에 형성되는 제 2 도전형 확산영역을 포함하는 것을 특징으로 하는 시모스 이미지 센서의 트랜지스터.
- 제 1 도전형의 반도체 기판 상에 소자격리막을 형성하는 단계;상기 반도체 기판 상에 게이트전극를 형성하는 단계;상기 게이트전극 상에 이온주입 저지막을 형성하는 단계;상기 게이트전극 양측의 상기 반도체 기판 표면내에 제 2 도전형 확산영역을 형성하는 단계를 포함하는 것을 특징으로 하는 시모스 이미지 센서의 트랜지스터 제조방법.
- 제 1 도전형의 반도체 기판에 소자격리막을 형성하는 단계;상기 반도체 기판 상에 제 1 게이트전극을 형성하는 단계;상기 제 1 게이트전극 상에 이온주입 저지막을 형성하는 단계;상기 이온주입 저지막 상에 제 2 게이트전극를 형성하는 단계;상기 제 1 및 제 2 게이트전극 양측의 상기 반도체 기판 표면내에 제 2 도전형 확산영역을 형성하는 단계를 포함하는 것을 특징으로 하는 시모스 이미지 센서의 트랜지스터 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040116420A KR100741881B1 (ko) | 2004-12-30 | 2004-12-30 | 시모스 이미지 센서의 트랜지스터 및 그의 제조방법 |
| US11/314,346 US20060145206A1 (en) | 2004-12-30 | 2005-12-22 | CMOS image sensor and method for fabricating the same |
| CNB2005100974921A CN100466276C (zh) | 2004-12-30 | 2005-12-28 | Cmos图像传感器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040116420A KR100741881B1 (ko) | 2004-12-30 | 2004-12-30 | 시모스 이미지 센서의 트랜지스터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060077530A KR20060077530A (ko) | 2006-07-05 |
| KR100741881B1 true KR100741881B1 (ko) | 2007-07-23 |
Family
ID=36639388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040116420A KR100741881B1 (ko) | 2004-12-30 | 2004-12-30 | 시모스 이미지 센서의 트랜지스터 및 그의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060145206A1 (ko) |
| KR (1) | KR100741881B1 (ko) |
| CN (1) | CN100466276C (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104362160B (zh) * | 2014-09-25 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体装置及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04113633A (ja) * | 1990-09-03 | 1992-04-15 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR20040001529A (ko) * | 2002-06-28 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체소자의 보론 침투 방지방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5273914A (en) * | 1988-10-14 | 1993-12-28 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a CMOS semiconductor devices |
| JPH0770727B2 (ja) * | 1989-06-16 | 1995-07-31 | 日本電装株式会社 | Ｍｉｓトランジスタ及び相補形ｍｉｓトランジスタの製造方法 |
| KR100397370B1 (ko) * | 2001-10-29 | 2003-09-13 | 한국전자통신연구원 | 얕은 접합을 갖는 집적회로의 제조 방법 |
| JP2004221301A (ja) * | 2003-01-15 | 2004-08-05 | Seiko Instruments Inc | 半導体装置とその製造方法 |
| US7663167B2 (en) * | 2004-12-23 | 2010-02-16 | Aptina Imaging Corp. | Split transfer gate for dark current suppression in an imager pixel |
-
2004
- 2004-12-30 KR KR1020040116420A patent/KR100741881B1/ko not_active IP Right Cessation
-
2005
- 2005-12-22 US US11/314,346 patent/US20060145206A1/en not_active Abandoned
- 2005-12-28 CN CNB2005100974921A patent/CN100466276C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04113633A (ja) * | 1990-09-03 | 1992-04-15 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR20040001529A (ko) * | 2002-06-28 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체소자의 보론 침투 방지방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100466276C (zh) | 2009-03-04 |
| CN1819227A (zh) | 2006-08-16 |
| KR20060077530A (ko) | 2006-07-05 |
| US20060145206A1 (en) | 2006-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100760913B1 (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| US7524695B2 (en) | Image sensor and pixel having an optimized floating diffusion | |
| KR100922931B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| US7939859B2 (en) | Solid state imaging device and method for manufacturing the same | |
| JP2014045219A (ja) | 固体撮像装置 | |
| US8679890B2 (en) | CMOS image sensor and fabricating method thereof | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672708B1 (ko) | 시모스 이미지 센서의 격리막 형성방법 | |
| CN100428487C (zh) | Cmos图像传感器的光电二极管及其制造方法 | |
| KR100606937B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| US6472699B1 (en) | Photoelectric transducer and manufacturing method of the same | |
| KR100741881B1 (ko) | 시모스 이미지 센서의 트랜지스터 및 그의 제조방법 | |
| KR20070033718A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20070029369A (ko) | 암전류 발생을 억제할 수 있는 이미지센서 제조 방법 | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100672679B1 (ko) | 시모스 이미지 센서의 광감지 소자 및 그의 제조방법 | |
| KR100720507B1 (ko) | 씨모스 이미지 센서의 트랜지스터 및 그의 제조방법 | |
| KR20020058919A (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 | |
| KR100710182B1 (ko) | 시모스 이미지 센서의 광차폐층 및 그의 제조방법 | |
| KR100595325B1 (ko) | 시모스 이미지 센서의 광감지 소자 제조방법 | |
| KR100606903B1 (ko) | 시모스 이미지 센서의 트랜지스터 제조방법 | |
| KR100595327B1 (ko) | 시모스 이미지 센서의 광감지 소자 제조방법 | |
| KR100672709B1 (ko) | 시모스 이미지 센서의 플로팅 확산접합 | |
| KR100606913B1 (ko) | 시모스 이미지 센서의 트렌치 형성방법 | |
| KR100595326B1 (ko) | 시모스 이미지 센서의 플로팅 확산영역 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |