KR100606913B1 - 시모스 이미지 센서의 트렌치 형성방법 - Google Patents
시모스 이미지 센서의 트렌치 형성방법 Download PDFInfo
- Publication number
- KR100606913B1 KR100606913B1 KR1020040114840A KR20040114840A KR100606913B1 KR 100606913 B1 KR100606913 B1 KR 100606913B1 KR 1020040114840 A KR1020040114840 A KR 1020040114840A KR 20040114840 A KR20040114840 A KR 20040114840A KR 100606913 B1 KR100606913 B1 KR 100606913B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- via hole
- forming
- photoresist
- trench
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000945 filler Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 비아홀 식각공정과 비아홀의 충진재로 동일한 감광막을 사용하여 공정을 단순화하여 생산성을 개선하는 시모스 이미지 센서의 트렌치 형성방법에 관한 것으로, 반도체 기판 상에 절연막을 형성하는 단계; 절연막 상에 제 1 감광막 패턴을 형성하는 단계; 상기 제 1 감광막 패턴을 마스크로 상기 절연막을 선택 식각하여 비아홀을 형성하는 단계; 상기 제 1 감광막 패턴을 제거하면서, 오버플로우시켜 상기 비아홀에 감광막 충진재를 형성하는 단계; 상기 절연막 상에 상기 비아홀과 대응되는 위치에 제 2 감광막 패턴을 형성하는 단계; 상기 제 2 감광막 패턴을 마스크로 상기 절연막을 제거하여 트렌치를 형성하는 단계를 포함한다.
비아홀, 트렌치, 시모스 이미지 센서, 감광막
Description
도 1 내지 도 3은 종래기술의 시모스 이미지 센서의 트렌치 형성방법의 공정단면도이다.
도 4 내지 도 6은 본 발명에 따른 시모스 이미지 센서의 트렌치 형성방법의 공정단면도이다.
도면의 주요 부분에 대한 부호의 설명
200 : 반도체 기판 201 : 게이트전극
203 : 저농도 N 형 확산영역 204 : 스페이서
205 : 고농도 N형 확산영역 206 : 제 1 절연막
207 : 제 2 절연막 208 : 플러그
209 : 제 3 절연막 210 : 제 4 절연막
211 : 금속배선층 215 : 제 2 비아홀
216 : 감광막 충진재 217 : 제 2 감광막 패턴
본 발명은 시모스 이미지 센서의 트렌치 형성방법에 관한 것으로, 특히 비아홀 식각공정과 비아홀의 충진재로 동일한 감광막을 사용하여 공정을 단순화하여 생산성을 개선하는 시모스 이미지 센서의 트렌치 형성방법에 관한 것이다.
일반적으로 이미지 센서는 광학 영상(optical image)을 전기신호로 변환시키는 반도체 소자로써, 개별 모스(MOS : metal-oxide-silicon) 캐패시터(capacitor)가 서로 매우 근접한 위치에 있으면서 전하캐리어가 캐패시터에 저장되고 이송되는 이중결합소자(CCD : charge coupled device)와 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로에 사용하는 시모스(CMOS)기술을 이용하여 화소수 만큼 모스 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한 시모스(CMOS : complementary MOS) 이미지 센서가 있다.
그리고 피사체의 정보를 전기적인 신호로 변환하는 시모스 이미지 센서는 포토다이오드가 들어있는 시그날 처리칩 들로 구성되어 있으며, 칩 하나에 증폭기(Amplifier), 아날로그/디지탈 변환기(A/D converter), 내부 전압 발생기(Internal voltage generator), 타이밍 제너레이터(Timing generator) 그리고 디지털 로직(Digital logic) 등이 결합되기도 하는데, 이는 공간과 전력 그리고 비용절감에 큰 장점을 갖고 있다. 이중결합소자(CCD)가 전문공정을 통하여 제조하지만, 시모스 이미지 센서는 이중결합소자보다 가격이 저렴한 실리콘 웨이퍼(Wafer)의 식각 공정을 통하여 대량생산이 가능하며, 집적도에서도 장점이 있다.
이하 첨부된 도면을 참고하여 종래 기술의 시모스 이미지 센서의 트렌치 형성방법에 대하여 상세하게 설명하면 다음과 같다.
도 1 내지 도 3은 종래기술의 시모스 이미지 센서의 트렌치 형성방법의 공정단면도이다.
도 1과 같이, 반도체 기판(100)에 선택적으로 붕소(boron)와 같은 P 형 이온을 주입하여 P 웰(well)(도시하지 않음) 및 N 웰(도시하지 않음)을 형성하고, 소자분리를 위하여 반도체 기판(100)을 선택적으로 식각하여 트렌치를 형성하고 절연막을 충진시킨 필드산화막(도시하지 않음)을 형성한다. 반도체 기판(100) 상에 게이트산화막(도시하지 않음)을 형성하고, 게이트절연막 상에 폴리실리콘막과 텅스텐실리사이드막으로 게이트전극(101)을 형성한다. 이어서 반도체 기판(100)의 광감지 소자영역에 선택적으로 저농도 N 형 확산영역(도시하지 않음)과 P 형 확산영역(도시하지 않음)을 형성하여 광감지 소자(photo diode)(도시하지 않음)를 형성한다.
트랜지스터의 소오스 및 드레인을 LDD(lightly doped drain)구조로 만들기 위하여 게이트전극(101) 양측의 반도체 기판(100)에 저농도 N 형의 LDD영역(103)을 형성하고, 산화막 또는 질화막을 증착한 후 이방성 식각하여 게이트 전극(101)의 측벽에 스페이서(spacer)(104)를 형성하고, 고농도 N 형 확산영역(105)을 형성한다. 게이트전극(101)을 포함한 반도체 기판(100) 상에 제 1 절연막(106)과 제 1 절연막(106) 상에 제 2 절연막(107)을 형성한다. 고농도 N 형 확산영역(105)의 제 1 절연막(106) 및 제 2 절연막(107)을 선택식각하여 제 1 비아홀을 형성하고, 금속층과 같은 전도성 물질을 충진시켜 플러그(108)를 형성한다. 그리고 플러그(108)을 포함하는 제 2 절연막(107) 상에 제 3절연막(109)과 제 3 절연막(109) 상에 제 4 절연막(110)을 형성한다.
제 3 절연막(109)와 제 4 절연막(110)을 선택적으로 식각하여 그루브(groove)를 형성하고, 금속층과 같은 전도성 물질을 충진하여 금속배선층(111)을 형성한다.
도 2와 같이, 금속배선층(111)을 포함한 제 4 절연막(110) 상에 제 1 산화막(112)과 제 1 산화막(112) 상에 인(phosphorus)이 도핑되어 있는 PSG(phosphorus silicate glass)막(113)과 PSG막(113) 상에 제 2 산화막(114)을 적층한다. 제 2 산화막(114) 상에 제 1 감광막(도시하지 않음)을 도포하고 노광 및 현상하여 제 1 감광막 패턴(도시하지 않음)을 형성하고, 제 1 감광막 패턴을 마스크로 제 1 산화막(112), PSG막(113), 그리고 제 2 산화막(114)을 선택적으로 식각하여 제 2 비아홀(115)을 형성한다.
그리고 노보락(novolac) 계열의 제 2 감광막(도시하지 않음)을 제 2 비아홀(115)을 포함한 제 2 산화막(114) 상에 도포하고, 제 2 비아홀(115)을 제외한 제 2 산화막(114) 상의 제 2 감광막을 제거하는 리세스(recess) 공정을 진행하여, 제 2 비아홀(115)에 제 2 감광막이 충진되는 감광막 충진재(116)를 형성한다. 감광막 충진재(116)를 포함하는 제 2 산화막(114) 상에 제 3 감광막(도시하지 않음)을 도포하고 노광 및 현상하여 제 2 비아홀(115)과 대응되는 영역을 개구하는 제 3 감광막 패턴(117)을 형성한다.
도 3과 같이, 제 3 감광막 패턴(117)을 마스크로 제 2 산화막(114)을 식각하 여 트렌치(118)를 형성하고, 감광막 충진재(116)를 제거한다.
상기와 같은 방법으로 트렌치(118)를 형성하면, 제 2 비아홀(115)을 패터닝하기 위한 제 1 감광막, 제 2 비아홀(115)에 충진되는 감광막 충진재(116)를 형성하기 위한 제 2 감광막, 그리고 트렌치(118)를 형성하기 위한 제 3 감광막 패턴(117) 등 3 회에 걸쳐 감광막을 도포하여 공정이 복잡하고, 공정기간이 증가하는 문제가 있다.
이와 같은 종래 기술의 시모스 이미지 센서의 트렌치 형성방법은 다음과 같은 문제가 있다.
비아홀과 대응되는 위치에 트렌치를 형성하기 위해, 비아홀을 패터닝하기 위한 제 1 감광막, 비아홀에 충진되는 감광막 충진재를 형성하기 위한 제 2 감광막, 그리고 트렌치 형성하기 위한 제 3 감광막 패턴 등 3 회에 걸쳐 감광막을 도포하여, 노광 및 현상공정을 거치므로, 공정이 복잡하고, 공정기간이 증가하는 문제가 있다.
본 발명은 이와 같은 종래기술의 시모스 이미지 센서의 트렌치 형성방법에 대한 문제를 해결하기 위한 것으로, 광감지소자의 입사광을 증가시켜 광감응도를 개선하는 반도체 시모스 이미지 센서 및 그의 제조방법을 제공하는 데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 따른 시모스 이미지 센서의 트렌 치 형성방법은 반도체 기판 상에 절연막을 형성하는 단계; 절연막 상에 제 1 감광막 패턴을 형성하는 단계; 상기 제 1 감광막 패턴을 마스크로 상기 절연막을 선택 식각하여 비아홀을 형성하는 단계; 상기 제 1 감광막 패턴을 제거하면서, 오버플로우시켜 상기 비아홀에 감광막 충진재를 형성하는 단계; 상기 절연막 상에 상기 비아홀과 대응되는 위치에 제 2 감광막 패턴을 형성하는 단계; 상기 제 2 감광막 패턴을 마스크로 상기 절연막을 제거하여 트렌치를 형성하는 단계를 포함한다.
또한 본 발명에 따른 시모스 이미지 센서의 트렌치 형성방법에 있어서, 상기 제 1 감광막 패턴의 오버플로우는 100?? ~ 200??의 온도에서 진행하는 것을 특징으로 한다.
또한 본 발명에 따른 시모스 이미지 센서의 트렌치 형성방법에 있어서, 상기 절연막은 제 1 산화막, 상기 제 1 산화막 상의 PSG막, 상기 PSG막 상의 제 2 산화막으로 형성되는 것을 특징으로 한다.
이하 첨부된 도면을 참고하여 본 발명에 따른 시모스 이미지 센서 및 그의 제조방법에 대하여 상세하게 설명하면 다음과 같다.
도 4 내지 도 6은 본 발명에 따른 시모스 이미지 센서의 트렌치 형성방법의 공정단면도이다.
도 4와 같이, 반도체 기판(200)에 선택적으로 붕소(boron)와 같은 P 형 이온을 주입하여 P 웰(well)(도시하지 않음) 및 N 웰(도시하지 않음)을 형성하고, 소자분리를 위하여 반도체 기판(200)을 선택적으로 식각하여 트렌치를 형성하고 절연막 을 충진시킨 필드산화막(도시하지 않음)을 형성한다. 반도체 기판(200) 상에 게이트산화막(도시하지 않음)을 형성하고, 게이트절연막 상에 폴리실리콘막과 텅스텐실리사이드막으로 게이트전극(201)을 형성한다. 이어서 반도체 기판(200)의 광감지 소자영역에 선택적으로 저농도 N 형 확산영역(도시하지 않음)과 P 형 확산영역(도시하지 않음)을 형성하여 광감지 소자(photo diode)(도시하지 않음)를 형성한다.
트랜지스터의 소오스 및 드레인을 LDD(lightly doped drain)구조로 만들기 위하여 게이트전극(201) 양측의 반도체 기판(200)에 저농도 N 형의 LDD영역(203)을 형성하고, 산화막 또는 질화막을 증착한 후 이방성 식각하여 게이트 전극(201)의 측벽에 스페이서(spacer)(204)를 형성하고, 고농도 N 형 확산영역(205)을 형성한다. 게이트전극(201)을 포함한 반도체 기판(200) 상에 제 1 절연막(206)과 제 1 절연막(206) 상에 제 2 절연막(207)을 형성한다. 고농도 N 형 확산영역(205)의 제 1 절연막(206) 및 제 2 절연막(207)을 선택식각하여 제 1 비아홀을 형성하고, 금속층과 같은 전도성 물질을 충진시켜 플러그(208)를 형성한다. 그리고 플러그(208)을 포함하는 제 2 절연막(207) 상에 제 3 절연막(209)과 제 3 절연막(209) 상에 제 4 절연막(210)을 형성한다.
제 3 절연막(209)과 제 4 절연막(210)을 선택적으로 식각하여 그루브(groove)를 형성하고, 금속층과 같은 전도성 물질을 충진하여 금속배선층(211)을 형성한다.
도 5와 같이, 금속배선층(211)을 포함한 제 4 절연막(210) 상에 제 1 산화막(212)과 제 1 산화막(212) 상에 인(phosphorus)이 도핑되어 있는 PSG(phosphorus silicate glass)막(213)과 PSG막(213) 상에 제 2 산화막(214)을 적층한다. 제 2 산화막(214) 상에 제 1 감광막(도시하지 않음)을 도포하고 노광 및 현상하여 제 1 감광막 패턴(도시하지 않음)을 형성하고, 제 1 감광막 패턴을 마스크로 제 1 산화막(212), PSG막(213), 그리고 제 2 산화막(214)을 선택적으로 식각하여 제 2 비아홀(215)을 형성한다.
일반적으로 감광막은 100?? ~ 200?? 정도의 온도에서는 오버플로우(over flow)되는 성질을 이용하여 제 2 비아홀(215)을 형성할 때 식각 마스크로 사용한 후 고온에서 반응하게 하여 완전히 제거하지 않고, 일부는 제 2 비아홀(215)로 오버플로우시켜 제 2 비아홀(215)을 충진시키는 감광막 충진재(216)를 형성한다.
감광막 충진재(216)를 포함하는 제 2 산화막(214) 상에 제 2 감광막(도시하지 않음)을 도포하고 노광 및 현상하여 제 2 비아홀(215)과 대응되는 영역을 개구하는 제 2 감광막 패턴(217)을 형성한다.
도 6과 같이, 제 2 감광막 패턴(217)을 마스크로 제 2 산화막(214)을 식각하여 트렌치(218)를 형성하고, 감광막 충진재(216)를 제거한다.
상기와 같은 방법으로 트렌치(218)를 형성하면, 제 1 감광막은 제 2 비아홀(215)을 패터닝하기 위한 마스크 패턴으로 이용하고, 제 1 감광막을 오버플로우시켜 제 2 비아홀(215)에 충진되는 감광막 충진재(216)를 형성하여, 제 2 비아홀(215)을 충진시키기 위해 종래기술과 같이 별도의 감광제를 사용하지 않아 공정의 단순화하고 이로 인해 생산성을 향상시킬 수 있다.
이와 같은 본 발명에 따른 시모스 이미지 센서의 트렌치 형성방법은 다음과 같은 효과가 있다.
트렌치를 형성하기 위해, 비아홀을 충진시키는 별도의 감광막 충진재를 사용하지 않고, 비아홀을 식각하는 감광막 패턴을 오버플로우시켜 비아홀의 충진재로 사용하여 공정의 단순화하고 이로 인해 생산성의 향상 및 공정비용을 절감하는 효과가 있다.
Claims (3)
- 반도체 기판 상에 절연막을 형성하는 단계;절연막 상에 제 1 감광막 패턴을 형성하는 단계;상기 제 1 감광막 패턴을 마스크로 상기 절연막을 선택 식각하여 비아홀을 형성하는 단계;상기 제 1 감광막 패턴을 제거하면서, 오버플로우시켜 상기 비아홀에 감광막 충진재를 형성하는 단계;상기 절연막 상에 상기 비아홀과 대응되는 위치에 제 2 감광막 패턴을 형성하는 단계;상기 제 2 감광막 패턴을 마스크로 상기 절연막을 제거하여 트렌치를 형성하는 단계를 포함하는 것을 특징으로 하는 시모스 이미지 센서의 트렌치 형성방법.
- 제 1 항에 있어서, 상기 제 1 감광막 패턴의 오버플로우는 100?? ~ 200??의 온도에서 진행하는 것을 특징으로 하는 시모스 이미지 센서의 트렌치 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 절연막은 제 1 산화막, 상기 제 1 산화막 상의 PSG막, 상기 PSG막 상의 제 2 산화막으로 형성되는 것을 특징으로 하는 시모스 이미지 센서의 트렌치 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114840A KR100606913B1 (ko) | 2004-12-29 | 2004-12-29 | 시모스 이미지 센서의 트렌치 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114840A KR100606913B1 (ko) | 2004-12-29 | 2004-12-29 | 시모스 이미지 센서의 트렌치 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060076428A KR20060076428A (ko) | 2006-07-04 |
| KR100606913B1 true KR100606913B1 (ko) | 2006-08-01 |
Family
ID=37168710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040114840A KR100606913B1 (ko) | 2004-12-29 | 2004-12-29 | 시모스 이미지 센서의 트렌치 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100606913B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020000952A (ko) * | 2000-06-22 | 2002-01-09 | 박종섭 | 금속 배선 형성 방법 |
-
2004
- 2004-12-29 KR KR1020040114840A patent/KR100606913B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020000952A (ko) * | 2000-06-22 | 2002-01-09 | 박종섭 | 금속 배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060076428A (ko) | 2006-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8629023B2 (en) | CMOS image sensor having double gate insulator therein and method for manufacturing the same | |
| KR100760913B1 (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| CN100573890C (zh) | Cmos图像传感器及其制造方法 | |
| KR100672729B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2006191007A (ja) | Ｃｍｏｓイメージセンサおよびその製造方法 | |
| KR100853792B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731064B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2006148118A (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| TWI707481B (zh) | 影像感測器及其製造方法 | |
| US6472699B1 (en) | Photoelectric transducer and manufacturing method of the same | |
| KR100606913B1 (ko) | 시모스 이미지 센서의 트렌치 형성방법 | |
| KR100649009B1 (ko) | 시모스 이미지 센서의 광감지 소자 및 그의 제조방법 | |
| KR100748323B1 (ko) | 이미지센서 제조 방법 | |
| KR100672679B1 (ko) | 시모스 이미지 센서의 광감지 소자 및 그의 제조방법 | |
| KR100741875B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100518887B1 (ko) | 이미지센서의 제조방법 | |
| KR100741881B1 (ko) | 시모스 이미지 센서의 트랜지스터 및 그의 제조방법 | |
| KR100595327B1 (ko) | 시모스 이미지 센서의 광감지 소자 제조방법 | |
| KR100606903B1 (ko) | 시모스 이미지 센서의 트랜지스터 제조방법 | |
| KR100595325B1 (ko) | 시모스 이미지 센서의 광감지 소자 제조방법 | |
| KR20060059553A (ko) | 부유 확산층을 갖는 이미지 센서 및 그 형성 방법 | |
| KR101128682B1 (ko) | Ｃｍｏｓ 이미지 센서 제조 방법 | |
| KR20050079436A (ko) | 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법 | |
| KR100720507B1 (ko) | 씨모스 이미지 센서의 트랜지스터 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |