KR100606903B1 - 시모스 이미지 센서의 트랜지스터 제조방법 - Google Patents
시모스 이미지 센서의 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100606903B1 KR100606903B1 KR1020040114595A KR20040114595A KR100606903B1 KR 100606903 B1 KR100606903 B1 KR 100606903B1 KR 1020040114595 A KR1020040114595 A KR 1020040114595A KR 20040114595 A KR20040114595 A KR 20040114595A KR 100606903 B1 KR100606903 B1 KR 100606903B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- semiconductor substrate
- forming
- image sensor
- cmos image
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 abstract description 7
- 230000005527 interface trap Effects 0.000 abstract description 5
- 238000005286 illumination Methods 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Abstract
본 발명은 광감지 소자영역의 표면이 공정 손상(damage)으로부터 보호하여 누설전류, 계면포획(interface trap)을 감소시켜 저조도에서 색재현성이 개선된 시모스 이미지 센서의 트랜지스터 제조방법에 관한 것으로, 반도체 기판 상에 게이트절연막을 개재하여 게이트전극을 형성하는 단계와, 상기 게이트전극을 마스크로 이온주입을 실시하여 상기 반도체 기판에 저농도 확산영역을 형성하는 단계와, 상기 게이트전극을 포함하는 상기 반도체 기판 상에 절연막을 형성하는 단계와, 상기 절연막을 투과하는 이온주입을 실시하여 상기 게이트전극 양측의 상기 반도체 기판에 고농도 확산영역을 형성하는 단계를 포함한다.
시모스 이미지 센서, 광감지 소자, 격자결함, 스페이서
Description
도 1 내지 도 4는 종래 기술에 의한 시모스 이미지 센서의 트랜지스터 제조방법을 나타낸 공정 단면도
도 5 내지 도 7은 본 발명에 따른 시모스 이미지 센서의 트랜지스터 제조방법을 나타낸 공정 단면도
도면의 주요 부분에 대한 부호의 설명
210 : 기판 211 : 에피층
212 : 완충산화막 213 : 저농도 N 형 확산영역
214 : 산화막 215 : 질화막
216 : 게이트절연막 219 : 게이트 전극
220 : 고농도 N 형 확산영역
본 발명은 시모스 이미지 센서의 제조방법에 관한 것으로, 특히 광감지 소자영역의 표면이 공정 손상(damage)으로부터 보호하여 누설전류, 계면포획(interface trap)을 감소시켜 저조도에서 색재현성이 개선된 반도체 시모스 이미지 센서의 트랜지스터 제조방법에 관한 것이다.
일반적으로 이미지 센서는 광학 영상(optical image)을 전기신호로 변환시키는 반도체 소자로써, 개별 모스(MOS : metal-oxide-silicon) 캐패시터(capacitor)가 서로 매우 근접한 위치에 있으면서 전하캐리어가 캐패시터에 저장되고 이송되는 이중결합소자(CCD : charge coupled device)와 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로에 사용하는 시모스(CMOS)기술을 이용하여 화소수 만큼 모스 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한 시모스(CMOS : complementary MOS) 이미지 센서가 있다.
그리고 피사체의 정보를 전기적인 신호로 변환하는 시모스 이미지 센서는 포토다이오드가 들어있는 시그널 처리 칩들로 구성되어 있으며, 칩 하나에 증폭기(Amplifier), 아날로그/디지털 변환기(A/D converter), 내부 전압 발생기(Internal voltage generator), 타이밍 제너레이터(Timing generator) 그리고 디지털 로직(Digital logic) 등이 결합되기도 하는데, 이는 공간과 전력 그리고 비용절감에 큰 장점을 갖고 있다. 이중결합소자(CCD)가 전문공정을 통하여 제조하지만, 시모스 이미지 센서는 이중결합소자보다 가격이 저렴한 실리콘웨이퍼(silicon Wafer)의 식각 공정을 통하여 대량생산이 가능하며, 집적도에서도 장점이 있다.
이하, 첨부된 도면을 참고하여 종래 기술의 시모스 이미지 센서의 트랜지스터 제조방법에 대하여 상세하게 설명하면 다음과 같다.
도 1 내지 도 4는 종래 기술에 의한 시모스 이미지 센서의 트랜지스터 제조방법을 나타낸 공정단면도이다.
도 1과 같이, 고농도 P 형 기판(110) 상에 저농도 P 형의 에피층(111)을 성장시키고, 에피층(111)에 소자간의 격리를 위하여 트렌치를 형성하고, 상기 트렌치의 내부에 절연막을 충진시키는 STI(shallow trench isolation)구조는 갖는 소자 격리막(118)을 형성한다.
이어, 상기 소자 격리막(118)을 포함하는 에피층(111) 상에 게이트절연막(116)을 형성하고, 게이트절연막(116) 상에 게이트전극(119)을 형성한다.
도 2와 같이, 게이트전극(119)을 포함하는 에피층(111) 상에 완충산화막(buffer oxide)(112)을 성장시키고, 이온주입을 실시하여 게이트전극(119) 양측의 에피층(111)에 저농도 N 형 확산영역(113)을 형성한다.
도 3과 같이, 게이트전극(119) 양측면에 스페이서(spacer)를 형성하기 위해 완충산화막(112) 상에 산화막(114)과 질화막(115)을 차례로 형성한다.
도 4와 같이, 상기 질화막(115)과 산화막(114)을 이방성 식각하여 게이트전극(119)의 측면에 스페이서(117)를 형성하고, 게이트전극(110)과 스페이서(117)를 마스크로 에피층(111)에 고농도 N 형 확산영역(120)을 형성한다.
여기서, 상기 질화막(115)과 산화막(114)을 이방성 식각하여 스페이서(117)를 형성할 때, 광감지 소자영역(도시하지 않음)이 식각에 의해 손상(damage)을 입게 된다. 포토다이오드(photo diode)가 형성되는 실리콘으로 구성되는 반도체 기판의 격자구조에 미겹합수(dangling bond)가 발생하여 불필요한 계면 트랩(trap)을 형성하게 되고, 이로 인해 접합 누설전류(junction leakage current)가 다량 생성되어 저조도 특성(low illuminination characteristics)을 악화시키는 문제가 있다.
이와 같은 종래 기술의 시모스 이미지 센서의 트랜지스터 제조방법은 다음과 같은 문제가 있다.
즉, 광감지 소자가 형성되는 반도체 기판의 표면이 스페이서를 형성하기 위해 식각할 때의 광감지 영역에 식각 데미지(etch damage)를 받아 실리콘(silicon) 격자구조의 손실이 커져 접합 누설전류(junction leakage current)가 다량 생성되어 저조도 특성을 악화시키는 문제가 있다.
본 발명은 이와 같은 종래기술의 시모스 이미지 센서를 해결하기 위한 것으로, 반도체 기판의 광감지 소자영역의 표면이 공정 손상(damage)으로부터 보호하여 누설전류, 계면포획(interface trap)을 감소시켜 저조도에서 색재현성이 개선된 시모스 이미지 센서의 트랜지스터 제조방법을 제공하는 데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 따른 시모스 이미지 센서의 트랜지스터 제조방법은 반도체 기판 상에 게이트절연막을 개재하여 게이트전극을 형성하는 단계와, 상기 게이트전극을 마스크로 이온주입을 실시하여 상기 반도체 기판에 저농도 확산영역을 형성하는 단계와, 상기 게이트전극을 포함하는 상기 반도체 기판 상에 절연막을 형성하는 단계와, 상기 절연막을 투과하는 이온주입을 실시하 여 상기 게이트전극 양측의 상기 반도체 기판에 고농도 확산영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 시모스 이미지 센서의 트랜지스터 제조방법에 있어서, 상기 절연막은 산화막과 산화막 상에 질화막을 형성하는 것을 특징으로 한다.
또한 본 발명에 따른 시모스 이미지 센서의 트랜지스터 제조방법에 있어서, 상기 게이트전극을 포함한 상기 반도체 기판에 완충절연막을 형성하고, 이온주입을 실시하여 상기 반도체 기판에 저농도 확산영역을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 시모스 이미지 센서의 트랜지스터 형성방법에 관하여 상세히 설명하면 다음과 같다.
도 5 내지 도 7은 본 발명에 따른 시모스 이미지 센서의 트랜지스터 제조방법을 나타낸 공정 단면도이다.
도 5에 도시한 바와 같이, 고농도 P 형 기판(210) 상에 저농도 P 형의 에피층(211)을 성장시키고, 상기 에피층(211)에 소자간의 격리를 위하여 트렌치를 형성하고, 상기 트렌치의 내부에 절연막을 충전시키는 STI(shallow trench isolation) 구조를 갖는 소자 격리막(218)을 형성한다.
이어, 상기 에피층(211) 상에 게이트 절연막(216)을 성장시키고, 상기 게이트 절연막(216) 상에 폴리 실리콘층을 증착한 후 포토 및 식각 공정을 통해 선택적으로 패터닝하여 게이트 전극(219)을 형성한다.
그리고 상기 게이트 전극(219) 상에 완충산화막(buffer oxide)(212)을 성장 시키고, 저농도 n형 불순물을 이온주입하여 상기 게이트 전극(219) 양측의 에피층(211) 표면내에 저농도 N 형 확산영역(213)을 형성한다.
도 6에 도시한 바와 같이, 상기 게이트 전극(219) 양측면에 스페이서(spacer)를 형성하기 위해 완충산화막(212) 상에 산화막(214)과 질화막(215)을 차례로 형성한다.
이어, 상기 질화막(215)과 산화막(214)이 형성된 반도체 기판(210)의 전면에 고농도 N형의 불순물을 주입한다.
이때, 상기 게이트전극(219)과 게이트전극(219)의 측면에 형성되어 있는 질화막(215)과 산화막(214)으로 인해 게이트 전극(219)과 게이트 전극(219)의 측면과 대응되는 에피층(211)에는 이온이 주입되지 않는다.
도 7에 도시한 바와 같이, 상기 고농도 N형의 불순물이 주입된 반도체 기판(210)에 열처리를 실시하여 게이트 전극(219) 양측의 에피층(211) 표면내에 소오스 및 드레인 영역으로 기능하는 고농도 N 형 확산영역(220)을 형성한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
이와 같은 본 발명에 따른 시모스 이미지 센서의 트랜지스터 제조방법은 다음과 같은 효과가 있다.
즉, 광감지 소자영역의 표면이 공정 손상(damage)으로부터 보호하여 누설전류, 계면포획(interface trap)을 감소시켜 저조도에서 색재현성이 개선되는 효과가 있다.
Claims (3)
- 반도체 기판 상에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계;상기 게이트 전극을 마스크로 이온주입을 실시하여 상기 반도체 기판에 저농도 확산영역을 형성하는 단계;상기 게이트 전극을 포함하는 상기 반도체 기판상에 절연막을 형성하는 단계;상기 절연막을 투과하는 이온주입을 실시하여 상기 게이트전극 양측의 상기 반도체 기판에 고농도 확산영역을 형성하는 단계를 포함하는 것을 특징으로 하는 시모스 이미지 센서의 트랜지스터 제조방법.
- 제 1 항에 있어서,상기 절연막은 산화막과 산화막 상에 질화막을 형성하는 것을 특징으로 하는 시모스 이미지 센서의 트랜지스터 제조방법.
- 제 1 항에 있어서,상기 게이트 전극을 포함한 상기 반도체 기판에 완충절연막을 형성하고, 이온주입을 실시하여 상기 반도체 기판에 저농도 확산영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 시모스 이미지 센서의 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114595A KR100606903B1 (ko) | 2004-12-29 | 2004-12-29 | 시모스 이미지 센서의 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114595A KR100606903B1 (ko) | 2004-12-29 | 2004-12-29 | 시모스 이미지 센서의 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060075715A KR20060075715A (ko) | 2006-07-04 |
| KR100606903B1 true KR100606903B1 (ko) | 2006-08-01 |
Family
ID=37168223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040114595A KR100606903B1 (ko) | 2004-12-29 | 2004-12-29 | 시모스 이미지 센서의 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100606903B1 (ko) |
-
2004
- 2004-12-29 KR KR1020040114595A patent/KR100606903B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060075715A (ko) | 2006-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100760913B1 (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20050070938A (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| US20060148195A1 (en) | Manufacturing isolation layer in CMOS image sensor | |
| JP2009088447A (ja) | 固体撮像素子およびその製造方法 | |
| KR100672663B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US7732245B2 (en) | Photodiode of CMOS image sensor and method for manufacturing the same | |
| US6472699B1 (en) | Photoelectric transducer and manufacturing method of the same | |
| KR100606903B1 (ko) | 시모스 이미지 센서의 트랜지스터 제조방법 | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100672679B1 (ko) | 시모스 이미지 센서의 광감지 소자 및 그의 제조방법 | |
| KR100595327B1 (ko) | 시모스 이미지 센서의 광감지 소자 제조방법 | |
| KR100720507B1 (ko) | 씨모스 이미지 센서의 트랜지스터 및 그의 제조방법 | |
| KR100672712B1 (ko) | 반도체 시모스 이미지 센서의 광감지 소자 제조방법 | |
| KR20100050331A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100595325B1 (ko) | 시모스 이미지 센서의 광감지 소자 제조방법 | |
| KR100741881B1 (ko) | 시모스 이미지 센서의 트랜지스터 및 그의 제조방법 | |
| KR20070064856A (ko) | 이미지 센서 제조방법 | |
| KR20070033694A (ko) | 시모스 이미지센서 제조 방법 | |
| KR20060059553A (ko) | 부유 확산층을 갖는 이미지 센서 및 그 형성 방법 | |
| KR100710182B1 (ko) | 시모스 이미지 센서의 광차폐층 및 그의 제조방법 | |
| KR100649008B1 (ko) | 시모스 이미지 센서의 광감지 소자 제조방법 | |
| KR100606913B1 (ko) | 시모스 이미지 센서의 트렌치 형성방법 | |
| KR20050040260A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100672709B1 (ko) | 시모스 이미지 센서의 플로팅 확산접합 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |