KR20020000952A - 금속 배선 형성 방법 - Google Patents

금속 배선 형성 방법 Download PDF

Info

Publication number
KR20020000952A
KR20020000952A KR1020000034604A KR20000034604A KR20020000952A KR 20020000952 A KR20020000952 A KR 20020000952A KR 1020000034604 A KR1020000034604 A KR 1020000034604A KR 20000034604 A KR20000034604 A KR 20000034604A KR 20020000952 A KR20020000952 A KR 20020000952A
Authority
KR
South Korea
Prior art keywords
layer
film
insulating layer
mask
photoresist
Prior art date
Application number
KR1020000034604A
Other languages
English (en)
Other versions
KR100376976B1 (ko
Inventor
홍지석
김희범
안창남
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0034604A priority Critical patent/KR100376976B1/ko
Publication of KR20020000952A publication Critical patent/KR20020000952A/ko
Application granted granted Critical
Publication of KR100376976B1 publication Critical patent/KR100376976B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 빛에 반응하지 않는 제 1 감광막을 비아(Via)홀 내에 채운 후, 전면에 금속 배선 트렌치(Trench) 형성용 제 2 감광막을 도포하므로 금속 배선 트렌치 형성을 위한 식각 공정 시 일정한 조건을 갖기 위한 금속 배선 형성 방법에 관한 것이다.
본 발명의 금속 배선 형성 방법은 빛에 반응하지 않는 감광막을 비아홀 내에 채운 후, 금속 배선 트렌치 형성 공정을 진행하여 상기 감광막을 노광 및 현상에 의해 제거하는 것이 아니라 산소 플라즈마(Plasma) 공정에 의해 제거하므로, 상기 비아홀 내의 광원 빛의 도달 정도가 불 균일하거나 충분하지 못하여 발생되는 상기 비아홀의 감광막 잔류 현상을 방지하여 금속 배선 트렌치 형성을 위한 식각 공정 조건이 일정하므로 금속 배선의 수율 및 신뢰성을 향상시키는 특징이 있다.

Description

금속 배선 형성 방법{Method for forming metal line}
본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 빛에 반응하지 않는 물성을 갖는 제 1 감광막을 비아(Via)홀 내에 채운 후, 전면에 금속 배선 트렌치(Trench) 형성용 제 2 감광막을 도포하여 금속 배선의 수율 및 신뢰성을 향상시키는 금속 배선 형성 방법에 관한 것이다.
종래의 금속 배선 형성 방법은 도 1a에서와 같이, 알루미늄(Al)층과 티타늄(Ti)/질화티타늄(TiN)층이 적층된 제 1 배선층(11)상에 제 1 유전층(12), 제 1 산화막(13), 제 2 유전층(14) 및 제 2 산화막(15)을 순차적으로 형성한다.
도 1b에서와 같이, 상기 제 2 산화막(15)상에 제 1 감광막(16)을 도포한 다음, 상기 제 1 감광막(16)을 비아 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막(16)을 마스크로 상기 제 2 산화막(15), 제 2 유전층(14), 제 1 산화막(13) 및 제 1 유전층(12)을 선택적으로 식각하여 비아홀(17)을 형성한다.
도 1c에서와 같이, 상기 제 1 감광막(16)을 제거하고, 상기 비아홀(17)을 포함한 전면에 제 2 감광막(18)을 도포한 다음, 상기 제 2 감광막(18)을 금속 배선 트렌치가 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
여기서, 상기 제 2 감광막(18)의 선택적 노광 및 현상 공정 시, 상기 비아홀(17) 내부에 광원 빛의 도달 정도가 불 균일하거나 충분하지 못하여 상기 제2 감광막(18)이 도 2 및 도 3에서와 같이, 상기 비아홀(17)에 오버필링(Overfilling)되어 잔존하거나 도 4에서와 같이, 상기 비아홀(17) 내에 랜덤(Random)한 깊이로 잔존 또는 도 5 및 도 6에서와 같이, 상기 비아홀(17) 내벽의 측벽으로 잔존하게 된다.
도 1d에서와 같이, 상기 선택적으로 노광 및 현상된 제 2 감광막(18)을 마스크로 상기 제 2 산화막(15)과 제 2 유전층(14)을 선택적으로 식각하여 금속 배선 트렌치(19)를 형성한 다음, 상기 제 2 감광막(18)을 제거한다.
그러나 종래의 금속 배선 형성 방법은 금속 배선 트렌치 형성용 감광막이 상기 금속 배선 트렌치 형성 이전에 형성된 비아홀에도 도포된 상태에서 상기 감광막의 선택 노광 및 현상 공정을 하므로 상기 비아홀 내부에 광원 빛의 도달 정도가 불 균일하거나 충분하지 못하여 상기 감광막이 비아홀에 다양한 형태로 잔존하기 때문에 금속 배선 트렌치 형성을 위한 식각 공정 조건이 일정하지 않으므로 금속 배선의 수율 및 신뢰성을 저하시키는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 빛에 반응하지 않는 제 1 감광막을 비아홀 내에 채운 후, 전면에 금속 배선 트렌치 형성용 제 2 감광막을 도포하므로 금속 배선 트렌치 형성을 위한 식각 공정 시 일정한 조건을 갖는 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래의 금속 배선 형성 방법을 나타낸 공정 단면도
도 2는 감광막이 비아홀에 오버필링 되어 잔존하는 것을 나타낸 구조 단면도
도 3은 감광막이 비아홀에 오버필링 되어 잔존하는 것을 나타낸 사진도
도 4는 감광막이 비아홀 내에 랜덤한 깊이로 잔존하는 것을 나타낸 구조 단면도
도 5는 감광막이 비아홀 내벽의 측벽으로 잔존하는 것을 나타낸 구조 단면도
도 6은 감광막이 비아홀 내벽의 측벽으로 잔존하는 것을 나타낸 사진도
도 7a 내지 도 7g는 본 발명의 실시 예에 따른 배선 형성 방법을 나타낸 공정 단면도
< 도면의 주요부분에 대한 부호의 설명 >
31 : 배선층 32 : 제 1 유전층
33 : 제 1 산화막 34 : 제 2 유전층
35 : 제 2 산화막 36 : 제 1 감광막
37 : 비아홀 38 : 제 2 감광막
39 : 제 3 감광막 40: 금속 배선 트렌치
본 발명의 금속 배선 형성 방법은 하부 구조물상에 비아홀을 갖는 제 1 유전층, 제 1 절연막, 제 2 유전층 및 제 2 절연막을 순차적으로 형성하는 단계, 상기 비아홀과 제 2 절연막상에 제 1 감광막을 도포하는 단계, 상기 제 1 감광막을 경화 시켜 빛에 무반응하는 물성으로 변화시키는 단계, 상기 제 1 감광막상에 제 2 감광막을 도포하는 단계, 상기 제 2 감광막을 금속 배선 트렌치가 형성될 부위에서만 제거한 후, 상기 제 2 감광막을 마스크로 상기 제 2 절연막상의 제 1 감광막을 선택 식각하는 단계, 상기 제 1, 제 2 감광막을 마스크로 상기 제 2 절연막을 선택 식각하고 상기 제 1, 제 2 감광막을 산소 플라즈마 공정으로 제거하는 단계 및 상기 제 2 절연막을 마스크로 상기 제 2 유전층을 선택 식각하여 금속 배선 트렌치를 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 금속 배선 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 7a 내지 도 7g는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 금속 배선 형성 방법은 도 7a에서와 같이, 알루미늄층과 티타늄/질화티타늄층이 적층된 배선층(31)상에 제 1 유전층(32), 제 1 산화막(33), 제 2 유전층(34) 및 제 2 산화막(35)을 순차적으로 형성한다.
도 7b에서와 같이, 상기 제 2 산화막(35)상에 제 1 감광막(36)을 도포한 다음, 상기 제 1 감광막(36)을 비아 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막(36)을 마스크로 상기제 2 산화막(35), 제 2 유전층(34), 제 1 산화막(33) 및 제 1 유전층(32)을 선택적으로 식각하여 비아홀(37)을 형성한다.
도 7c에서와 같이, 상기 제 1 감광막(36)을 제거하고, 상기 비아홀(37)을 포함한 전면에 제 2 감광막(38)을 평평하게 도포한다.
그리고, 상기 제 2 감광막(38)의 물성이 노광 공정 중 빛에 반응하지 않는 물성으로 변화시키기 위해 상기 제 2 감광막(38)을 전자빔 큐어링(Curing) 또는 이온 주입 공정과 같은 방법으로 폴리머(Polymer)가 순간적인 고 에너지를 받아 체인(Chain)간 크로스링킹(Crosslinking)을 유도하여 물성을 변화시키는 경화 공정을 한다.
도 7d에서와 같이, 상기 물성이 변화된 제 2 감광막(38)상에 제 3 감광막(39)을 도포한 후, 상기 제 3 감광막(39)을 금속 배선 트렌치가 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
도 7e에서와 같이, 상기 제 2 산화막(35)을 식각 종말점으로 그리고 상기 선택적으로 노광 및 현상된 제 3 감광막(39)을 마스크로 상기 제 2 감광막(38)을 선택적으로 식각한다.
여기서, 상기 제 2 감광막(38)의 선택 식각 후 상기 비아홀(37) 내부의 제 2 감광막(38)은 상부부위가 식각되고 잔류한다.
도 7f에서와 같이, 상기 제 2, 제 3 감광막(38,39)을 마스크로 상기 제 2 산화막(35)을 선택 식각한 후, 상기 제 2, 제 3 감광막(38,39)을 산소(O2)플라즈마(Plasma) 공정에 의해 제거한다.
도 7g에서와 같이, 상기 선택적으로 식각된 제 2 산화막(35)을 마스크로 상기 제 2 유전층(34)을 선택적으로 식각하여 금속 배선 트렌치(40)를 형성한다.
본 발명의 금속 배선 형성 방법은 빛에 반응하지 않는 감광막을 비아홀 내에 채운 후, 금속 배선 트렌치 형성 공정을 진행하여 상기 감광막을 노광 및 현상에 의해 제거하는 것이 아니라 산소 플라즈마 공정에 의해 제거하므로, 상기 비아홀 내의 광원 빛의 도달 정도가 불 균일하거나 충분하지 못하여 발생되는 상기 비아홀의 감광막 잔류 현상을 방지하여 금속 배선 트렌치 형성을 위한 식각 공정 조건이 일정하므로 금속 배선의 수율 및 신뢰성을 향상시키는 효과가 있다.

Claims (3)

  1. 하부 구조물상에 비아홀을 갖는 제 1 유전층, 제 1 절연막, 제 2 유전층 및 제 2 절연막을 순차적으로 형성하는 단계;
    상기 비아홀과 제 2 절연막상에 빛에 무반응하는 레지스트층을 형성하는 단계;
    상기 레지스트층상에 감광막을 도포하는 단계;
    상기 감광막을 금속 배선 트렌치가 형성될 부위에서만 제거한 후, 감광막을 마스크로 상기 제 2 절연막상의 레지스트층을 선택 식각하는 단계;
    상기 레지스트층과 감광막을 마스크로 상기 제 2 절연막을 선택 식각하고 상기 레지스트층과 감광막을 산소 플라즈마 공정으로 제거하는 단계;
    상기 제 2 절연막을 마스크로 상기 제 2 유전층을 선택 식각하여 금속 배선 트렌치를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 금속 배선 형성 방법.
  2. 하부 구조물상에 비아홀을 갖는 제 1 유전층, 제 1 절연막, 제 2 유전층 및 제 2 절연막을 순차적으로 형성하는 단계;
    상기 비아홀과 제 2 절연막상에 제 1 감광막을 도포하는 단계;
    상기 제 1 감광막을 경화시켜 빛에 무반응하는 물성으로 변화시키는 단계;
    상기 제 1 감광막상에 제 2 감광막을 도포하는 단계;
    상기 제 2 감광막을 금속 배선 트렌치가 형성될 부위에서만 제거한 후, 상기 제 2 감광막을 마스크로 상기 제 2 절연막상의 제 1 감광막을 선택 식각하는 단계;
    상기 제 1, 제 2 감광막을 마스크로 상기 제 2 절연막을 선택 식각하고 상기 제 1, 제 2 감광막을 산소 플라즈마 공정으로 제거하는 단계;
    상기 제 2 절연막을 마스크로 상기 제 2 유전층을 선택 식각하여 금속 배선 트렌치를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 금속 배선 형성 방법.
  3. 제 2 항에 있어서,
    상기 경화 공정은 전자빔 큐어링 공정 또는 이온 주입 공정으로 실시함을 특징으로 하는 금속 배선 형성 방법.
KR10-2000-0034604A 2000-06-22 2000-06-22 금속 배선 형성 방법 KR100376976B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0034604A KR100376976B1 (ko) 2000-06-22 2000-06-22 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0034604A KR100376976B1 (ko) 2000-06-22 2000-06-22 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20020000952A true KR20020000952A (ko) 2002-01-09
KR100376976B1 KR100376976B1 (ko) 2003-03-26

Family

ID=19673332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0034604A KR100376976B1 (ko) 2000-06-22 2000-06-22 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100376976B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606913B1 (ko) * 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 시모스 이미지 센서의 트렌치 형성방법
KR20230032111A (ko) 2021-08-30 2023-03-07 박준모 결로방지 부재를 구비한 연료전지를 이용하는 무인 항공기
KR20230033163A (ko) 2021-08-30 2023-03-08 박준모 충격흡수 부재를 구비한 연료전지를 이용하는 무인 항공기

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950999A (ja) * 1995-08-09 1997-02-18 Sony Corp 半導体装置の製造方法
KR100368090B1 (ko) * 1995-09-14 2003-03-26 페어차일드코리아반도체 주식회사 비감광성폴리이미드수지절연막의콘택홀형성방법
JPH1056061A (ja) * 1996-08-12 1998-02-24 Toshiba Corp 半導体装置の製造方法
JP3501280B2 (ja) * 1998-08-31 2004-03-02 富士通株式会社 半導体装置の製造方法
JP2000114375A (ja) * 1998-10-09 2000-04-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606913B1 (ko) * 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 시모스 이미지 센서의 트렌치 형성방법
KR20230032111A (ko) 2021-08-30 2023-03-07 박준모 결로방지 부재를 구비한 연료전지를 이용하는 무인 항공기
KR20230033163A (ko) 2021-08-30 2023-03-08 박준모 충격흡수 부재를 구비한 연료전지를 이용하는 무인 항공기

Also Published As

Publication number Publication date
KR100376976B1 (ko) 2003-03-26

Similar Documents

Publication Publication Date Title
US6743711B2 (en) Method for forming dual damascene line structure
TW201919128A (zh) 半導體裝置的製作方法
KR100376976B1 (ko) 금속 배선 형성 방법
JP4082812B2 (ja) 半導体装置の製造方法および多層配線構造の形成方法
JPH10284417A (ja) 絶縁層中のトレンチ内にコンタクトホールを形成する方法及び絶縁層中に相互接続パターンを作成する方法
KR101016855B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100379551B1 (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법
KR100755126B1 (ko) 반도체소자의 구리배선 형성 방법
KR100682167B1 (ko) 금속 배선 형성 방법
KR100776165B1 (ko) 듀얼다마신 구조를 가지는 반도체 소자의 제조방법
KR20050079806A (ko) 반도체 소자의 제조 방법
KR20010063516A (ko) 비아 퍼스트 듀얼 대머신 공정을 사용한 반도체 소자제조방법
KR100336777B1 (ko) 반도체소자의 격리영역 형성방법
US20040248419A1 (en) Method of manufacturing semiconductor device
KR100367694B1 (ko) 반도체소자의콘택제조방법
KR100356478B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100244404B1 (ko) 반도체소자의 콘택홀 형성방법
KR20030046932A (ko) 반도체 소자의 콘택홀 형성방법
KR100223938B1 (ko) 배선 형성 방법
KR100316181B1 (ko) 텅스텐플러그형성방법
KR100632116B1 (ko) 이중 다마신 패턴 형성방법
KR100423065B1 (ko) 반도체소자의키-홀발생방지방법
KR20020002700A (ko) 금속 배선 형성 방법
KR20040037872A (ko) 반도체 소자의 금속 배선 형성 방법
JPH08316309A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee