JPH1056061A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1056061A JPH1056061A JP21251096A JP21251096A JPH1056061A JP H1056061 A JPH1056061 A JP H1056061A JP 21251096 A JP21251096 A JP 21251096A JP 21251096 A JP21251096 A JP 21251096A JP H1056061 A JPH1056061 A JP H1056061A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- hole
- photoresist
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】半導体基板上の絶縁膜の内部に階段状に深さが
変化する溝穴構造を形成する際、穴が形成された状態の
絶縁膜に対してＲＩＥにより溝を形成する時に、穴の内
面を簡単に保護し、ＲＩＥに伴う悪影響を受けないよう
にする。 【解決手段】半導体基板１０上の絶縁膜１３に形成され
たホール１５の内部の少なくとも底面部にネガティブ型
のフォトレジスト１６を埋め込む工程と、基板上全面に
ポジティブ型のフォトレジスト１７を塗布した後、絶縁
膜の溝形成予定領域上に対応するフォトレジストを感光
させて現像し、溝形成予定領域上に対応するポジティブ
型のフォトレジストの感光部分を開口させ、レジストパ
ターンを形成する工程と、レジストパターンをマスクと
して絶縁膜に対するＲＩＥを行い、絶縁膜にホールより
浅く溝１８を形成する工程とを具備する。
変化する溝穴構造を形成する際、穴が形成された状態の
絶縁膜に対してＲＩＥにより溝を形成する時に、穴の内
面を簡単に保護し、ＲＩＥに伴う悪影響を受けないよう
にする。 【解決手段】半導体基板１０上の絶縁膜１３に形成され
たホール１５の内部の少なくとも底面部にネガティブ型
のフォトレジスト１６を埋め込む工程と、基板上全面に
ポジティブ型のフォトレジスト１７を塗布した後、絶縁
膜の溝形成予定領域上に対応するフォトレジストを感光
させて現像し、溝形成予定領域上に対応するポジティブ
型のフォトレジストの感光部分を開口させ、レジストパ
ターンを形成する工程と、レジストパターンをマスクと
して絶縁膜に対するＲＩＥを行い、絶縁膜にホールより
浅く溝１８を形成する工程とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に半導体基板上の絶縁膜の内部に階段状
に深さが変化する溝穴構造を形成する溝穴加工方法に関
する。
方法に係り、特に半導体基板上の絶縁膜の内部に階段状
に深さが変化する溝穴構造を形成する溝穴加工方法に関
する。
【０００２】
【従来の技術】半導体基板上の絶縁膜の内部に階段状に
深さが変化する溝穴を有する構造の一例として、図３に
示すような多層配線構造を有する半導体装置において、
下層配線１２上の層間絶縁膜１３に形成された溝の底面
に複数のビアホールを有する構造がある。上記ビアホー
ルを含む溝の内部に配線材料１９を埋め込むことによ
り、同一配線層の複数の配線１２がビアホール内部およ
び溝内部の配線材料１９を介して電気的に連なる構造が
チェーン状に繰り返すビアチェーン部が形成される。
深さが変化する溝穴を有する構造の一例として、図３に
示すような多層配線構造を有する半導体装置において、
下層配線１２上の層間絶縁膜１３に形成された溝の底面
に複数のビアホールを有する構造がある。上記ビアホー
ルを含む溝の内部に配線材料１９を埋め込むことによ
り、同一配線層の複数の配線１２がビアホール内部およ
び溝内部の配線材料１９を介して電気的に連なる構造が
チェーン状に繰り返すビアチェーン部が形成される。
【０００３】図４（ａ）乃至（ｄ）は、半導体基板上に
ビアチェーン部を有する二層配線構造を従来の製造方法
により形成した場合の工程の一部を示している。まず、
図４（ａ）に示すように、シリコン基板４０上に形成さ
れた第１の層間絶縁膜４１上に１層目の配線４２を形成
し、この１層目の配線上に第２の層間絶縁膜４３を形成
する。
ビアチェーン部を有する二層配線構造を従来の製造方法
により形成した場合の工程の一部を示している。まず、
図４（ａ）に示すように、シリコン基板４０上に形成さ
れた第１の層間絶縁膜４１上に１層目の配線４２を形成
し、この１層目の配線上に第２の層間絶縁膜４３を形成
する。
【０００４】次に、前記第２の層間絶縁膜４３に対し
て、穴加工用の第１回目のＰＥＰ（写真蝕刻工程）およ
びＲＩＥ（反応性イオンエッチング）を行ってホールを
形成する。
て、穴加工用の第１回目のＰＥＰ（写真蝕刻工程）およ
びＲＩＥ（反応性イオンエッチング）を行ってホールを
形成する。
【０００５】即ち、図４（ｂ）に示すように、基板上全
面にポジティブ型の第１のフォトレジスト４４を塗布し
た後、ビアホールの形成予定部の上に対応する部分を感
光させた後に現像させ、上記感光部分を溶解させること
により開口させる。
面にポジティブ型の第１のフォトレジスト４４を塗布し
た後、ビアホールの形成予定部の上に対応する部分を感
光させた後に現像させ、上記感光部分を溶解させること
により開口させる。
【０００６】そして、前記第１のフォトレジスト４４の
パターンをマスクとして前記第２の層間絶縁膜４３に対
してＲＩＥを行い、第２の層間絶縁膜４３に前記１層目
の配線４２の上面に達する複数のビアホール４５を形成
する。
パターンをマスクとして前記第２の層間絶縁膜４３に対
してＲＩＥを行い、第２の層間絶縁膜４３に前記１層目
の配線４２の上面に達する複数のビアホール４５を形成
する。
【０００７】次に、前記第２の層間絶縁膜４３に対し
て、溝加工用の第２回目のＰＥＰおよびＲＩＥを行って
前記ビアホール４５より浅く溝を形成する。即ち、前記
第１のフォトレジスト４４を除去した後、図４（ｃ）に
示すように、基板上全面にポジティブ型の第２のフォト
レジスト４６を塗布した後、前記第２の層間絶縁膜４３
のうちで前記ビアホール４５部を平面領域内に含むよう
に指定される溝形成予定領域の上に対応する前記フォト
レジストを感光させる。この際、前記溝形成予定領域
は、その平面領域内に少なくとも２個のビアホールの形
成位置を含むように指定する。
て、溝加工用の第２回目のＰＥＰおよびＲＩＥを行って
前記ビアホール４５より浅く溝を形成する。即ち、前記
第１のフォトレジスト４４を除去した後、図４（ｃ）に
示すように、基板上全面にポジティブ型の第２のフォト
レジスト４６を塗布した後、前記第２の層間絶縁膜４３
のうちで前記ビアホール４５部を平面領域内に含むよう
に指定される溝形成予定領域の上に対応する前記フォト
レジストを感光させる。この際、前記溝形成予定領域
は、その平面領域内に少なくとも２個のビアホールの形
成位置を含むように指定する。
【０００８】この後、前記感光後のポジティブ型のフォ
トレジスト４６を現像し、前記溝形成予定領域上に対応
する前記フォトレジスト４６の感光部分を溶解させるこ
とにより開口させる。これにより、第２の層間絶縁膜４
３上に溝形成用のポジティブ型の第２のフォトレジスト
パターンが得られる。
トレジスト４６を現像し、前記溝形成予定領域上に対応
する前記フォトレジスト４６の感光部分を溶解させるこ
とにより開口させる。これにより、第２の層間絶縁膜４
３上に溝形成用のポジティブ型の第２のフォトレジスト
パターンが得られる。
【０００９】そして、前記ポジティブ型の第２のフォト
レジストパターンをマスクとして前記第２の層間絶縁膜
４３に対してＲＩＥを行い、前記第２の層間絶縁膜４３
に前記ビアホールより浅い溝４７を複数形成する。
レジストパターンをマスクとして前記第２の層間絶縁膜
４３に対してＲＩＥを行い、前記第２の層間絶縁膜４３
に前記ビアホールより浅い溝４７を複数形成する。
【００１０】この時、第２回目のＲＩＥは第１回目のＲ
ＩＥよりも浅くエッチングを行うことにより、予め形成
されているビアホール４５が溝４７の底面に残るので、
階段状に深さが変化する溝穴を有する構造が得られる。
ＩＥよりも浅くエッチングを行うことにより、予め形成
されているビアホール４５が溝４７の底面に残るので、
階段状に深さが変化する溝穴を有する構造が得られる。
【００１１】この後、前記第２の層間絶縁膜４３の上に
残留している第２のフォトレジスト４６を除去し、図４
（ｄ）に示すように、前記ビアホール４５の内部および
前記溝４７の内部に２層目の配線４８を埋め込むように
形成する。
残留している第２のフォトレジスト４６を除去し、図４
（ｄ）に示すように、前記ビアホール４５の内部および
前記溝４７の内部に２層目の配線４８を埋め込むように
形成する。
【００１２】ところで、前記第２回目のＲＩＥに際し
て、予め形成されているビアホールの底面および側面が
保護されていないので、ビアホールの底面および側面が
不必要に加工されたり、ＲＩＥに伴う悪影響（ビアホー
ル底面層のダメージ、金属汚染など）を受ける。なお、
層間絶縁膜に形成された溝の底面に複数のコンタクトホ
ールを有する構造を形成する場合にも、上記したような
問題は同様に生じる。
て、予め形成されているビアホールの底面および側面が
保護されていないので、ビアホールの底面および側面が
不必要に加工されたり、ＲＩＥに伴う悪影響（ビアホー
ル底面層のダメージ、金属汚染など）を受ける。なお、
層間絶縁膜に形成された溝の底面に複数のコンタクトホ
ールを有する構造を形成する場合にも、上記したような
問題は同様に生じる。
【００１３】
【発明が解決しようとする課題】上記したように従来の
半導体装置の溝穴加工方法は、溝形成用の第２回目のＲ
ＩＥに際して、予め穴形成用の第１回目のＲＩＥにより
形成されているホールの底面および側面が保護されてい
ないので、ホールの底面および側面が不必要に加工され
たり、ＲＩＥに伴う悪影響を受けるという問題があっ
た。
半導体装置の溝穴加工方法は、溝形成用の第２回目のＲ
ＩＥに際して、予め穴形成用の第１回目のＲＩＥにより
形成されているホールの底面および側面が保護されてい
ないので、ホールの底面および側面が不必要に加工され
たり、ＲＩＥに伴う悪影響を受けるという問題があっ
た。
【００１４】本発明は上記の問題点を解決すべくなされ
たもので、半導体基板上の絶縁膜の内部に階段状に深さ
が変化する溝穴を有する構造を形成する際、穴が形成さ
れた状態の絶縁膜に対して平面領域内に穴を含む溝をエ
ッチングする時に、穴の内面を簡単に保護でき、穴の内
面が不必要に加工されなくなり、エッチングに伴う悪影
響を受けなくなる半導体装置の製造方法を提供すること
を目的とする。
たもので、半導体基板上の絶縁膜の内部に階段状に深さ
が変化する溝穴を有する構造を形成する際、穴が形成さ
れた状態の絶縁膜に対して平面領域内に穴を含む溝をエ
ッチングする時に、穴の内面を簡単に保護でき、穴の内
面が不必要に加工されなくなり、エッチングに伴う悪影
響を受けなくなる半導体装置の製造方法を提供すること
を目的とする。
【００１５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に形成された絶縁膜に対してホ
ールを形成する工程と、前記ホールの内部に対して少な
くとも底面部にネガティブ型のフォトレジストを埋め込
むフォトレジスト埋込み工程と、前記ホールにネガティ
ブ型のフォトレジストが埋め込まれた状態の半導体基板
上にポジティブ型のフォトレジストを塗布した後、前記
絶縁膜のうちで前記ホール部を平面領域内に含むように
指定される溝形成予定領域の上に対応する前記フォトレ
ジストを感光させる工程と、前記感光後のフォトレジス
トを現像し、前記溝形成予定領域上に対応する前記ポジ
ティブ型のフォトレジストの感光部分を溶解させること
により開口させ、溝形成用のポジティブ型フォトレジス
トパターンを形成する工程と、前記ポジティブ型フォト
レジストパターンをマスクとして前記絶縁膜に対する異
方性エッチングを行い、前記絶縁膜に前記ホールより浅
く溝を形成する工程と、前記ホールの内部および前記絶
縁膜の上に残留しているフォトレジストを除去する工程
とを具備することを特徴とする。
造方法は、半導体基板上に形成された絶縁膜に対してホ
ールを形成する工程と、前記ホールの内部に対して少な
くとも底面部にネガティブ型のフォトレジストを埋め込
むフォトレジスト埋込み工程と、前記ホールにネガティ
ブ型のフォトレジストが埋め込まれた状態の半導体基板
上にポジティブ型のフォトレジストを塗布した後、前記
絶縁膜のうちで前記ホール部を平面領域内に含むように
指定される溝形成予定領域の上に対応する前記フォトレ
ジストを感光させる工程と、前記感光後のフォトレジス
トを現像し、前記溝形成予定領域上に対応する前記ポジ
ティブ型のフォトレジストの感光部分を溶解させること
により開口させ、溝形成用のポジティブ型フォトレジス
トパターンを形成する工程と、前記ポジティブ型フォト
レジストパターンをマスクとして前記絶縁膜に対する異
方性エッチングを行い、前記絶縁膜に前記ホールより浅
く溝を形成する工程と、前記ホールの内部および前記絶
縁膜の上に残留しているフォトレジストを除去する工程
とを具備することを特徴とする。
【００１６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１（ａ）乃至（ｈ）は、
本発明の半導体装置の製造方法の第１の実施の形態によ
り多層配線構造を実現する場合の工程の一部を示してい
る。
施の形態を詳細に説明する。図１（ａ）乃至（ｈ）は、
本発明の半導体装置の製造方法の第１の実施の形態によ
り多層配線構造を実現する場合の工程の一部を示してい
る。
【００１７】まず、図１（ａ）に示すように、半導体基
板（例えばシリコン基板）１０上に形成された第１の層
間絶縁膜１１上に１層目の配線１２を形成し、この１層
目の配線上に第２の層間絶縁膜１３を形成する。
板（例えばシリコン基板）１０上に形成された第１の層
間絶縁膜１１上に１層目の配線１２を形成し、この１層
目の配線上に第２の層間絶縁膜１３を形成する。
【００１８】次に、前記第２の層間絶縁膜に対して、第
１回目のＰＥＰ（穴加工ＰＥＰ）および第１回目のＲＩ
Ｅによる加工を行ってホールを形成する。即ち、図１
（ｂ）に示すように、第２の層間絶縁膜１３上に第１の
ポジティブ型のフォトレジスト１４を塗布した後、ビア
ホールの形成予定部の上に対応する部分を感光させた後
に現像させ、上記ポジティブ型のフォトレジスト１４の
感光部分を溶解させることにより開口させる。
１回目のＰＥＰ（穴加工ＰＥＰ）および第１回目のＲＩ
Ｅによる加工を行ってホールを形成する。即ち、図１
（ｂ）に示すように、第２の層間絶縁膜１３上に第１の
ポジティブ型のフォトレジスト１４を塗布した後、ビア
ホールの形成予定部の上に対応する部分を感光させた後
に現像させ、上記ポジティブ型のフォトレジスト１４の
感光部分を溶解させることにより開口させる。
【００１９】そして、前記ポジティブ型のフォトレジス
ト１４のパターンをマスクとして前記第２の層間絶縁膜
１３に対してＲＩＥを行い、第２の層間絶縁膜１３に前
記１層目の配線１２の上面に達する複数のビアホール１
５を形成する。
ト１４のパターンをマスクとして前記第２の層間絶縁膜
１３に対してＲＩＥを行い、第２の層間絶縁膜１３に前
記１層目の配線１２の上面に達する複数のビアホール１
５を形成する。
【００２０】次に、前記第１のフォトレジスト１４を除
去した後、図１（ｃ）に示すように、基板上全面（ビア
ホール１５の内部を含む）にネガティブ型のフォトレジ
スト１６を塗布する。
去した後、図１（ｃ）に示すように、基板上全面（ビア
ホール１５の内部を含む）にネガティブ型のフォトレジ
スト１６を塗布する。
【００２１】この後、Ｏ2 ＲＩＥあるいはＯ2 アッシャ
ーにより、図１（ｄ）に示すように、前記ネガティブ型
のフォトレジスト１６を前記ビアホール１５の内部に所
望の厚さだけ残してフォトレジスト１６を除去する。本
例ではビアホール１５内の全部にフォトレジスト１６を
残している。
ーにより、図１（ｄ）に示すように、前記ネガティブ型
のフォトレジスト１６を前記ビアホール１５の内部に所
望の厚さだけ残してフォトレジスト１６を除去する。本
例ではビアホール１５内の全部にフォトレジスト１６を
残している。
【００２２】前記したようにビアホール１５にネガティ
ブ型のフォトレジスト１６が埋め込まれた状態の第２の
層間絶縁膜１３に対して第２回目のＰＥＰ（溝加工ＰＥ
Ｐ）および第２回目のＲＩＥによる加工を行う。
ブ型のフォトレジスト１６が埋め込まれた状態の第２の
層間絶縁膜１３に対して第２回目のＰＥＰ（溝加工ＰＥ
Ｐ）および第２回目のＲＩＥによる加工を行う。
【００２３】即ち、図１（ｅ）に示すように、基板上全
面に第２のポジティブ型のフォトレジスト１７を塗布し
た後、第２の層間絶縁膜１３のうちでビアホール１５部
を平面領域内に含むように指定される溝形成予定領域の
上に対応する部分の第２のフォトレジスト１７を感光さ
せる。この際、ビアホール１５の内部に残っているネガ
ティブ型のフォトレジスト１６は感光により硬化する。
なお、前記溝形成予定領域は、その平面領域内に少なく
とも２個のビアホール１５の形成位置を含むように指定
する。
面に第２のポジティブ型のフォトレジスト１７を塗布し
た後、第２の層間絶縁膜１３のうちでビアホール１５部
を平面領域内に含むように指定される溝形成予定領域の
上に対応する部分の第２のフォトレジスト１７を感光さ
せる。この際、ビアホール１５の内部に残っているネガ
ティブ型のフォトレジスト１６は感光により硬化する。
なお、前記溝形成予定領域は、その平面領域内に少なく
とも２個のビアホール１５の形成位置を含むように指定
する。
【００２４】この後、前記感光後のポジティブ型のフォ
トレジスト１７を現像し、図１（ｆ）に示すように、前
記溝形成予定領域上に対応するポジティブ型のフォトレ
ジスト１７の感光部分を溶解させることにより開口させ
る。
トレジスト１７を現像し、図１（ｆ）に示すように、前
記溝形成予定領域上に対応するポジティブ型のフォトレ
ジスト１７の感光部分を溶解させることにより開口させ
る。
【００２５】これにより、第２の層間絶縁膜１３上に溝
形成用のポジティブ型フォトレジスト１７のパターンが
得られる。この場合、ビアホール１５の内部には硬化状
態のネガティブ型のフォトレジスト１６が残っている。
形成用のポジティブ型フォトレジスト１７のパターンが
得られる。この場合、ビアホール１５の内部には硬化状
態のネガティブ型のフォトレジスト１６が残っている。
【００２６】そして、図１（ｇ）に示すように、前記ポ
ジティブ型フォトレジスト１７のパターンをマスクとし
て前記第２の層間絶縁膜１３に対してＲＩＥを行い、第
２の層間絶縁膜１３に前記ビアホール１５より浅く溝１
８を形成する。
ジティブ型フォトレジスト１７のパターンをマスクとし
て前記第２の層間絶縁膜１３に対してＲＩＥを行い、第
２の層間絶縁膜１３に前記ビアホール１５より浅く溝１
８を形成する。
【００２７】この時、第２回目のＲＩＥは第１回目のＲ
ＩＥよりも浅くエッチングを行うことにより、予め形成
されているビアホール１５が溝１８の底面に残るので、
階段状に深さが変化する溝穴を有する構造が得られる。
ＩＥよりも浅くエッチングを行うことにより、予め形成
されているビアホール１５が溝１８の底面に残るので、
階段状に深さが変化する溝穴を有する構造が得られる。
【００２８】この後、前記前記第２の層間絶縁膜１３の
上およびビアホール１５の内部に残留しているフォトレ
ジスト１７、１６を除去した後、図１（ｈ）に示すよう
に、溝穴の内部および第２の層間絶縁膜１３上に２層目
の配線材料１９を堆積する。
上およびビアホール１５の内部に残留しているフォトレ
ジスト１７、１６を除去した後、図１（ｈ）に示すよう
に、溝穴の内部および第２の層間絶縁膜１３上に２層目
の配線材料１９を堆積する。
【００２９】この後、図３に示したように、溝穴の内部
に配線材料１９を残すように、エッチバックあるいはＣ
ＭＰ（化学機械的研磨）により第２の層間絶縁膜１３上
の配線材料を除去する、または、第２の層間絶縁膜１３
上の配線材料をパターニングして配線を形成する。
に配線材料１９を残すように、エッチバックあるいはＣ
ＭＰ（化学機械的研磨）により第２の層間絶縁膜１３上
の配線材料を除去する、または、第２の層間絶縁膜１３
上の配線材料をパターニングして配線を形成する。
【００３０】図３は、図１の工程により多層配線構造に
おける第１層目配線１２がビアホール内部の配線材料１
９により電気的に接続された構造がチェーン状に繰り返
す最下層のビアチェーン部の一部を拡大して示してい
る。
おける第１層目配線１２がビアホール内部の配線材料１
９により電気的に接続された構造がチェーン状に繰り返
す最下層のビアチェーン部の一部を拡大して示してい
る。
【００３１】なお、微小なビアホール１５の内部に配線
材料を埋め込む方法として、通常は、高融点金属および
高融点金属窒化物の積層構造からなるバリアメタル層を
ＣＶＤ法あるいはスパッタリング法により堆積させた
後、半導体基板を加熱しながらスパッリング法により例
えばＡｌ合金膜を堆積させる。
材料を埋め込む方法として、通常は、高融点金属および
高融点金属窒化物の積層構造からなるバリアメタル層を
ＣＶＤ法あるいはスパッタリング法により堆積させた
後、半導体基板を加熱しながらスパッリング法により例
えばＡｌ合金膜を堆積させる。
【００３２】即ち、例えば高融点金属および高融点金属
窒化物の積層構造（例えばＴｉ／ＴｉＮ／Ｔｉ）からな
るバリアメタル層をスパッタリング法（あるいはＣＶＤ
法でもよい）により堆積させる。次に、半導体基板１０
を加熱しながら、Ａｌ合金ターゲットによるスパッリン
グを行って前記バリアメタル層上にＡｌ合金膜を堆積さ
せる。この場合、上記Ａｌ合金膜のＡｌとその下地のバ
リアメタル層の金属（本例ではＴｉ）とのＡｌ−Ｔｉ合
金反応によりＡｌ−Ｔｉ合金層が形成される。
窒化物の積層構造（例えばＴｉ／ＴｉＮ／Ｔｉ）からな
るバリアメタル層をスパッタリング法（あるいはＣＶＤ
法でもよい）により堆積させる。次に、半導体基板１０
を加熱しながら、Ａｌ合金ターゲットによるスパッリン
グを行って前記バリアメタル層上にＡｌ合金膜を堆積さ
せる。この場合、上記Ａｌ合金膜のＡｌとその下地のバ
リアメタル層の金属（本例ではＴｉ）とのＡｌ−Ｔｉ合
金反応によりＡｌ−Ｔｉ合金層が形成される。
【００３３】上記したような第１の実施の形態によれ
ば、半導体基板上の絶縁膜の内部に階段状に深さが変化
する溝穴を有する構造を形成する際、ホールが形成され
た状態の絶縁膜に対して平面領域内にホールを含む溝を
ホールより浅くエッチングする時に、ビアホールの内部
には硬化状態のネガティブ型のフォトレジストが残って
いるので、ホールの底面および側面を簡単に保護でき
る。これにより、溝形成用のエッチングに際してホール
の底面および側面が不必要に加工されなくなり、エッチ
ングに伴う悪影響を受けなくなる。
ば、半導体基板上の絶縁膜の内部に階段状に深さが変化
する溝穴を有する構造を形成する際、ホールが形成され
た状態の絶縁膜に対して平面領域内にホールを含む溝を
ホールより浅くエッチングする時に、ビアホールの内部
には硬化状態のネガティブ型のフォトレジストが残って
いるので、ホールの底面および側面を簡単に保護でき
る。これにより、溝形成用のエッチングに際してホール
の底面および側面が不必要に加工されなくなり、エッチ
ングに伴う悪影響を受けなくなる。
【００３４】なお、本発明では、前記ビアホール１５の
内部に対して少なくとも底面部にネガティブ型のフォト
レジスト１６を埋め込んだ後に第２の層間絶縁膜１３に
ビアホール１５より浅く溝１８を形成することを特徴と
するものであり、ネガティブ型のフォトレジスト１６を
埋め込む工程は上記例に限らない。
内部に対して少なくとも底面部にネガティブ型のフォト
レジスト１６を埋め込んだ後に第２の層間絶縁膜１３に
ビアホール１５より浅く溝１８を形成することを特徴と
するものであり、ネガティブ型のフォトレジスト１６を
埋め込む工程は上記例に限らない。
【００３５】図２は、図１中のネガティブ型フォトレジ
スト１６の埋め込み工程における変形例を示す断面図で
ある。この変形例では、ビアホール１５内の底面部から
深さ方向の中間部までネガティブ型のフォトレジスト１
６を残してフォトレジスト１６を除去する。
スト１６の埋め込み工程における変形例を示す断面図で
ある。この変形例では、ビアホール１５内の底面部から
深さ方向の中間部までネガティブ型のフォトレジスト１
６を残してフォトレジスト１６を除去する。
【００３６】なお、本発明は、第１の層間絶縁膜１１に
対して、溝の底面に半導体基板の表層部に達する複数の
コンタクトホールを有する溝穴構造を形成する場合にも
適用可能である。
対して、溝の底面に半導体基板の表層部に達する複数の
コンタクトホールを有する溝穴構造を形成する場合にも
適用可能である。
【００３７】
【発明の効果】上述したように本発明の半導体装置の製
造方法によれば、半導体基板上の絶縁膜の内部に階段状
に深さが変化する溝穴構造を形成する際、穴が形成され
た状態の絶縁膜に対して平面領域内に穴を含む溝をエッ
チングする時に、穴の内面を簡単に保護でき、穴の内面
が不必要に加工されなくなり、エッチングに伴う悪影響
を受けなくなる。
造方法によれば、半導体基板上の絶縁膜の内部に階段状
に深さが変化する溝穴構造を形成する際、穴が形成され
た状態の絶縁膜に対して平面領域内に穴を含む溝をエッ
チングする時に、穴の内面を簡単に保護でき、穴の内面
が不必要に加工されなくなり、エッチングに伴う悪影響
を受けなくなる。
【図１】本発明の半導体装置の製造方法の第１の実施の
形態により多層配線構造を実現する場合の工程の一部を
示す断面図。
形態により多層配線構造を実現する場合の工程の一部を
示す断面図。
【図２】図１中の工程の一部の変形例を示す断面図。
【図３】多層配線構造における最下層のビアチェーン部
をの一部を拡大して示しす断面図。
をの一部を拡大して示しす断面図。
【図４】従来の製造方法により二層配線を形成した場合
の工程の一部を示す断面図。
の工程の一部を示す断面図。
１０…半導体基板、 １１…第１の層間絶縁膜、 １２…１層目の配線、 １３…第２の層間絶縁膜、 １４…第１のポジティブ型のフォトレジスト、 １５…ビアホール、 １６…ネガティブ型のフォトレジスト、 １７…第２のポジティブ型のフォトレジスト、 １８…溝、 １９…配線材料。
Claims (7)
- 【請求項１】 半導体基板上に形成された絶縁膜に対し
てホールを形成する工程と、 前記ホールの内部に対して少なくとも底面部にネガティ
ブ型のフォトレジストを埋め込むフォトレジスト埋込み
工程と、 前記ホールにネガティブ型のフォトレジストが埋め込ま
れた状態の半導体基板上にポジティブ型のフォトレジス
トを塗布した後、前記絶縁膜のうちで前記ホール部を平
面領域内に含むように指定される溝形成予定領域の上に
対応する前記フォトレジストを感光させる工程と、 前記感光後のフォトレジストを現像し、前記溝形成予定
領域上に対応する前記ポジティブ型のフォトレジストの
感光部分を溶解させることにより開口させ、溝形成用の
ポジティブ型フォトレジストパターンを形成する工程
と、 前記ポジティブ型フォトレジストパターンをマスクとし
て前記絶縁膜に対する異方性エッチングを行い、前記絶
縁膜に前記ホールより浅く溝を形成する工程と、 前記ホールの内部および前記絶縁膜の上に残留している
フォトレジストを除去するフォトレジスト除去工程とを
具備することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記溝形成予定領域は、その平面領域内に少なくとも２
個のホールの形成位置を含むことを特徴とする半導体装
置の製造方法。 - 【請求項３】 請求項２記載の半導体装置の製造方法に
おいて、 前記ホールは、前記半導体基板の表層部に達するコンタ
クトホールであることを特徴とする半導体装置の製造方
法。 - 【請求項４】 請求項２記載の半導体装置の製造方法に
おいて、 前記絶縁膜は、半導体基板上に形成された配線の上に形
成された層間絶縁膜であり、前記ホールは、前記配線の
上面に達するビアホールであることを特徴とする半導体
装置の製造方法。 - 【請求項５】 請求項１乃至４のいずれか１に記載の半
導体装置の製造方法において、 前記フォトレジスト埋込み工程は、前記ホールの内部の
全部にネガティブ型のフォトレジストを埋め込むことを
特徴とする半導体装置の製造方法。 - 【請求項６】 請求項１乃至４のいずれか１に記載の半
導体装置の製造方法において、 前記フォトレジスト埋込み工程は、前記ホールの内部お
よび前記絶縁膜の上にネガティブ型のフォトレジストを
塗布した後、前記ネガティブ型のフォトレジストを前記
ホールの内部に所望の厚さだけ残して除去することを特
徴とする半導体装置の製造方法。 - 【請求項７】 請求項１乃至６のいずれか１に記載の半
導体装置の製造方法において、 前記フォトレジスト除去工程の後に前記ホールの内部お
よび前記溝の内部に配線材料を埋め込むように形成する
工程をさらに具備することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21251096A JPH1056061A (ja) | 1996-08-12 | 1996-08-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21251096A JPH1056061A (ja) | 1996-08-12 | 1996-08-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1056061A true JPH1056061A (ja) | 1998-02-24 |
Family
ID=16623874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21251096A Pending JPH1056061A (ja) | 1996-08-12 | 1996-08-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1056061A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100376976B1 (ko) * | 2000-06-22 | 2003-03-26 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
| CN102201336A (zh) * | 2010-03-26 | 2011-09-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件层上的氧化层刻蚀后残留物的去除方法 |
-
1996
- 1996-08-12 JP JP21251096A patent/JPH1056061A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100376976B1 (ko) * | 2000-06-22 | 2003-03-26 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
| CN102201336A (zh) * | 2010-03-26 | 2011-09-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件层上的氧化层刻蚀后残留物的去除方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5733801A (en) | Method of making a semiconductor device with alignment marks | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| US6972240B2 (en) | Forming of close thin trenches | |
| JP2004128352A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| JPH1056061A (ja) | 半導体装置の製造方法 | |
| JP2003297919A (ja) | 半導体装置の製造方法 | |
| US6719918B2 (en) | Method of reducing notching during reactive ion etching | |
| US5877082A (en) | Method of manufacturing semiconductor device without plasma damage | |
| JPH0797581B2 (ja) | 半導体装置の製造方法 | |
| KR100379551B1 (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| JP4023236B2 (ja) | 金属配線の形成方法 | |
| KR100596609B1 (ko) | 레지스트 매립 방법 및 반도체 장치의 제조 방법 | |
| KR100273244B1 (ko) | 반도체소자의분리영역제조방법 | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| KR100576414B1 (ko) | 반도체 소자의 랜딩 비아 제조 방법 | |
| KR20030002702A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JPH08330252A (ja) | 半導体装置の製造方法 | |
| JPH07221198A (ja) | キャパシタの下層電極形成方法 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| JPH08236621A (ja) | 半導体装置の製造方法 | |
| JPH1027845A (ja) | 半導体装置の製造方法 | |
| JPH1187492A (ja) | 半導体装置の製造方法 | |
| KR20070066435A (ko) | 반도체 장치의 제조방법 | |
| JPH06112198A (ja) | 半導体装置の製造方法 |