KR100376976B1 - 금속 배선 형성 방법 - Google Patents
금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100376976B1 KR100376976B1 KR10-2000-0034604A KR20000034604A KR100376976B1 KR 100376976 B1 KR100376976 B1 KR 100376976B1 KR 20000034604 A KR20000034604 A KR 20000034604A KR 100376976 B1 KR100376976 B1 KR 100376976B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal wiring
- photoresist film
- layer
- photoresist
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 39
- 239000002184 metal Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 6
- 239000001301 oxygen Substances 0.000 claims abstract description 6
- 230000000704 physical effect Effects 0.000 claims description 5
- 238000001723 curing Methods 0.000 claims description 3
- 238000001227 electron beam curing Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 빛에 반응하지 않는 제 1 감광막을 비아(Via)홀 내에 채운 후, 전면에 금속 배선 트렌치(Trench) 형성용 제 2 감광막을 도포하므로 금속 배선 트렌치 형성을 위한 식각 공정 시 일정한 조건을 갖기 위한 금속 배선 형성 방법에 관한 것이다.
본 발명의 금속 배선 형성 방법은 빛에 반응하지 않는 감광막을 비아홀 내에 채운 후, 금속 배선 트렌치 형성 공정을 진행하여 상기 감광막을 노광 및 현상에 의해 제거하는 것이 아니라 산소 플라즈마(Plasma) 공정에 의해 제거하므로, 상기 비아홀 내의 광원 빛의 도달 정도가 불 균일하거나 충분하지 못하여 발생되는 상기 비아홀의 감광막 잔류 현상을 방지하여 금속 배선 트렌치 형성을 위한 식각 공정 조건이 일정하므로 금속 배선의 수율 및 신뢰성을 향상시키는 특징이 있다.
Description
본 발명은 금속 배선 형성 방법에 관한 것으로, 특히 빛에 반응하지 않는 물성을 갖는 제 1 감광막을 비아(Via)홀 내에 채운 후, 전면에 금속 배선 트렌치(Trench) 형성용 제 2 감광막을 도포하여 금속 배선의 수율 및 신뢰성을 향상시키는 금속 배선 형성 방법에 관한 것이다.
종래의 금속 배선 형성 방법은 도 1a에서와 같이, 알루미늄(Al)층과 티타늄(Ti)/질화티타늄(TiN)층이 적층된 제 1 배선층(11)상에 제 1 유전층(12), 제 1 산화막(13), 제 2 유전층(14) 및 제 2 산화막(15)을 순차적으로 형성한다.
도 1b에서와 같이, 상기 제 2 산화막(15)상에 제 1 감광막(16)을 도포한 다음, 상기 제 1 감광막(16)을 비아 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막(16)을 마스크로 상기 제 2 산화막(15), 제 2 유전층(14), 제 1 산화막(13) 및 제 1 유전층(12)을 선택적으로 식각하여 비아홀(17)을 형성한다.
도 1c에서와 같이, 상기 제 1 감광막(16)을 제거하고, 상기 비아홀(17)을 포함한 전면에 제 2 감광막(18)을 도포한 다음, 상기 제 2 감광막(18)을 금속 배선 트렌치가 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
여기서, 상기 제 2 감광막(18)의 선택적 노광 및 현상 공정 시, 상기 비아홀(17) 내부에 광원 빛의 도달 정도가 불 균일하거나 충분하지 못하여 상기 제2 감광막(18)이 도 2 및 도 3에서와 같이, 상기 비아홀(17)에 오버필링(Overfilling)되어 잔존하거나 도 4에서와 같이, 상기 비아홀(17) 내에 랜덤(Random)한 깊이로 잔존 또는 도 5 및 도 6에서와 같이, 상기 비아홀(17) 내벽의 측벽으로 잔존하게 된다.
도 1d에서와 같이, 상기 선택적으로 노광 및 현상된 제 2 감광막(18)을 마스크로 상기 제 2 산화막(15)과 제 2 유전층(14)을 선택적으로 식각하여 금속 배선 트렌치(19)를 형성한 다음, 상기 제 2 감광막(18)을 제거한다.
그러나 종래의 금속 배선 형성 방법은 금속 배선 트렌치 형성용 감광막이 상기 금속 배선 트렌치 형성 이전에 형성된 비아홀에도 도포된 상태에서 상기 감광막의 선택 노광 및 현상 공정을 하므로 상기 비아홀 내부에 광원 빛의 도달 정도가 불 균일하거나 충분하지 못하여 상기 감광막이 비아홀에 다양한 형태로 잔존하기 때문에 금속 배선 트렌치 형성을 위한 식각 공정 조건이 일정하지 않으므로 금속 배선의 수율 및 신뢰성을 저하시키는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 빛에 반응하지 않는 제 1 감광막을 비아홀 내에 채운 후, 전면에 금속 배선 트렌치 형성용 제 2 감광막을 도포하므로 금속 배선 트렌치 형성을 위한 식각 공정 시 일정한 조건을 갖는 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래의 금속 배선 형성 방법을 나타낸 공정 단면도
도 2는 감광막이 비아홀에 오버필링 되어 잔존하는 것을 나타낸 구조 단면도
도 3은 감광막이 비아홀에 오버필링 되어 잔존하는 것을 나타낸 사진도
도 4는 감광막이 비아홀 내에 랜덤한 깊이로 잔존하는 것을 나타낸 구조 단면도
도 5는 감광막이 비아홀 내벽의 측벽으로 잔존하는 것을 나타낸 구조 단면도
도 6은 감광막이 비아홀 내벽의 측벽으로 잔존하는 것을 나타낸 사진도
도 7a 내지 도 7g는 본 발명의 실시 예에 따른 배선 형성 방법을 나타낸 공정 단면도
< 도면의 주요부분에 대한 부호의 설명 >
31 : 배선층 32 : 제 1 유전층
33 : 제 1 산화막 34 : 제 2 유전층
35 : 제 2 산화막 36 : 제 1 감광막
37 : 비아홀 38 : 제 2 감광막
39 : 제 3 감광막 40: 금속 배선 트렌치
본 발명의 금속 배선 형성 방법은 하부 구조물상에 비아홀을 갖는 제 1 유전층, 제 1 절연막, 제 2 유전층 및 제 2 절연막을 순차적으로 형성하는 단계, 상기 비아홀과 제 2 절연막상에 제 1 감광막을 도포하는 단계, 상기 제 1 감광막을 경화 시켜 빛에 무반응하는 물성으로 변화시키는 단계, 상기 제 1 감광막상에 제 2 감광막을 도포하는 단계, 상기 제 2 감광막을 금속 배선 트렌치가 형성될 부위에서만 제거한 후, 상기 제 2 감광막을 마스크로 상기 제 2 절연막상의 제 1 감광막을 선택 식각하는 단계, 상기 제 1, 제 2 감광막을 마스크로 상기 제 2 절연막을 선택 식각하고 상기 제 1, 제 2 감광막을 산소 플라즈마 공정으로 제거하는 단계 및 상기 제 2 절연막을 마스크로 상기 제 2 유전층을 선택 식각하여 금속 배선 트렌치를 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 금속 배선 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 7a 내지 도 7g는 본 발명의 실시 예에 따른 금속 배선 형성 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 금속 배선 형성 방법은 도 7a에서와 같이, 알루미늄층과 티타늄/질화티타늄층이 적층된 배선층(31)상에 제 1 유전층(32), 제 1 산화막(33), 제 2 유전층(34) 및 제 2 산화막(35)을 순차적으로 형성한다.
도 7b에서와 같이, 상기 제 2 산화막(35)상에 제 1 감광막(36)을 도포한 다음, 상기 제 1 감광막(36)을 비아 콘택이 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막(36)을 마스크로 상기제 2 산화막(35), 제 2 유전층(34), 제 1 산화막(33) 및 제 1 유전층(32)을 선택적으로 식각하여 비아홀(37)을 형성한다.
도 7c에서와 같이, 상기 제 1 감광막(36)을 제거하고, 상기 비아홀(37)을 포함한 전면에 제 2 감광막(38)을 평평하게 도포한다.
그리고, 상기 제 2 감광막(38)의 물성이 노광 공정 중 빛에 반응하지 않는 물성으로 변화시키기 위해 상기 제 2 감광막(38)을 전자빔 큐어링(Curing) 또는 이온 주입 공정과 같은 방법으로 폴리머(Polymer)가 순간적인 고 에너지를 받아 체인(Chain)간 크로스링킹(Crosslinking)을 유도하여 물성을 변화시키는 경화 공정을 한다.
도 7d에서와 같이, 상기 물성이 변화된 제 2 감광막(38)상에 제 3 감광막(39)을 도포한 후, 상기 제 3 감광막(39)을 금속 배선 트렌치가 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
도 7e에서와 같이, 상기 제 2 산화막(35)을 식각 종말점으로 그리고 상기 선택적으로 노광 및 현상된 제 3 감광막(39)을 마스크로 상기 제 2 감광막(38)을 선택적으로 식각한다.
여기서, 상기 제 2 감광막(38)의 선택 식각 후 상기 비아홀(37) 내부의 제 2 감광막(38)은 상부부위가 식각되고 잔류한다.
도 7f에서와 같이, 상기 제 2, 제 3 감광막(38,39)을 마스크로 상기 제 2 산화막(35)을 선택 식각한 후, 상기 제 2, 제 3 감광막(38,39)을 산소(O2)플라즈마(Plasma) 공정에 의해 제거한다.
도 7g에서와 같이, 상기 선택적으로 식각된 제 2 산화막(35)을 마스크로 상기 제 2 유전층(34)을 선택적으로 식각하여 금속 배선 트렌치(40)를 형성한다.
본 발명의 금속 배선 형성 방법은 빛에 반응하지 않는 감광막을 비아홀 내에 채운 후, 금속 배선 트렌치 형성 공정을 진행하여 상기 감광막을 노광 및 현상에 의해 제거하는 것이 아니라 산소 플라즈마 공정에 의해 제거하므로, 상기 비아홀 내의 광원 빛의 도달 정도가 불 균일하거나 충분하지 못하여 발생되는 상기 비아홀의 감광막 잔류 현상을 방지하여 금속 배선 트렌치 형성을 위한 식각 공정 조건이 일정하므로 금속 배선의 수율 및 신뢰성을 향상시키는 효과가 있다.
Claims (3)
- 하부 구조물상에 비아홀을 갖는 제 1 유전층, 제 1 절연막, 제 2 유전층 및 제 2 절연막을 순차적으로 형성하는 단계;상기 비아홀과 제 2 절연막상에 빛에 무반응하는 레지스트층을 형성하는 단계;상기 레지스트층상에 감광막을 도포하는 단계;상기 감광막을 금속 배선 트렌치가 형성될 부위에서만 제거한 후, 감광막을 마스크로 상기 제 2 절연막상의 레지스트층을 선택 식각하는 단계;상기 레지스트층과 감광막을 마스크로 상기 제 2 절연막을 선택 식각하고 상기 레지스트층과 감광막을 산소 플라즈마 공정으로 제거하는 단계;상기 제 2 절연막을 마스크로 상기 제 2 유전층을 선택 식각하여 금속 배선 트렌치를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 금속 배선 형성 방법.
- 하부 구조물상에 비아홀을 갖는 제 1 유전층, 제 1 절연막, 제 2 유전층 및 제 2 절연막을 순차적으로 형성하는 단계;상기 비아홀과 제 2 절연막상에 제 1 감광막을 도포하는 단계;상기 제 1 감광막을 경화시켜 빛에 무반응하는 물성으로 변화시키는 단계;상기 제 1 감광막상에 제 2 감광막을 도포하는 단계;상기 제 2 감광막을 금속 배선 트렌치가 형성될 부위에서만 제거한 후, 상기 제 2 감광막을 마스크로 상기 제 2 절연막상의 제 1 감광막을 선택 식각하는 단계;상기 제 1, 제 2 감광막을 마스크로 상기 제 2 절연막을 선택 식각하고 상기 제 1, 제 2 감광막을 산소 플라즈마 공정으로 제거하는 단계;상기 제 2 절연막을 마스크로 상기 제 2 유전층을 선택 식각하여 금속 배선 트렌치를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 금속 배선 형성 방법.
- 제 2 항에 있어서,상기 경화 공정은 전자빔 큐어링 공정 또는 이온 주입 공정으로 실시함을 특징으로 하는 금속 배선 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0034604A KR100376976B1 (ko) | 2000-06-22 | 2000-06-22 | 금속 배선 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0034604A KR100376976B1 (ko) | 2000-06-22 | 2000-06-22 | 금속 배선 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020000952A KR20020000952A (ko) | 2002-01-09 |
KR100376976B1 true KR100376976B1 (ko) | 2003-03-26 |
Family
ID=19673332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0034604A KR100376976B1 (ko) | 2000-06-22 | 2000-06-22 | 금속 배선 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100376976B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100606913B1 (ko) * | 2004-12-29 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서의 트렌치 형성방법 |
KR102576902B1 (ko) | 2021-08-30 | 2023-09-08 | 박준모 | 결로방지 부재를 구비한 연료전지를 이용하는 무인 항공기 |
KR20230033163A (ko) | 2021-08-30 | 2023-03-08 | 박준모 | 충격흡수 부재를 구비한 연료전지를 이용하는 무인 항공기 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0950999A (ja) * | 1995-08-09 | 1997-02-18 | Sony Corp | 半導体装置の製造方法 |
KR970018098A (ko) * | 1995-09-14 | 1997-04-30 | 김광호 | 비감광성 폴리이미드 수지 절연막의 콘택홀 형성방법 |
JPH1056061A (ja) * | 1996-08-12 | 1998-02-24 | Toshiba Corp | 半導体装置の製造方法 |
JP2000114375A (ja) * | 1998-10-09 | 2000-04-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2000150519A (ja) * | 1998-08-31 | 2000-05-30 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2000
- 2000-06-22 KR KR10-2000-0034604A patent/KR100376976B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0950999A (ja) * | 1995-08-09 | 1997-02-18 | Sony Corp | 半導体装置の製造方法 |
KR970018098A (ko) * | 1995-09-14 | 1997-04-30 | 김광호 | 비감광성 폴리이미드 수지 절연막의 콘택홀 형성방법 |
JPH1056061A (ja) * | 1996-08-12 | 1998-02-24 | Toshiba Corp | 半導体装置の製造方法 |
JP2000150519A (ja) * | 1998-08-31 | 2000-05-30 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2000114375A (ja) * | 1998-10-09 | 2000-04-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20020000952A (ko) | 2002-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6743711B2 (en) | Method for forming dual damascene line structure | |
CA1222575A (en) | Semiconductor wafer fabrication | |
TW201919128A (zh) | 半導體裝置的製作方法 | |
KR100376976B1 (ko) | 금속 배선 형성 방법 | |
US20040121578A1 (en) | Method of forming a dual damascene pattern in a semiconductor device | |
JP4082812B2 (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
JPH10284417A (ja) | 絶縁層中のトレンチ内にコンタクトホールを形成する方法及び絶縁層中に相互接続パターンを作成する方法 | |
KR101016855B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
KR100379551B1 (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 | |
US20040248419A1 (en) | Method of manufacturing semiconductor device | |
KR100755126B1 (ko) | 반도체소자의 구리배선 형성 방법 | |
KR100682167B1 (ko) | 금속 배선 형성 방법 | |
KR100776165B1 (ko) | 듀얼다마신 구조를 가지는 반도체 소자의 제조방법 | |
KR100336777B1 (ko) | 반도체소자의 격리영역 형성방법 | |
KR20050079806A (ko) | 반도체 소자의 제조 방법 | |
KR20010063516A (ko) | 비아 퍼스트 듀얼 대머신 공정을 사용한 반도체 소자제조방법 | |
KR20050064328A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR100396697B1 (ko) | 반도체 소자의 제조방법 | |
KR100316181B1 (ko) | 텅스텐플러그형성방법 | |
KR100244404B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
KR20020002700A (ko) | 금속 배선 형성 방법 | |
JPH08316309A (ja) | 半導体装置の製造方法 | |
KR20040037872A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR19980040639A (ko) | 반도체장치의 비트라인 형성방법 | |
JPH07221198A (ja) | キャパシタの下層電極形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |