JPH10284417A - 絶縁層中のトレンチ内にコンタクトホールを形成する方法及び絶縁層中に相互接続パターンを作成する方法 - Google Patents
絶縁層中のトレンチ内にコンタクトホールを形成する方法及び絶縁層中に相互接続パターンを作成する方法Info
- Publication number
- JPH10284417A JPH10284417A JP10083510A JP8351098A JPH10284417A JP H10284417 A JPH10284417 A JP H10284417A JP 10083510 A JP10083510 A JP 10083510A JP 8351098 A JP8351098 A JP 8351098A JP H10284417 A JPH10284417 A JP H10284417A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- trench
- insulating layer
- thickness
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 30
- 238000009413 insulation Methods 0.000 title claims 3
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 128
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 230000035945 sensitivity Effects 0.000 claims abstract description 8
- 230000010355 oscillation Effects 0.000 claims description 34
- 239000004020 conductor Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 2
- 239000000463 material Substances 0.000 abstract description 5
- 238000000206 photolithography Methods 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract description 2
- 239000005368 silicate glass Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000001459 lithography Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000002835 absorbance Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 101100532856 Arabidopsis thaliana SDRA gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000075 oxide glass Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 半導体デバイスの形成のためにレベル間接続
のために使用されるコンタクトホールを形成する際にリ
ソグラフィーにおいてフォトレジストの改善された露光
を提供することである 【解決手段】 フォトレジストの厚さはトレンチがトレ
ンチの外側で光に対して低い感度を有し、かつこのフォ
トレジストの厚さはフォトレジストのドーズ−トゥ−ク
リアー振動曲線中に含まれるほぼ最小値の厚さに一致す
るように選択され、及びトレンチ深さはフォトレジスト
がトレンチの内側で高い感度を有し、かつこのトレンチ
深さは前記振動曲線中に含まれるほぼ最大値の点に一致
するように選択する 【効果】 リソグラフィーマスキングのために使用され
たレジスト材料の不均一な厚さから生じる問題が解決さ
れる
のために使用されるコンタクトホールを形成する際にリ
ソグラフィーにおいてフォトレジストの改善された露光
を提供することである 【解決手段】 フォトレジストの厚さはトレンチがトレ
ンチの外側で光に対して低い感度を有し、かつこのフォ
トレジストの厚さはフォトレジストのドーズ−トゥ−ク
リアー振動曲線中に含まれるほぼ最小値の厚さに一致す
るように選択され、及びトレンチ深さはフォトレジスト
がトレンチの内側で高い感度を有し、かつこのトレンチ
深さは前記振動曲線中に含まれるほぼ最大値の点に一致
するように選択する 【効果】 リソグラフィーマスキングのために使用され
たレジスト材料の不均一な厚さから生じる問題が解決さ
れる
Description
【０００１】
【発明の属する技術分野】本発明は、デバイスを製造す
るための、さらに特に、レジスト層が不均一な厚さを有
する構造を形成させるための、基板表面上にイメージを
転写するためのリソグラフィーに関する。
るための、さらに特に、レジスト層が不均一な厚さを有
する構造を形成させるための、基板表面上にイメージを
転写するためのリソグラフィーに関する。
【０００２】
【従来の技術】半導体製造において、絶縁層、半導体層
及び導体層が基板上に形成される。この多様な層の形成
は、通常の製造技術、例えばシリコンの酸化、注入、蒸
着及びエピタキシャル成長を用いて達成される。このよ
うな技術は、S.M. Sze, VLSI Technology, 2nd ed., Ne
w York, McGraw-Hill, 1988,に記載されており、この文
献は全ての目的のために参照することにより本願明細書
に取り込まれる。個々の層はデバイスを形成する構造及
び空間、例えばトランジスタ、キャパシタ及び抵抗を製
造するためにパターン化される。このデバイスは次いで
所望の電気的機能を達成するために相互接続され、それ
により集積回路（ＩＣ）が製造される。
及び導体層が基板上に形成される。この多様な層の形成
は、通常の製造技術、例えばシリコンの酸化、注入、蒸
着及びエピタキシャル成長を用いて達成される。このよ
うな技術は、S.M. Sze, VLSI Technology, 2nd ed., Ne
w York, McGraw-Hill, 1988,に記載されており、この文
献は全ての目的のために参照することにより本願明細書
に取り込まれる。個々の層はデバイスを形成する構造及
び空間、例えばトランジスタ、キャパシタ及び抵抗を製
造するためにパターン化される。このデバイスは次いで
所望の電気的機能を達成するために相互接続され、それ
により集積回路（ＩＣ）が製造される。
【０００３】リソグラフィーは、構造を規定するために
基板上にイメージを転写する方法である。一般に、例え
ばフォトレジストからなるマスク層が、まず基板の表面
上に形成される。次いでこのマスク層は選択的に露光さ
れる。マスク層の選択的露光は、マスク及び露光源を用
いて達成される。ポジティブ形又はネガティブ形のレジ
ストに依存して、露光された領域又は未露光の領域がエ
ッチングにより除去されて構造が形成される。
基板上にイメージを転写する方法である。一般に、例え
ばフォトレジストからなるマスク層が、まず基板の表面
上に形成される。次いでこのマスク層は選択的に露光さ
れる。マスク層の選択的露光は、マスク及び露光源を用
いて達成される。ポジティブ形又はネガティブ形のレジ
ストに依存して、露光された領域又は未露光の領域がエ
ッチングにより除去されて構造が形成される。
【０００４】デバイスのより著しい集積化への絶えるこ
とのない要求は、より小さな構造サイズを有するより高
密度に集積されたＩＣをもたらした。しかしながら、こ
のような技術の進歩は、デバイス構造体を一貫して及び
正確に形成させることをさらにますます難しくした。例
えば、寸法の減少として多様なデバイス層中の構造体の
位置合わせはより著しい精度を必要とする。さらに、レ
ジストの適正な露光は最小の寸法の構造のイメージの
（つまり、構造のサイズが露光源の波長と等しい）場合
に問題を有する。レジストの露光不足及び／又は露光過
多は欠陥のある又は信頼できな構造をもたらす。このよ
うに、より小さなプロセスウィンドウがこのような構造
のリソグラフィーによるイメージングのために存在す
る。これは、生産の信頼性及び歩留まりを低下させるプ
ロセス制御の問題を引き起こす。
とのない要求は、より小さな構造サイズを有するより高
密度に集積されたＩＣをもたらした。しかしながら、こ
のような技術の進歩は、デバイス構造体を一貫して及び
正確に形成させることをさらにますます難しくした。例
えば、寸法の減少として多様なデバイス層中の構造体の
位置合わせはより著しい精度を必要とする。さらに、レ
ジストの適正な露光は最小の寸法の構造のイメージの
（つまり、構造のサイズが露光源の波長と等しい）場合
に問題を有する。レジストの露光不足及び／又は露光過
多は欠陥のある又は信頼できな構造をもたらす。このよ
うに、より小さなプロセスウィンドウがこのような構造
のリソグラフィーによるイメージングのために存在す
る。これは、生産の信頼性及び歩留まりを低下させるプ
ロセス制御の問題を引き起こす。
【０００５】構造サイズの減少から生じる困難性を明ら
かにするために、レベル間接続（interlevel connectio
n）の議論を行う。一般に、レベル間接続は例えばデュ
アルダマシン法を用いて達成される。このような方法に
おいて、２つの連続するフォトレジスト工程及びエッチ
ング工程が、レベル間接続の形成のために用いられる。
例えば、最初の工程は第１のコンタクト開口又は下方の
層までのビアを形成させるために用いられる。第２のイ
ンライン開口は、次にビア上に導電性ラインの形成のた
めに作られる。次いで、両方の開口はアルミニウムで充
填される。
かにするために、レベル間接続（interlevel connectio
n）の議論を行う。一般に、レベル間接続は例えばデュ
アルダマシン法を用いて達成される。このような方法に
おいて、２つの連続するフォトレジスト工程及びエッチ
ング工程が、レベル間接続の形成のために用いられる。
例えば、最初の工程は第１のコンタクト開口又は下方の
層までのビアを形成させるために用いられる。第２のイ
ンライン開口は、次にビア上に導電性ラインの形成のた
めに作られる。次いで、両方の開口はアルミニウムで充
填される。
【０００６】ほぼ最小の寸法でビア及びトレンチを形成
させたいという願望は、形成されたコンタクトの信頼性
に悪影響を及ぼすという問題を引き起こす。例えば、露
光源からの光は、コンタクトホールを規定するマスク開
口又はレチクルとほとんど等しい波長を有する。このよ
うな構成はこの波長にとってレチクルを通過するのを困
難にし、フォトレジストの不適当な露光又は露光不足を
引き起こす。露光不足のフォトレジストは、コンタクト
ホールがエッチング工程により完全な露出を妨げる。こ
の結果、コンタクトホールはアルミニウムで適切に充填
されず、形成されたコンタクトの信頼性を低下させる。
させたいという願望は、形成されたコンタクトの信頼性
に悪影響を及ぼすという問題を引き起こす。例えば、露
光源からの光は、コンタクトホールを規定するマスク開
口又はレチクルとほとんど等しい波長を有する。このよ
うな構成はこの波長にとってレチクルを通過するのを困
難にし、フォトレジストの不適当な露光又は露光不足を
引き起こす。露光不足のフォトレジストは、コンタクト
ホールがエッチング工程により完全な露出を妨げる。こ
の結果、コンタクトホールはアルミニウムで適切に充填
されず、形成されたコンタクトの信頼性を低下させる。
【０００７】この問題は、接続の後に充填物が加えら
れ、かつこのコンタクトが試験されるまでこのような残
留レジストの検出が困難であるために深刻化する。この
困難性は、不完全なコンタクトを場合により生じるのに
十分な量のフォトレジストがコンタクトホール中に残留
していても、トレンチの頂部及びコンタクトホールの頂
部の両方での限界寸法が測定され、かつ設計仕様の範囲
内であると認められるために生じる。
れ、かつこのコンタクトが試験されるまでこのような残
留レジストの検出が困難であるために深刻化する。この
困難性は、不完全なコンタクトを場合により生じるのに
十分な量のフォトレジストがコンタクトホール中に残留
していても、トレンチの頂部及びコンタクトホールの頂
部の両方での限界寸法が測定され、かつ設計仕様の範囲
内であると認められるために生じる。
【０００８】露光不足の問題の一つの解決策は、フォト
レジストを露光するのに使用する光の強度を増大させる
ことである。これは、コンタクトホールを形成すべき領
域のいくつかを露光過多にすることがある。露光過多は
領域を拡大し、短絡を引き起こしかねない過大なコンタ
クトホールを形成する結果となる。
レジストを露光するのに使用する光の強度を増大させる
ことである。これは、コンタクトホールを形成すべき領
域のいくつかを露光過多にすることがある。露光過多は
領域を拡大し、短絡を引き起こしかねない過大なコンタ
クトホールを形成する結果となる。
【０００９】上記の議論から、ＩＣの製作において、信
頼性のある構造、例えばコンタクトを形成することが望
ましい。
頼性のある構造、例えばコンタクトを形成することが望
ましい。
【００１０】
【発明が解決しようとする課題】本発明の課題は、半導
体デバイスの形成のためのリソグラフィーにおいてフォ
トレジストの改善された露光を提供することである。フ
ォトレジストの露光の改善は、より信頼性のある構造、
例えばレベル間接続のために使用されるコンタクトホー
ルを形成する結果となる。
体デバイスの形成のためのリソグラフィーにおいてフォ
トレジストの改善された露光を提供することである。フ
ォトレジストの露光の改善は、より信頼性のある構造、
例えばレベル間接続のために使用されるコンタクトホー
ルを形成する結果となる。
【００１１】
【課題を解決するための手段】本発明は、コンタクトホ
ールを形成すべきトレンチ内で適当な量の光を得るため
の２つの主要な原則に基づいている。第１は、トレンチ
の外側で露光源からの光に対するフォトレジストの感度
が減少するように、コンタクトホールパターンをプリン
トするために使用されたフォトレジストの厚さを調整す
ることが重要である。コンタクトホール中のフォトレジ
ストのトレンチの外側で光に対する感度が少なければそ
れだけ、コンタクトホール内のフォトレジストの露光は
良好になる。コンタクトホール内のフォトレジストの感
度の調整は、トレンチの外側のフォトレジストの厚さを
変えることにより並びにトレンチ内のフォトレジストの
厚さを変えるためにトレンチの深さを調整することによ
り達成される。本発明により、フォトレジストと関連す
るドーズ−トゥ−クリア振動曲線（dose-to-clearswing
curve）は、トレンチ領域の内側のフォトレジストの厚
さ及び外側のフォトレジストの厚さを決定するために用
いられる。１実施態様において、トレンチ領域の内側及
び外側のフォトレジストの厚さは、トレンチ領域の外側
のフォトレジストが露光源に対してあまり敏感でなくか
つトレンチ内のフォトレジストが露光源に対してより敏
感であるように選択される。
ールを形成すべきトレンチ内で適当な量の光を得るため
の２つの主要な原則に基づいている。第１は、トレンチ
の外側で露光源からの光に対するフォトレジストの感度
が減少するように、コンタクトホールパターンをプリン
トするために使用されたフォトレジストの厚さを調整す
ることが重要である。コンタクトホール中のフォトレジ
ストのトレンチの外側で光に対する感度が少なければそ
れだけ、コンタクトホール内のフォトレジストの露光は
良好になる。コンタクトホール内のフォトレジストの感
度の調整は、トレンチの外側のフォトレジストの厚さを
変えることにより並びにトレンチ内のフォトレジストの
厚さを変えるためにトレンチの深さを調整することによ
り達成される。本発明により、フォトレジストと関連す
るドーズ−トゥ−クリア振動曲線（dose-to-clearswing
curve）は、トレンチ領域の内側のフォトレジストの厚
さ及び外側のフォトレジストの厚さを決定するために用
いられる。１実施態様において、トレンチ領域の内側及
び外側のフォトレジストの厚さは、トレンチ領域の外側
のフォトレジストが露光源に対してあまり敏感でなくか
つトレンチ内のフォトレジストが露光源に対してより敏
感であるように選択される。
【００１２】本発明は、次に、添付図面に関連して記載
された実施例により詳細に説明される。
された実施例により詳細に説明される。
【００１３】図１は頂部表面に誘電性キャップを有する
半導体ボディの断面図を表し、この誘電性キャップはト
レンチを有しており、このトレンチ内でコンタクトホー
ルは、トレンチ内の導電性充填物がボディの特定の領域
と電気的に接触することによりビアを提供しており、及
び図２は本発明による、コンタクトホールのフォトリソ
グラフィーパターンについて規定するパラメータにおい
て重要な役割を果たす振動曲線を表す。
半導体ボディの断面図を表し、この誘電性キャップはト
レンチを有しており、このトレンチ内でコンタクトホー
ルは、トレンチ内の導電性充填物がボディの特定の領域
と電気的に接触することによりビアを提供しており、及
び図２は本発明による、コンタクトホールのフォトリソ
グラフィーパターンについて規定するパラメータにおい
て重要な役割を果たす振動曲線を表す。
【００１４】
【実施例】本発明は、デバイスを製造するために基板中
又は基板上に構造体をプリント及び形成させるために用
いられるリソグラフィーに関する。議論のために、本発
明は集積回路、例えばＤＲＡＭ、ＳＲＡＭ及びＳＤＲＡ
Ｍを含めたメモリーデバイス中のレベル間接続の形成に
関連して説明する。しかしながら、本発明はより広い適
用範囲を有している。単なる例として、本発明は基板表
面中又は基板表面上に高い信頼性で構造体を形成するこ
とができる。特に、本発明はリソグラフィーマスキング
のために使用されたレジスト材料の不均一な厚さから生
じる問題を解決する。
又は基板上に構造体をプリント及び形成させるために用
いられるリソグラフィーに関する。議論のために、本発
明は集積回路、例えばＤＲＡＭ、ＳＲＡＭ及びＳＤＲＡ
Ｍを含めたメモリーデバイス中のレベル間接続の形成に
関連して説明する。しかしながら、本発明はより広い適
用範囲を有している。単なる例として、本発明は基板表
面中又は基板表面上に高い信頼性で構造体を形成するこ
とができる。特に、本発明はリソグラフィーマスキング
のために使用されたレジスト材料の不均一な厚さから生
じる問題を解決する。
【００１５】図１に関して、半導体ボディ（一般にシリ
コンからなる）１０が示されており、その半導体ボディ
内に集積回路が形成される。ボディ１０はその頂部表面
１２上に、一般に誘電性の例えばシリケートガラス又は
多層絶縁体のような絶縁層（誘電性キャップ）１４を有
しており、シリコンボディ１０の表面を不活性化してい
る。層１４を有するボディ１０は基板として表すことが
できる。
コンからなる）１０が示されており、その半導体ボディ
内に集積回路が形成される。ボディ１０はその頂部表面
１２上に、一般に誘電性の例えばシリケートガラス又は
多層絶縁体のような絶縁層（誘電性キャップ）１４を有
しており、シリコンボディ１０の表面を不活性化してい
る。層１４を有するボディ１０は基板として表すことが
できる。
【００１６】誘電性キャップ１４は、トレンチ１６（鎖
線で示される）が設けられ、このトレンチは、導電ライ
ンを提供するために最終的に導体で充填されることにな
り、この導電ラインはシリコンボディ１０の頂部表面１
２上を走行し、かつ誘電キャップ１４の厚さを残すこと
によりシリコンボディから電気的に絶縁されている。ト
レンチ１６は、コンタクトホール１８（破線で示され
る）も有しており、このコンタクトホールも同様に、ト
レンチ１６中の導体の延長である導電性材料で充填され
る。コンタクトホールを充填するために使用される導電
性材料は、例えばアルミニウム（Ａｌ）合金、タングス
テン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、ケイ化チタ
ン及び窒化チタンのような金属誘導体、又は相互接続の
形成のために使用される他の導電性材料を含む。コンタ
クトホール１８は誘電性層１４の残りの厚さを通過する
ビアを形成し、ホール１８内の導電性充填物がボディ１
０の頂部表面１２での局所的領域２０と低抵抗接続を作
り出すことができる。例えば、このような領域２０はト
ランジスタのソース、ドレイン又はゲートに相当する
か、又はボディ１０中に組み込まれた集積回路内のノー
ドに相当することができる。
線で示される）が設けられ、このトレンチは、導電ライ
ンを提供するために最終的に導体で充填されることにな
り、この導電ラインはシリコンボディ１０の頂部表面１
２上を走行し、かつ誘電キャップ１４の厚さを残すこと
によりシリコンボディから電気的に絶縁されている。ト
レンチ１６は、コンタクトホール１８（破線で示され
る）も有しており、このコンタクトホールも同様に、ト
レンチ１６中の導体の延長である導電性材料で充填され
る。コンタクトホールを充填するために使用される導電
性材料は、例えばアルミニウム（Ａｌ）合金、タングス
テン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、ケイ化チタ
ン及び窒化チタンのような金属誘導体、又は相互接続の
形成のために使用される他の導電性材料を含む。コンタ
クトホール１８は誘電性層１４の残りの厚さを通過する
ビアを形成し、ホール１８内の導電性充填物がボディ１
０の頂部表面１２での局所的領域２０と低抵抗接続を作
り出すことができる。例えば、このような領域２０はト
ランジスタのソース、ドレイン又はゲートに相当する
か、又はボディ１０中に組み込まれた集積回路内のノー
ドに相当することができる。
【００１７】トレンチ１４中の導電性充填物により形成
される導電性ラインは、一般に導電性ラインの複雑なネ
ットワークの一部であり、これは集積回路のネットワー
クの相互接続を形成する。複雑な集積回路中では、ボデ
ィ１０の表面１２上の異なるレベルに関して複数の相互
接続メタライゼーションが存在することがある。
される導電性ラインは、一般に導電性ラインの複雑なネ
ットワークの一部であり、これは集積回路のネットワー
クの相互接続を形成する。複雑な集積回路中では、ボデ
ィ１０の表面１２上の異なるレベルに関して複数の相互
接続メタライゼーションが存在することがある。
【００１８】一般に、トレンチ１６はフォトリソグラフ
ィー法により形成され、その際フォトレジスト層は、ボ
ディ１０の表面１２をカバーする誘電性キャップ１４上
に設置される。トレンチについて所望のパターンに一致
する光のパターンは、フォトレジストを適正に露光する
ためにフォトレジスト上でフォーカスされる。このよう
な露光の後、フォトレジストの未露光の部分はエッチン
グで選択的に除去され、フォトレジストのパターンが生
じる。次に、このパターンを描かれたフォトレジストを
マスクとして誘電性キャップ１４中にトレンチを例えば
反応性イオンエッチング（ＲＩＥ）により選択的にエッ
チングするために使用する。ＲＩＥは誘電性キャップの
一部を除去してトレンチを形成する。残りの部分の誘電
性キャップはトレンチ中の導電性材料を下層と絶縁する
ために用いられる。
ィー法により形成され、その際フォトレジスト層は、ボ
ディ１０の表面１２をカバーする誘電性キャップ１４上
に設置される。トレンチについて所望のパターンに一致
する光のパターンは、フォトレジストを適正に露光する
ためにフォトレジスト上でフォーカスされる。このよう
な露光の後、フォトレジストの未露光の部分はエッチン
グで選択的に除去され、フォトレジストのパターンが生
じる。次に、このパターンを描かれたフォトレジストを
マスクとして誘電性キャップ１４中にトレンチを例えば
反応性イオンエッチング（ＲＩＥ）により選択的にエッ
チングするために使用する。ＲＩＥは誘電性キャップの
一部を除去してトレンチを形成する。残りの部分の誘電
性キャップはトレンチ中の導電性材料を下層と絶縁する
ために用いられる。
【００１９】ＲＩＥは誘電性キャップ中でトレンチを形
成させるために異方性エッチングを行うことができ、ト
レンチはエッチング技術に応じてほぼ垂直か又は適当な
テーパになった側壁を有する。この技術は多数のバリエ
ーションが可能である。例えばいくつかの場合に、誘電
性キャップを最初にマスクとして用いることができる材
料層でカバーし、この材料層にパターンを描くためにフ
ォトレジストプロセスを使用し、この層をパターンを描
いた後に、誘電性層に選択的にパターンを描くためにマ
スクとして使用する。もう一つは、リソグラフィーを使
用し、未露光のフォトレジストをエッチングし、照射さ
れたフォトレジストはマスクを形成するために残留す
る。
成させるために異方性エッチングを行うことができ、ト
レンチはエッチング技術に応じてほぼ垂直か又は適当な
テーパになった側壁を有する。この技術は多数のバリエ
ーションが可能である。例えばいくつかの場合に、誘電
性キャップを最初にマスクとして用いることができる材
料層でカバーし、この材料層にパターンを描くためにフ
ォトレジストプロセスを使用し、この層をパターンを描
いた後に、誘電性層に選択的にパターンを描くためにマ
スクとして使用する。もう一つは、リソグラフィーを使
用し、未露光のフォトレジストをエッチングし、照射さ
れたフォトレジストはマスクを形成するために残留す
る。
【００２０】トレンチを形成させた後、次いでコンタク
トホールは下層へ接続させたい領域に形成される。コン
タクトホールの形成は主に、トレンチのパターンの形成
について記載された、より早期のフォトリソグラフィー
法を繰り返す必要がある。しかしながら、溝が存在する
ために誘電性キャップの頂部表面がスムーズな平坦面で
はないことを認めることができる。その結果、フォトレ
ジストを誘電性キャップ上に、一般にスピンドライプロ
セスにより設置し、かつ頂部表面を平滑化した後、フォ
トレジストの層は均一な厚さではなく、むしろトレンチ
を埋めているためトレンチの深さだけより厚くなってい
る。コンタクトホールを成形すべきトレンチ１６内の領
域で、フォトレジストの厚さは、トレンチのないところ
よりもより厚い。従って、より薄い部分のフォトレジス
トよりもより厚い部分のフォトレジストを十分に露光す
るのは困難である。不利なことに、十分に露光されなか
った全てのフォトレジストは、露光されたフォトレジス
トを選択的にエッチングにより除去する次の工程の間に
残留する。このフォトレジストが残留している場合に
は、誘電性キャップを通過する所望のビアを完全にエッ
チングにより取り除くことができず、不完全な接続が生
じてしまう。
トホールは下層へ接続させたい領域に形成される。コン
タクトホールの形成は主に、トレンチのパターンの形成
について記載された、より早期のフォトリソグラフィー
法を繰り返す必要がある。しかしながら、溝が存在する
ために誘電性キャップの頂部表面がスムーズな平坦面で
はないことを認めることができる。その結果、フォトレ
ジストを誘電性キャップ上に、一般にスピンドライプロ
セスにより設置し、かつ頂部表面を平滑化した後、フォ
トレジストの層は均一な厚さではなく、むしろトレンチ
を埋めているためトレンチの深さだけより厚くなってい
る。コンタクトホールを成形すべきトレンチ１６内の領
域で、フォトレジストの厚さは、トレンチのないところ
よりもより厚い。従って、より薄い部分のフォトレジス
トよりもより厚い部分のフォトレジストを十分に露光す
るのは困難である。不利なことに、十分に露光されなか
った全てのフォトレジストは、露光されたフォトレジス
トを選択的にエッチングにより除去する次の工程の間に
残留する。このフォトレジストが残留している場合に
は、誘電性キャップを通過する所望のビアを完全にエッ
チングにより取り除くことができず、不完全な接続が生
じてしまう。
【００２１】本発明は、この状況を改善することにつと
めている。主に、誘電性キャップ上に設置されたフォト
レジストの厚さと、トレンチの深さのためにより厚くな
っているトレンチ内へ延びているフォトレジストの厚さ
の両方を、他方との関連で適当に調整する必要がある。
トレンチ内へ延びているフォトレジストの厚さはトレン
チの深さを適当に選択する必要がある。
めている。主に、誘電性キャップ上に設置されたフォト
レジストの厚さと、トレンチの深さのためにより厚くな
っているトレンチ内へ延びているフォトレジストの厚さ
の両方を、他方との関連で適当に調整する必要がある。
トレンチ内へ延びているフォトレジストの厚さはトレン
チの深さを適当に選択する必要がある。
【００２２】この厚さをどのように選択するかを説明す
る前に、誘電性にキャップされたボディ１０上のフォト
レジストの好ましい特性を簡単に議論するのが望まし
い。
る前に、誘電性にキャップされたボディ１０上のフォト
レジストの好ましい特性を簡単に議論するのが望まし
い。
【００２３】まず、ボディ及び誘電性キャップはフォト
レジストを露光するために使用すべき光に対して低い吸
光度を有するべきであり、キャップ及びボディの多様な
層による吸光度が低ければそれだけ、システムの振動曲
線特性の発振又は振動が大きくなる。振動曲線は次のよ
うに説明される。付加的に、ボディ１０上のフォトレジ
ストの厚さを制御することができるため、振動曲線中の
最小値に厳密に近づけて設定できることが重要であり、
これは本発明の２つの基本的な基準特性のうちの一つで
ある。これは通常、ボディの表面上の他の層の厚さ、特
に露光された光が通過する透明層の厚さを制御できる必
要がある。
レジストを露光するために使用すべき光に対して低い吸
光度を有するべきであり、キャップ及びボディの多様な
層による吸光度が低ければそれだけ、システムの振動曲
線特性の発振又は振動が大きくなる。振動曲線は次のよ
うに説明される。付加的に、ボディ１０上のフォトレジ
ストの厚さを制御することができるため、振動曲線中の
最小値に厳密に近づけて設定できることが重要であり、
これは本発明の２つの基本的な基準特性のうちの一つで
ある。これは通常、ボディの表面上の他の層の厚さ、特
に露光された光が通過する透明層の厚さを制御できる必
要がある。
【００２４】この基準はしばしば完全には満たすことが
できない、使用する必要のある一方の層による過剰な吸
光度のため、透明層の一方の層、例えば二酸化ケイ素層
の厚さを制御することができないか、又は透明膜の下の
トポグラフィーが透明塗膜の所望に制御された厚さの設
定を不可能にするためである。このような場合に、不透
明な反射膜、例えば多結晶シリコンの薄層をシリコンボ
ディの頂部表面上に設置して、このように制御不能な効
果の重大性を減少させかつトレンチの底部と頂部との間
の十分に制御された相の関係を設定するのが有利である
と判明している。
できない、使用する必要のある一方の層による過剰な吸
光度のため、透明層の一方の層、例えば二酸化ケイ素層
の厚さを制御することができないか、又は透明膜の下の
トポグラフィーが透明塗膜の所望に制御された厚さの設
定を不可能にするためである。このような場合に、不透
明な反射膜、例えば多結晶シリコンの薄層をシリコンボ
ディの頂部表面上に設置して、このように制御不能な効
果の重大性を減少させかつトレンチの底部と頂部との間
の十分に制御された相の関係を設定するのが有利である
と判明している。
【００２５】図２は、フォトレジストの厚さ（μｍ）が
ｘ座標であり、ドーズ−トゥ−クリアー（ｍＪ／ｃ
ｍ2）がｙ座標である典型的な振動曲線グラフを表す。
振動曲線はフォトレジストの厚さに対するリソグラフィ
ー系のパラメータをプロットするためのいずれか１つの
曲線である。描かれた特定の振動曲線はドーズ−トゥ−
クリアー（フォトレジストの特定の厚さを十分に露光す
るために必要な光の量）に対するフォトレジストの厚さ
をプロットする。このような振動曲線は特定のフォトレ
ジストについて使用者により試験的に導き出すことがで
きるか、又はフォトレジストの供給者により用意され
る。
ｘ座標であり、ドーズ−トゥ−クリアー（ｍＪ／ｃ
ｍ2）がｙ座標である典型的な振動曲線グラフを表す。
振動曲線はフォトレジストの厚さに対するリソグラフィ
ー系のパラメータをプロットするためのいずれか１つの
曲線である。描かれた特定の振動曲線はドーズ−トゥ−
クリアー（フォトレジストの特定の厚さを十分に露光す
るために必要な光の量）に対するフォトレジストの厚さ
をプロットする。このような振動曲線は特定のフォトレ
ジストについて使用者により試験的に導き出すことがで
きるか、又はフォトレジストの供給者により用意され
る。
【００２６】フォトレジストを露光することは、部分的
に吸光する材料（フォトレジスト）の膜を通して露光さ
れる光の伝搬を必要とし、この材料は部分的に反射性の
薄層として設置されている。この伝搬は干渉効果を生
じ、この干渉効果はドーズ−トゥ−クリアー（プロット
された厚さのフォトレジストを十分に露光するのに必要
な線量）中の正弦変化を生じ、これをドーズ−トゥ−ク
リアー振動曲線と表す。この振動曲線は、トレンチ内へ
入射する光が最大になるように、適当なフォトレジスト
の厚さ及びトレンチの深さを選択するために本発明によ
り使用され、トレンチ内のフォトレジストの露光におい
て有効に利用される。
に吸光する材料（フォトレジスト）の膜を通して露光さ
れる光の伝搬を必要とし、この材料は部分的に反射性の
薄層として設置されている。この伝搬は干渉効果を生
じ、この干渉効果はドーズ−トゥ−クリアー（プロット
された厚さのフォトレジストを十分に露光するのに必要
な線量）中の正弦変化を生じ、これをドーズ−トゥ−ク
リアー振動曲線と表す。この振動曲線は、トレンチ内へ
入射する光が最大になるように、適当なフォトレジスト
の厚さ及びトレンチの深さを選択するために本発明によ
り使用され、トレンチ内のフォトレジストの露光におい
て有効に利用される。
【００２７】各振動の振幅がフォトレジスト厚さと共に
増大し、対応するドーズ−トゥ−クリアーレベルはフォ
トレジストの厚さの増加と共に増大することが注目され
る。
増大し、対応するドーズ−トゥ−クリアーレベルはフォ
トレジストの厚さの増加と共に増大することが注目され
る。
【００２８】前記したように、他の多様な特性も重要で
ある。基板及びフォトレジストが設置される誘電性キャ
ップの反射率が高ければそれだけ、振動の振幅もより大
きくなるため、基板は高い反射率を提供することが一般
に望ましい。重要な他のファクターは、フォトレジスト
の厚さが、露光する光の有利に低い強度で作業すること
ができるドーズ−トゥ−クリアーの光の強度を必要とす
ることである。
ある。基板及びフォトレジストが設置される誘電性キャ
ップの反射率が高ければそれだけ、振動の振幅もより大
きくなるため、基板は高い反射率を提供することが一般
に望ましい。重要な他のファクターは、フォトレジスト
の厚さが、露光する光の有利に低い強度で作業すること
ができるドーズ−トゥ−クリアーの光の強度を必要とす
ることである。
【００２９】このことを考慮すると共に、使用すべき特
定のレジストに対して利用できる振動曲線は、一般に次
のように生じる。
定のレジストに対して利用できる振動曲線は、一般に次
のように生じる。
【００３０】最初に、使用すべき所望のトレンチ深さを
計算する。一般に、この深さは、トレンチ内で回路素子
の相互接続として使用すべき導電性充填剤についての適
当なコンダクタンスが達成できるために０．４〜０．８
マイクロメータの範囲内にあるべきである。これは一般
に、図２の振動曲線のｘ軸に関して、振動曲線の約４．
５〜７．５の発振（振動）の間隔になる。さらに、トレ
ンチの頂部及び底部の間の振動曲線中での１８０゜の位
相差を設定するために、最適トレンチ深さＤは、不透明
な材料例えばポリシリコン中で、又は前記されているよ
うに（例えばポリシリコンの）反射性の不透明相がボデ
ィ１０上に設置されている場合には、エッチングされる
トレンチについて次の関係を満たす必要がある： Ｄ＝［（２Ｎ＋１）Ｏ］／４ｎr 等式１ ［式中、Ｎは所望の範囲内で厚さを提供するために選択
された整数であり、Ｏは露光する光の波長であり、ｎr
はフォトレジストの屈折率である］。
計算する。一般に、この深さは、トレンチ内で回路素子
の相互接続として使用すべき導電性充填剤についての適
当なコンダクタンスが達成できるために０．４〜０．８
マイクロメータの範囲内にあるべきである。これは一般
に、図２の振動曲線のｘ軸に関して、振動曲線の約４．
５〜７．５の発振（振動）の間隔になる。さらに、トレ
ンチの頂部及び底部の間の振動曲線中での１８０゜の位
相差を設定するために、最適トレンチ深さＤは、不透明
な材料例えばポリシリコン中で、又は前記されているよ
うに（例えばポリシリコンの）反射性の不透明相がボデ
ィ１０上に設置されている場合には、エッチングされる
トレンチについて次の関係を満たす必要がある： Ｄ＝［（２Ｎ＋１）Ｏ］／４ｎr 等式１ ［式中、Ｎは所望の範囲内で厚さを提供するために選択
された整数であり、Ｏは露光する光の波長であり、ｎr
はフォトレジストの屈折率である］。
【００３１】下方が平らな反射表面を有する酸化ケイ素
ガラスのような透明材料中へトレンチをエッチングする
場合、最適トレンチ深さＤは次の式を満たす必要があ
る： Ｄ＝［（２Ｎ＋１）Ｏ］／４ｎp 等式２ ［式中、ｎp＝ｎr／ｎs、ｎsは透明被膜の屈折率であ
る］。
ガラスのような透明材料中へトレンチをエッチングする
場合、最適トレンチ深さＤは次の式を満たす必要があ
る： Ｄ＝［（２Ｎ＋１）Ｏ］／４ｎp 等式２ ［式中、ｎp＝ｎr／ｎs、ｎsは透明被膜の屈折率であ
る］。
【００３２】本発明により、設計者は、リソグラフィー
で使用するためのフォトレジストを選択し、前記の種類
の振動曲線を利用する。
で使用するためのフォトレジストを選択し、前記の種類
の振動曲線を利用する。
【００３３】設計パラメータとしては、トレンチ深さの
範囲が存在し、このトレンチ深さは相互接続ネットワー
クの所望の低い抵抗を提供するために十分な導電性充填
剤について十分な厚さがある範囲が適している。まず、
トレンチの適当な深さ（Ｄ）を見つけるために等式１又
は２が使用される。等式の選択はフォトレジストが支持
される層が透明か不透明かに依存する。Ｄの値が測定さ
れれば、設計者は次いで図２の振動曲線の１つの振動上
のピーク、例えばトレンチなしのフォトレジストの厚さ
についての振動３２の参照番号３０によって示されるピ
ークを見つけ、このピークはトレンチについて選択され
た深さに適合する厚さだけ他の振動中の天底（最低
点）、例えば振動３６上の天底３４から離れている。一
般にこの距離は振動曲線の４．５〜７．５周期（振動）
であり、これは０．２〜０．５μｍの間のトレンチ深さ
に相当する。露光する光の強度はフォトレジストをクリ
アするため（to clear）に十分であるべきで、振動曲線
から容易に決定される。
範囲が存在し、このトレンチ深さは相互接続ネットワー
クの所望の低い抵抗を提供するために十分な導電性充填
剤について十分な厚さがある範囲が適している。まず、
トレンチの適当な深さ（Ｄ）を見つけるために等式１又
は２が使用される。等式の選択はフォトレジストが支持
される層が透明か不透明かに依存する。Ｄの値が測定さ
れれば、設計者は次いで図２の振動曲線の１つの振動上
のピーク、例えばトレンチなしのフォトレジストの厚さ
についての振動３２の参照番号３０によって示されるピ
ークを見つけ、このピークはトレンチについて選択され
た深さに適合する厚さだけ他の振動中の天底（最低
点）、例えば振動３６上の天底３４から離れている。一
般にこの距離は振動曲線の４．５〜７．５周期（振動）
であり、これは０．２〜０．５μｍの間のトレンチ深さ
に相当する。露光する光の強度はフォトレジストをクリ
アするため（to clear）に十分であるべきで、振動曲線
から容易に決定される。
【００３４】しばしば最良の適合のために、ピーク及び
天底値及び／又は計算された理想トレンチ深さをわずか
に動かす必要がある。いくらかの場合には、若干の改良
がコンタクトホールの領域中でトレンチをわずかに広げ
ることにより達成することができる。極端な不適合の場
合には、より適当な振動曲線を有するフォトレジストに
変える必要があるか、又は使用する光の波長を、より良
好に適合する適当な波長に変える必要がある。
天底値及び／又は計算された理想トレンチ深さをわずか
に動かす必要がある。いくらかの場合には、若干の改良
がコンタクトホールの領域中でトレンチをわずかに広げ
ることにより達成することができる。極端な不適合の場
合には、より適当な振動曲線を有するフォトレジストに
変える必要があるか、又は使用する光の波長を、より良
好に適合する適当な波長に変える必要がある。
【００３５】トレンチ１６の深さ及びフォトレジスト１
４の厚さを前記したように選択することにより、トレン
チ１６の底部に達する露光された光の量を最大にし、か
つ、コンタクトホール１８を形成するトレンチ１６内に
存在するフォトレジストの量を最小にするのが好まし
い。
４の厚さを前記したように選択することにより、トレン
チ１６の底部に達する露光された光の量を最大にし、か
つ、コンタクトホール１８を形成するトレンチ１６内に
存在するフォトレジストの量を最小にするのが好まし
い。
【００３６】前記した本発明の特別な実施態様は発明の
一般的原則を示しただけであり、前記した原則に矛盾し
ない多様な変法は当業者によって行うことができる。
一般的原則を示しただけであり、前記した原則に矛盾し
ない多様な変法は当業者によって行うことができる。
【図１】本発明による、トレンチ及びコンタクトホール
を有する半導体ボディを示す断面図。
を有する半導体ボディを示す断面図。
【図２】本発明による、振動曲線をグラフで表す図。
１０ 半導体ボディ １２ 頂部表面 １４ 誘電性層（誘電性キャップ） １６ トレンチ １８ コンタクトホール ２０ 領域 ３０ ピーク ３２ 振動 ３４ 天底 ３６ 振動
Claims (17)
- 【請求項１】 導電性接続を設ける必要がある集積回路
の構成要素を有する半導体ボディ上に設置された絶縁層
中のトレンチ内にコンタクトホールを形成する方法にお
いて、次の工程：絶縁層上にフォトレジスト層を設置
し；フォトレジスト中にコンタクトホールの所望のパタ
ーンを形成するように光でフォトレジスト層を照射し；
フォトレジスト中及び絶縁層中のコンタクトホールの所
望のパターンをエッチングし；及びその際、フォトレジ
ストの厚さはトレンチがトレンチの外側で光に対して低
い感度を有するように、かつこのフォトレジストの厚さ
はフォトレジストのドーズ−トゥ−クリアー振動曲線中
に含まれるほぼ最小値の厚さに一致するように選択さ
れ、及びトレンチ深さはフォトレジストがトレンチの内
側で高い感度を有するように、かつこのトレンチ深さは
前記振動曲線中に含まれるほぼ最大値の点に一致するよ
うに選択される、からなる絶縁層中のトレンチ内にコン
タクトホールを形成する方法。 - 【請求項２】 相互接続すべき回路素子を備えた半導体
ボディの表面上に拡がる絶縁層中に相互接続パターンを
作成する方法において、前記方法が次の工程：導体で充
填されるべきトレンチを絶縁層中に形成し、このトレン
チがボディ中の回路素子の導電性の相互接続を提供し；
フォトレジスト層を絶縁層上に設置し、このフォトレジ
スト層はトレンチを充填し、絶縁層上に実際に平らな表
面を形成させ；絶縁層を通過してボディ中の回路素子に
達するビアを作成するために、フォトレジストを光を用
いてトレンチ内にコンタクトホールを形成するように設
計されたパターンで露光し；所望のコンタクトホールの
領域を露出させるためにパターンを現像し；トレンチ内
のコンタクトホールをエッチングし；及び相互接続パタ
ーンを作成するために絶縁層中のトレンチ及びビアを導
体で充填し；その際、フォトレジストの厚さはトレンチ
がトレンチの外側で光に対して低い感度を有するよう
に、かつこのフォトレジストの厚さはフォトレジストの
ドーズ−トゥ−クリアー振動曲線中に含まれるほぼ最小
値の厚さに一致するように選択され、及びトレンチ深さ
はフォトレジストがトレンチの内側で高い感度を有する
ように、かつこのトレンチ深さは前記振動曲線中に含ま
れるほぼ最大値の点に一致するように選択される、から
なる絶縁層中に相互接続パターンを作成する方法。 - 【請求項３】 フォトレジストが反射性の不透明な基板
上に設置されている場合、トレンチは式 ［（２Ｎ＋１）Ｏ］／４ｎr ［式中、Ｎは整数を表し、Ｏは露光する光の波長を表
し、ｎrはフォトレジストの屈折率を表す］により与え
られる深さＤで形成されることを特徴とする、請求項２
記載の方法。 - 【請求項４】 トレンチが存在しないフォトレジストの
厚さが、フォトレジストのドーズ−トゥ−クリアー振動
曲線の１つの振動中のピークに一致し、この厚さは振動
曲線の別の振動中の天底でのフォトレジストの厚さより
もトレンチの深さだけ小さい、請求項３記載の方法。 - 【請求項５】 ドーズ−トゥ−クリアー振動曲線のほぼ
４．５〜７．５の振動曲線の間であるトレンチ深厚を規
定するようにＮを選択する、請求項４記載の方法。 - 【請求項６】 フォトレジストの厚さを５．５の振動曲
線に一致するように選択する、請求項５記載の方法。 - 【請求項７】 フォトレジストが基板の透明層上に設置
されている場合、トレンチは式 ［（２Ｎ＋１）Ｏ］／４ｎｐ ［式中、Ｎは整数を表し、Ｏは露光する光の波長を表
し、ｎｐはフォトレジストの屈折率対絶縁層の透明部分
の屈折率の比を表す］により与えられる深さＤで形成さ
れることを特徴とする、請求項２記載の方法。 - 【請求項８】 トレンチが存在しないフォトレジストの
厚さが、フォトレジストのドーズ−トゥ−クリアー振動
曲線の１つの振動中のピークに一致し、この厚さは振動
曲線の別の振動中の天底でのフォトレジストの厚さより
もトレンチの深さだけ小さい、請求項７記載の方法。 - 【請求項９】 ドーズ−トゥ−クリアー振動曲線のほぼ
４．５〜７．５の振動曲線の間であるトレンチ深厚を規
定するようにＮを選択する、請求項８記載の方法。 - 【請求項１０】 フォトレジストの厚さを５．５の振動
曲線に一致するように選択する、請求項９記載の方法。 - 【請求項１１】 相互接続すべき回路素子を備えた半導
体ボディの表面上に拡がり、かつ本質的に不透明である
絶縁層中に相互接続パターンを作成する方法において、
次の工程：導体で充填され、ボディ中の回路素子の導電
性の相互接続が提供されるべきトレンチを絶縁層中に形
成し；フォトレジスト層を絶縁層上に設置し、このフォ
トレジスト層はトレンチを充填し、絶縁層上に実際に平
らな表面を形成させ；絶縁層を通過してボディ中の回路
素子に達するビアを作成するために、フォトレジストを
光を用いてトレンチ内にコンタクトホールを形成するよ
うに設計されたパターンで露光し；所望のコンタクトホ
ールの領域を露出させるためにパターンを現像し；トレ
ンチ内のコンタクトホールをエッチングし；相互接続パ
ターンを作成するために絶縁層中のトレンチ及びビアを
導体で充填し；及びその際、トレンチは式 ［（２Ｎ＋１）Ｏ］／４ｎr ［式中、Ｎは整数を表し、Ｏは露光する光の波長を表
し、ｎrはフォトレジストの屈折率を表す］により与え
られる深さＤで形成され、トレンチが存在しないフォト
レジストの厚さが、フォトレジストのドーズ−トゥ−ク
リアー振動曲線の１つの振動中のピークに一致し、この
厚さは振動曲線の別の振動中の天底でのフォトレジスト
の厚さよりもトレンチ深さだけ小さい、からなる絶縁層
中に相互接続パターンを作成する方法。 - 【請求項１２】 半導体ボディがシリコンであり、絶縁
層はシリコンの酸化物の誘電性キャップである、請求項
１１記載の方法。 - 【請求項１３】 ドーズ−トゥ−クリアー振動曲線のほ
ぼ４．５〜７．５の振動曲線の間であるトレンチ深厚を
規定するようにＮを選択する、請求項１１記載の方法。 - 【請求項１４】 フォトレジストの厚さを５．５の振動
曲線に一致するように選択する、請求項１１記載の方
法。 - 【請求項１５】 相互接続すべき回路素子を備えた半導
体ボディの表面上に拡がり、かつ本質的に透明である表
面部分を有する絶縁層中に相互接続パターンを製造する
方法において、次の工程：導体で充填され、ボディ中の
回路素子の導電性の相互接続が提供されるべきトレンチ
を絶縁層中に形成し；フォトレジスト層を絶縁層上に設
置し、このフォトレジスト層はトレンチを充填し、絶縁
層上に実際に平らな表面を形成させ；絶縁層を通過して
ボディ中の回路素子に達するビアを作成するために、フ
ォトレジストを光を用いてトレンチ内にコンタクトホー
ルを形成するように設計されたパターンで露光し；所望
のコンタクトホールの領域を露出させるためにパターン
を現像し；トレンチ内のコンタクトホールをエッチング
し；相互接続パターンを作成するために絶縁層中のトレ
ンチ及びビアを導体で充填し；及びその際、トレンチは
式 ［（２Ｎ＋１）Ｏ］／４ｎp ［式中、Ｎは整数を表し、Ｏは露光する光の波長を表
し、ｎpはフォトレジストの屈折率対絶縁層の透明部分
の屈折率の比を表す］により与えられる深さＤで形成さ
れ、トレンチが存在しないフォトレジストの厚さが、フ
ォトレジストのドーズ−トゥ−クリアー振動曲線の１つ
の振動中のピークに一致し、この厚さは振動曲線の別の
振動中の天底でのフォトレジストの厚さよりもトレンチ
深さだけ小さい、からなる絶縁層中に相互接続パターン
を作成する方法。 - 【請求項１６】 導電性接続を設ける必要がある集積回
路の構成要素を備えた半導体ボディ上に設置される絶縁
層中のトレンチ内にコンタクトホールを形成する方法に
おいて、絶縁層が必要とされる光に対して透明である場
合、次の工程：フォトレジスト層を絶縁層上に設置し；
フォトレジスト中にコンタクトホールの所望のパターン
を形成するようにフォトレジスト層を光を用いて照射
し、 フォトレジスト中及び絶縁層中のコンタクトホールの所
望のパターンをエッチングし；及びその際、トレンチは
式 ［（２Ｎ＋１）Ｏ］／４ｎp ［式中、Ｎは整数を表し、Ｏは露光する光の波長を表
し、ｎpはフォトレジストの屈折率対絶縁層の透明部分
の屈折率の比を表す］により与えられる深さＤで形成さ
れ、トレンチが存在しないフォトレジストの厚さが、フ
ォトレジストのドーズ−トゥ−クリアー振動曲線の１つ
の振動中のピークに一致し、この厚さは振動曲線の別の
振動中の天底でのフォトレジストの厚さよりもトレンチ
深さだけ小さい、からなる絶縁層中のトレンチ内にコン
タクトホールを形成する方法。 - 【請求項１７】 導電性接続を設ける必要がある集積回
路の構成要素を備えた半導体ボディ上に設置される不透
明な絶縁層中のトレンチ内にコンタクトホールを形成す
る方法において、次の工程：フォトレジスト層を絶縁層
上に設置し；フォトレジスト中にコンタクトホールの所
望のパターンを形成するようにフォトレジスト層を光を
用いて照射し、 フォトレジスト中及び絶縁層中のコンタクトホールの所
望のパターンをエッチングし；及びその際、トレンチは
式 ［（２Ｎ＋１）Ｏ］／４ｎr ［式中、Ｎは整数を表し、Ｏは露光する光の波長を表
し、ｎrはフォトレジストの屈折率を表す］により与え
られる深さＤで形成され、トレンチが存在しない箇所の
フォトレジストの厚さが、フォトレジストのドーズ−ト
ゥ−クリアー振動曲線の１つの振動中のピークに一致
し、この厚さは振動曲線の別の振動中の天底でのフォト
レジストの厚さよりもトレンチの深さだけ小さい、から
なる絶縁層中のトレンチ内にコンタクトホールを形成す
る方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/829,575 US6025116A (en) | 1997-03-31 | 1997-03-31 | Etching of contact holes |
| US08/829575 | 1997-03-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284417A true JPH10284417A (ja) | 1998-10-23 |
Family
ID=25254903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10083510A Withdrawn JPH10284417A (ja) | 1997-03-31 | 1998-03-30 | 絶縁層中のトレンチ内にコンタクトホールを形成する方法及び絶縁層中に相互接続パターンを作成する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6025116A (ja) |
| EP (1) | EP0869550A3 (ja) |
| JP (1) | JPH10284417A (ja) |
| KR (1) | KR100475472B1 (ja) |
| CN (1) | CN1150598C (ja) |
| TW (1) | TW386247B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9916730D0 (en) * | 1999-07-16 | 1999-09-15 | Mitel Semiconductor Ltd | Integrated circuit manufacture |
| US6306769B1 (en) * | 2000-01-31 | 2001-10-23 | Advanced Micro Devices | Use of dual patterning masks for printing holes of small dimensions |
| KR100686228B1 (ko) * | 2000-03-13 | 2007-02-22 | 삼성전자주식회사 | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 |
| US6589711B1 (en) * | 2001-04-04 | 2003-07-08 | Advanced Micro Devices, Inc. | Dual inlaid process using a bilayer resist |
| US6846749B1 (en) | 2001-06-25 | 2005-01-25 | Advanced Micro Devices, Inc. | N-containing plasma etch process with reduced resist poisoning |
| US6733936B1 (en) | 2002-09-19 | 2004-05-11 | Integrated Device Technology, Inc. | Method for generating a swing curve and photoresist feature formed using swing curve |
| US8940551B2 (en) | 2012-10-09 | 2015-01-27 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method for monitoring contact hole etching process of TFT substrate |
| CN102856230B (zh) * | 2012-10-09 | 2015-02-04 | 深圳市华星光电技术有限公司 | Tft基板接触孔蚀刻制程监控方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5626450A (en) * | 1979-08-13 | 1981-03-14 | Hitachi Ltd | Manufacture of semiconductor device |
| US5246817A (en) * | 1985-08-02 | 1993-09-21 | Shipley Company, Inc. | Method for manufacture of multilayer circuit board |
| US4758530A (en) * | 1986-12-08 | 1988-07-19 | Delco Electronics Corporation | Doubly-self-aligned hole-within-a-hole structure in semiconductor fabrication involving a double LOCOS process aligned with sidewall spacers |
| EP0430040A3 (en) * | 1989-11-27 | 1992-05-20 | Micron Technology, Inc. | Method of forming a conductive via plug or an interconnect line of ductile metal within an integrated circuit using mechanical smearing |
| US5260152A (en) * | 1990-01-12 | 1993-11-09 | Sony Corporation | Phase shifting mask and method of manufacturing same |
| JP2519819B2 (ja) * | 1990-05-09 | 1996-07-31 | 株式会社東芝 | コンタクトホ―ルの形成方法 |
| US5173442A (en) * | 1990-07-23 | 1992-12-22 | Microelectronics And Computer Technology Corporation | Methods of forming channels and vias in insulating layers |
| JPH04269750A (ja) * | 1990-12-05 | 1992-09-25 | American Teleph & Telegr Co <Att> | 離隔特徴をフォトレジスト層に印刷する方法 |
| JP2500050B2 (ja) * | 1992-11-13 | 1996-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | リム型の位相シフト・マスクの形成方法 |
| US5937327A (en) * | 1993-04-23 | 1999-08-10 | Ricoh Company, Ltd. | Method for improving wiring contact in semiconductor devices |
| JP3253750B2 (ja) * | 1993-04-23 | 2002-02-04 | 株式会社リコー | 半導体装置の製造方法 |
| US5465859A (en) * | 1994-04-28 | 1995-11-14 | International Business Machines Corporation | Dual phase and hybrid phase shifting mask fabrication using a surface etch monitoring technique |
| US5635423A (en) * | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| US5550405A (en) * | 1994-12-21 | 1996-08-27 | Advanced Micro Devices, Incorporated | Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS |
| US5686354A (en) * | 1995-06-07 | 1997-11-11 | Advanced Micro Devices, Inc. | Dual damascene with a protective mask for via etching |
| US5741626A (en) * | 1996-04-15 | 1998-04-21 | Motorola, Inc. | Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC) |
-
1997
- 1997-03-31 US US08/829,575 patent/US6025116A/en not_active Expired - Lifetime
-
1998
- 1998-03-17 EP EP98104764A patent/EP0869550A3/en not_active Withdrawn
- 1998-03-30 JP JP10083510A patent/JPH10284417A/ja not_active Withdrawn
- 1998-03-31 KR KR10-1998-0011129A patent/KR100475472B1/ko not_active IP Right Cessation
- 1998-03-31 CN CNB981051987A patent/CN1150598C/zh not_active Expired - Fee Related
- 1998-05-15 TW TW087104859A patent/TW386247B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0869550A3 (en) | 2000-05-10 |
| US6025116A (en) | 2000-02-15 |
| EP0869550A2 (en) | 1998-10-07 |
| TW386247B (en) | 2000-04-01 |
| KR100475472B1 (ko) | 2005-04-14 |
| CN1195187A (zh) | 1998-10-07 |
| KR19980080905A (ko) | 1998-11-25 |
| CN1150598C (zh) | 2004-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256136B2 (en) | Self-patterning of photo-active dielectric materials for interconnect isolation | |
| US5972569A (en) | Method for reducing photolithographic steps in a semiconductor interconnect process | |
| US6300235B1 (en) | Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide | |
| US6121129A (en) | Method of contact structure formation | |
| JP4169785B2 (ja) | 集積回路において小さな構造物を形成するための像反転技術 | |
| US6025116A (en) | Etching of contact holes | |
| US6448652B1 (en) | Interconnect structure with a dielectric layer conforming to the perimeter of a wiring layer | |
| US20090209097A1 (en) | Method of forming interconnects | |
| JP2000012541A (ja) | 半導体装置の製造方法 | |
| JP4082812B2 (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
| US7087533B2 (en) | Method for fabricating semiconductor device | |
| JP4023236B2 (ja) | 金属配線の形成方法 | |
| KR100384876B1 (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| US5858874A (en) | Method of fabricating semiconductor device having step of forming plug in contact hole | |
| KR100709453B1 (ko) | 반도체소자의 비트라인 형성방법 | |
| KR20050064328A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100248809B1 (ko) | 반도체 장치 제조방법 | |
| KR100437748B1 (ko) | 반도체 장치의 제조 방법 | |
| KR0184955B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPH08316309A (ja) | 半導体装置の製造方法 | |
| JPH07221198A (ja) | キャパシタの下層電極形成方法 | |
| JP2004085864A (ja) | 半導体装置の製造方法およびそれに用いるフォトマスクの製造方法 | |
| JP2001093910A (ja) | 半導体装置の製造方法 | |
| JPH09162289A (ja) | 半導体装置の製造方法 | |
| JP2004335745A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |