JP3253750B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3253750B2 JP3253750B2 JP12065993A JP12065993A JP3253750B2 JP 3253750 B2 JP3253750 B2 JP 3253750B2 JP 12065993 A JP12065993 A JP 12065993A JP 12065993 A JP12065993 A JP 12065993A JP 3253750 B2 JP3253750 B2 JP 3253750B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- resist
- film
- wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に下部配線又は半導体素子部と上部配線との間
の接続部に特徴を有する半導体装置の製造方法に関す
る。
関し、特に下部配線又は半導体素子部と上部配線との間
の接続部に特徴を有する半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】半導体装置の集積化が進むにつれて、コ
ンタクトホール径やスルーホール径が小さくなり、また
配線幅も狭くなってきている。集積回路においては、ト
ランジスタと配線部又は多層配線構造における下部配線
と上部配線とを電気的に接続させなければならない。従
来は層間絶縁膜にコンタクトホールやスルーホールを設
け、そのコンタクトホールやスルーホールを介して上部
配線と下部の配線やトランジスタとを接続している。そ
の接続部では、図１（Ａ）に示されるようにコンタクト
ホールやスルーホール２の径に比べて上部配線４の幅を
大きくすることによって、上部配線の段切れなどを防止
している。
ンタクトホール径やスルーホール径が小さくなり、また
配線幅も狭くなってきている。集積回路においては、ト
ランジスタと配線部又は多層配線構造における下部配線
と上部配線とを電気的に接続させなければならない。従
来は層間絶縁膜にコンタクトホールやスルーホールを設
け、そのコンタクトホールやスルーホールを介して上部
配線と下部の配線やトランジスタとを接続している。そ
の接続部では、図１（Ａ）に示されるようにコンタクト
ホールやスルーホール２の径に比べて上部配線４の幅を
大きくすることによって、上部配線の段切れなどを防止
している。
【０００３】しかし、コンタクトホール径やスルーホー
ル径が小さくなり、また配線幅も狭くなるにつれて、コ
ンタクト部やスルーホール部での配線の段切れが多くな
り、配線の信頼性の低下を招いている。接続部での配線
の信頼性を向上させる１つの方法として、コンタクトホ
ールやスルーホールに埋込み導電材を形成し、接続部で
の配線の段差を減少させることが提案されている（特公
平４−１０２１９号公報や特開平４−１７３２９号公報
参照）。特公平４−１０２１９号公報では、シリコン基
板上に形成された絶縁膜の開口に選択的にタングステン
を成長させてその開口を埋め込み、平坦化を行ない、そ
の上にアルミニウム配線を形成している。特開平４−１
７３２９号公報では基板開口部に選択成長法によって第
１のアルミニウム膜を形成して表面を平坦化した後、絶
縁膜表面にエネルギー粒子を照射することによって絶縁
膜上にもアルミニウム膜が成長するようにし、第２のア
ルミニウム膜を形成している。
ル径が小さくなり、また配線幅も狭くなるにつれて、コ
ンタクト部やスルーホール部での配線の段切れが多くな
り、配線の信頼性の低下を招いている。接続部での配線
の信頼性を向上させる１つの方法として、コンタクトホ
ールやスルーホールに埋込み導電材を形成し、接続部で
の配線の段差を減少させることが提案されている（特公
平４−１０２１９号公報や特開平４−１７３２９号公報
参照）。特公平４−１０２１９号公報では、シリコン基
板上に形成された絶縁膜の開口に選択的にタングステン
を成長させてその開口を埋め込み、平坦化を行ない、そ
の上にアルミニウム配線を形成している。特開平４−１
７３２９号公報では基板開口部に選択成長法によって第
１のアルミニウム膜を形成して表面を平坦化した後、絶
縁膜表面にエネルギー粒子を照射することによって絶縁
膜上にもアルミニウム膜が成長するようにし、第２のア
ルミニウム膜を形成している。
【０００４】コンタクトホールやスルーホールを導電材
で埋め込むそれらの方法は、配線の信頼性を向上させる
上で有用な方法であり、段切れの心配がないため、図１
（Ａ）のように接続部のみ配線幅を広くする必要がな
い。そのため隣接する配線との距離を近づけることがで
き、素子寸法を縮小する上で有用である。
で埋め込むそれらの方法は、配線の信頼性を向上させる
上で有用な方法であり、段切れの心配がないため、図１
（Ａ）のように接続部のみ配線幅を広くする必要がな
い。そのため隣接する配線との距離を近づけることがで
き、素子寸法を縮小する上で有用である。
【０００５】
【発明が解決しようとする課題】しかし、コンタクトホ
ール径やスルーホール径が小さくなり、配線幅が狭くな
ってくるにつれて、新たに生じる問題点として、コンタ
クトホールやスルーホールに対して上部配線の位置がず
れた場合の問題がある。例えばスルーホールと上部配線
の場合を考えると、仮にスルーホールの大きさを一辺が
０．４μｍの正方形、配線幅を０.４μｍとした場合、
図１（Ｂ）に示されるようにスルーホール径と配線４の
間に位置ずれがない場合には配線メタル４と埋込みメタ
ルの接触面積はスルーホール径の表面積と等しくなる。
しかし、仮に配線とスルーホールの間に０.２μｍの位
置ずれが生じた場合には、図１（Ｃ）に示されるように
埋込みメタルと配線４の接触面積は位置ずれがない場合
に比べて５０％に減少してしまい、スルーホールに電流
を流した場合、溶断などの問題が生じる虞れがある。
ール径やスルーホール径が小さくなり、配線幅が狭くな
ってくるにつれて、新たに生じる問題点として、コンタ
クトホールやスルーホールに対して上部配線の位置がず
れた場合の問題がある。例えばスルーホールと上部配線
の場合を考えると、仮にスルーホールの大きさを一辺が
０．４μｍの正方形、配線幅を０.４μｍとした場合、
図１（Ｂ）に示されるようにスルーホール径と配線４の
間に位置ずれがない場合には配線メタル４と埋込みメタ
ルの接触面積はスルーホール径の表面積と等しくなる。
しかし、仮に配線とスルーホールの間に０.２μｍの位
置ずれが生じた場合には、図１（Ｃ）に示されるように
埋込みメタルと配線４の接触面積は位置ずれがない場合
に比べて５０％に減少してしまい、スルーホールに電流
を流した場合、溶断などの問題が生じる虞れがある。
【０００６】また、特開平４−１７３２９号公報に示さ
れているように埋込み導電材と上部配線材料が同じ材料
の場合には、位置ずれが生じると上部配線メタルのパタ
ーン形成時に埋込み導電材までエッチングされてしま
い、コンタクトやスルーホールの信頼性が著しく低下す
る問題もある。
れているように埋込み導電材と上部配線材料が同じ材料
の場合には、位置ずれが生じると上部配線メタルのパタ
ーン形成時に埋込み導電材までエッチングされてしま
い、コンタクトやスルーホールの信頼性が著しく低下す
る問題もある。
【０００７】本発明の目的は、接続部の信頼性が高くな
る製造方法を提供することである。
る製造方法を提供することである。
【０００８】
【０００９】
【課題を解決するための手段】 本発明の製造方法は以下
の工程（Ａ）から（Ｅ）を含んで接続部を形成する。
（Ａ）下部配線上又は半導体素子上から絶縁膜を堆積
し、後で形成される上部配線との間で接続部を形成する
部分に空孔を形成する工程、（Ｂ）前記空孔内に第１の
メタルを形成するとともに、その第１のメタルの空孔開
口部での端部が前記絶縁膜の平面部とほぼ同じ高さにな
り、空孔開口部中央部で凸状又は凹状となるように前記
空孔を埋め込む工程、（Ｃ）前記第１のメタル上及び前
記絶縁膜上に第１のメタルとは異なる第２のメタル膜を
堆積する工程、（Ｄ）前記第２のメタル膜上にレジスト
膜を形成し、そのレジスト膜を上部配線用にパターン化
する工程、（Ｅ）前記レジストパターンをマスクとして
前記第２のメタル膜をエッチングして上部配線にパター
ン化する工程。
の工程（Ａ）から（Ｅ）を含んで接続部を形成する。
（Ａ）下部配線上又は半導体素子上から絶縁膜を堆積
し、後で形成される上部配線との間で接続部を形成する
部分に空孔を形成する工程、（Ｂ）前記空孔内に第１の
メタルを形成するとともに、その第１のメタルの空孔開
口部での端部が前記絶縁膜の平面部とほぼ同じ高さにな
り、空孔開口部中央部で凸状又は凹状となるように前記
空孔を埋め込む工程、（Ｃ）前記第１のメタル上及び前
記絶縁膜上に第１のメタルとは異なる第２のメタル膜を
堆積する工程、（Ｄ）前記第２のメタル膜上にレジスト
膜を形成し、そのレジスト膜を上部配線用にパターン化
する工程、（Ｅ）前記レジストパターンをマスクとして
前記第２のメタル膜をエッチングして上部配線にパター
ン化する工程。
【００１０】第２のメタル膜上に形成されたレジストは
ポジ型であリ、そのレジスト膜の膜厚は、空孔上部と他
の部分とで異なり、空孔上部でのレジスト膜厚がレジス
ト感度とレジスト膜厚との関係を示すスイングカーブの
極大点付近になるように設定されている。
ポジ型であリ、そのレジスト膜の膜厚は、空孔上部と他
の部分とで異なり、空孔上部でのレジスト膜厚がレジス
ト感度とレジスト膜厚との関係を示すスイングカーブの
極大点付近になるように設定されている。
【００１１】本発明が適用される半導体装置の接続部
は、図２（Ａ）又は（Ｂ）に示されるように、下部配線
又は半導体素子部と上部配線との間を絶縁するシリコン
酸化膜、ＢＰＳＧ膜、ＰＳＧ膜などの層間絶縁膜１０の
コンタクトホールやスルーホールに導電材１２が埋め込
まれ、その埋込み導電材１２の上部配線との接触部分が
凸形状のもの１２ａ又は凹形状のもの１２ｂとなってい
る。埋込み導電材１２としてはタングステン、ポリシリ
コン、アルミニウム、銅又はこれらの化合物や合金など
を用いることができる。この埋込み導電材１２を介して
下部の配線や半導体素子と接続される上部配線の材質と
しては、ポリシリコン、ＭｏＳｉ、ＷＳｉ、ＴｉＳｉ、
タングステン、アルミニウム、銅、又はこれらの化合物
や合金などを用いることができる。埋込み導電材１２と
上部配線の材質は互いに異なるものを選択する。
は、図２（Ａ）又は（Ｂ）に示されるように、下部配線
又は半導体素子部と上部配線との間を絶縁するシリコン
酸化膜、ＢＰＳＧ膜、ＰＳＧ膜などの層間絶縁膜１０の
コンタクトホールやスルーホールに導電材１２が埋め込
まれ、その埋込み導電材１２の上部配線との接触部分が
凸形状のもの１２ａ又は凹形状のもの１２ｂとなってい
る。埋込み導電材１２としてはタングステン、ポリシリ
コン、アルミニウム、銅又はこれらの化合物や合金など
を用いることができる。この埋込み導電材１２を介して
下部の配線や半導体素子と接続される上部配線の材質と
しては、ポリシリコン、ＭｏＳｉ、ＷＳｉ、ＴｉＳｉ、
タングステン、アルミニウム、銅、又はこれらの化合物
や合金などを用いることができる。埋込み導電材１２と
上部配線の材質は互いに異なるものを選択する。
【００１２】コンタクトホールやスルーホールの埋込み
導電材１２の開口部での形状が例えば図２（Ｃ）に示さ
れるように、上面１２ａが円錐形で、絶縁膜１０の表面
とその上面１２ａの円錐の斜面とのなす角をαとし、上
部配線材１４の形状が埋込み導電材１２の形状によらず
一定であるとした場合、埋込み導電材１２と上部配線部
材１４との接触面積は、埋込み導電材１２の上面形状が
平坦面である場合に比べて１／cosα倍になる。上部配
線１４がコンタクトホールやスルーホールに対して位置
ずれを起こした場合でもこの関係は保たれる。例えば、
α＝４５°とした場合には、埋込み導電材が平坦な上面
をもつ場合に比べて約４０％接触面積が増大する。その
結果、図１（Ｃ）で問題になったような位置ずれに対す
る信頼性が向上する。
導電材１２の開口部での形状が例えば図２（Ｃ）に示さ
れるように、上面１２ａが円錐形で、絶縁膜１０の表面
とその上面１２ａの円錐の斜面とのなす角をαとし、上
部配線材１４の形状が埋込み導電材１２の形状によらず
一定であるとした場合、埋込み導電材１２と上部配線部
材１４との接触面積は、埋込み導電材１２の上面形状が
平坦面である場合に比べて１／cosα倍になる。上部配
線１４がコンタクトホールやスルーホールに対して位置
ずれを起こした場合でもこの関係は保たれる。例えば、
α＝４５°とした場合には、埋込み導電材が平坦な上面
をもつ場合に比べて約４０％接触面積が増大する。その
結果、図１（Ｃ）で問題になったような位置ずれに対す
る信頼性が向上する。
【００１３】レジスト膜を平坦な表面上に形成するとき
は膜厚は均一になるが、下地に局所的な凹凸がある場合
は、レジストの流動性の影響により図３（Ａ）に示され
るように下地２０の凹状部分では平坦な場所に比べてレ
ジスト膜厚が厚くなり、下地２０の凸状部分では逆に薄
くなる。一方、レジストの感度はレジスト表面と裏面で
の露光光の干渉によりレジスト膜厚に対して周期的に変
化する、いわゆるスイングカーブといわれる現象が存在
する。例えば、図３（Ｂ）は露光量を一定にしたときに
ポジ型レジスト膜厚の変化に対してライン・アンド・ス
ペースのレジストパターンの仕上り寸法がどのように変
化するかを示した図である。仕上り寸法とマスク寸法と
の差は露光量にも依存するが、レジスト膜厚の変化に対
し仕上り寸法で±０．１μｍ程度変動する。この変動の
周期はλ／２ｎとほぼ一致している。λは露光波長、ｎ
はレジスト屈折率である。
は膜厚は均一になるが、下地に局所的な凹凸がある場合
は、レジストの流動性の影響により図３（Ａ）に示され
るように下地２０の凹状部分では平坦な場所に比べてレ
ジスト膜厚が厚くなり、下地２０の凸状部分では逆に薄
くなる。一方、レジストの感度はレジスト表面と裏面で
の露光光の干渉によりレジスト膜厚に対して周期的に変
化する、いわゆるスイングカーブといわれる現象が存在
する。例えば、図３（Ｂ）は露光量を一定にしたときに
ポジ型レジスト膜厚の変化に対してライン・アンド・ス
ペースのレジストパターンの仕上り寸法がどのように変
化するかを示した図である。仕上り寸法とマスク寸法と
の差は露光量にも依存するが、レジスト膜厚の変化に対
し仕上り寸法で±０．１μｍ程度変動する。この変動の
周期はλ／２ｎとほぼ一致している。λは露光波長、ｎ
はレジスト屈折率である。
【００１４】本発明はレジスト膜厚に対してレジストパ
ターン寸法が変化する現象に着目し、コンタクトホール
やスルーホール部で上部配線の位置ずれが起こった場合
でも埋込み導電材と配線部材の接触面積が大きく減少し
ないようにしている。埋込み部材の形状が凸形である場
合には、平坦部でのレジスト膜厚を図３（Ｂ）の領域Ａ
に設定すれば、埋込み導電材上ではレジスト膜厚が平坦
部に比べて薄くなるため、コンタクトホール部やスルー
ホール部に対して上部配線部材が位置ずれを起こしたと
き、埋込み導電材上の配線部材の幅が図３（Ｃ）に示さ
れるように埋込み導電上のみで広くなり、位置ずれに対
して信頼性の高い配線構造となる。
ターン寸法が変化する現象に着目し、コンタクトホール
やスルーホール部で上部配線の位置ずれが起こった場合
でも埋込み導電材と配線部材の接触面積が大きく減少し
ないようにしている。埋込み部材の形状が凸形である場
合には、平坦部でのレジスト膜厚を図３（Ｂ）の領域Ａ
に設定すれば、埋込み導電材上ではレジスト膜厚が平坦
部に比べて薄くなるため、コンタクトホール部やスルー
ホール部に対して上部配線部材が位置ずれを起こしたと
き、埋込み導電材上の配線部材の幅が図３（Ｃ）に示さ
れるように埋込み導電上のみで広くなり、位置ずれに対
して信頼性の高い配線構造となる。
【００１５】埋込み導電材の形状が凹状の場合には、平
坦部でのレジスト膜厚が図３（Ｂ）の領域Ｂになるよう
に設定すれば、埋込み導電材上ではレジスト膜厚が平坦
部よりも厚くなるので、レジストパターン幅は埋込み導
電材上で広くなり、この場合も図３（Ｃ）の配線４を形
成することができる。レジスト感度がレジスト膜厚に対
して周期的に変化する現象を利用して上部配線のパター
ン幅を制御する場合は、埋込み導電材上のレジスト膜厚
は埋込み導電材の上面形状に大きく依存するので、レジ
ストの粘性や膜厚などに対して最適な導電材上端面形状
を選ぶ必要がある。
坦部でのレジスト膜厚が図３（Ｂ）の領域Ｂになるよう
に設定すれば、埋込み導電材上ではレジスト膜厚が平坦
部よりも厚くなるので、レジストパターン幅は埋込み導
電材上で広くなり、この場合も図３（Ｃ）の配線４を形
成することができる。レジスト感度がレジスト膜厚に対
して周期的に変化する現象を利用して上部配線のパター
ン幅を制御する場合は、埋込み導電材上のレジスト膜厚
は埋込み導電材の上面形状に大きく依存するので、レジ
ストの粘性や膜厚などに対して最適な導電材上端面形状
を選ぶ必要がある。
【００１６】
【実施例】（実施例１）シリコン基板上にアルミニウム
薄膜をスパッタリング法により約５０００Åの厚さに成
膜した。成膜条件は、基板温度１５０℃、アルゴンガス
圧２×１０-3Torr、ＲＦパワー５０Ｗ／ｃｍ2である。
次に、プラズマＣＶＤ法によりシリコン酸化膜を約５０
００Åの厚さに成膜した。成膜条件は基板温度３５０
℃、ＳｉＨ4流量２０ｃｃ／分、Ｎ2Ｏ流量１００ｃｃ／
分、Ｎ2流量５０ｃｃ／分、ＲＦパワー５Ｗ／ｃｍ2とし
た。
薄膜をスパッタリング法により約５０００Åの厚さに成
膜した。成膜条件は、基板温度１５０℃、アルゴンガス
圧２×１０-3Torr、ＲＦパワー５０Ｗ／ｃｍ2である。
次に、プラズマＣＶＤ法によりシリコン酸化膜を約５０
００Åの厚さに成膜した。成膜条件は基板温度３５０
℃、ＳｉＨ4流量２０ｃｃ／分、Ｎ2Ｏ流量１００ｃｃ／
分、Ｎ2流量５０ｃｃ／分、ＲＦパワー５Ｗ／ｃｍ2とし
た。
【００１７】次に、酸化膜にホールパターンを形成する
ためのレジスト塗布を行ない、写真製版とエッチングを
行なった。エッチングはＲＩＥ法で行ない、エッチング
ガスとしてＣＨＦ3ガスを用いた。エッチング条件はガ
ス圧１Torr、ガス流量１リットル／分、基板温度１５℃
とした。エッチングのホールサイズは０.３μｍとし
た。
ためのレジスト塗布を行ない、写真製版とエッチングを
行なった。エッチングはＲＩＥ法で行ない、エッチング
ガスとしてＣＨＦ3ガスを用いた。エッチング条件はガ
ス圧１Torr、ガス流量１リットル／分、基板温度１５℃
とした。エッチングのホールサイズは０.３μｍとし
た。
【００１８】埋込み導電材としてホール部の上端面形状
が凸状になるようにするために、タングステンの選択Ｃ
ＶＤ法を用いた。選択ＣＶＤ法は、基板温度、ガス流量
比、ガス圧によってタングステン成長表面の形状を制御
することができる。本実施例の条件としては、基板温度
２５０℃、ＷＦ6流量１０ｃｃ／分、Ｈ2流量５００ｃｃ
／分、シラン流量５ｃｃ／分、アルゴン流量１０ｃｃ／
分、ガス圧２００ｍTorrとした。成膜はホール径の端部
のタングステンがシリコン酸化膜の平面部とほぼ同じ高
さの位置になるまで成膜を行なった。その結果、タング
ステンメタル中央部は凸状になり、凸部頂点からシリコ
ン酸化膜平面までの高さはＳＥＭ観察の結果、約５００
Åであった。
が凸状になるようにするために、タングステンの選択Ｃ
ＶＤ法を用いた。選択ＣＶＤ法は、基板温度、ガス流量
比、ガス圧によってタングステン成長表面の形状を制御
することができる。本実施例の条件としては、基板温度
２５０℃、ＷＦ6流量１０ｃｃ／分、Ｈ2流量５００ｃｃ
／分、シラン流量５ｃｃ／分、アルゴン流量１０ｃｃ／
分、ガス圧２００ｍTorrとした。成膜はホール径の端部
のタングステンがシリコン酸化膜の平面部とほぼ同じ高
さの位置になるまで成膜を行なった。その結果、タング
ステンメタル中央部は凸状になり、凸部頂点からシリコ
ン酸化膜平面までの高さはＳＥＭ観察の結果、約５００
Åであった。
【００１９】（実施例２）シリコン基板上にアルミニウ
ム薄膜を形成し、その上にシリコン酸化膜を形成し、そ
のシリコン酸化膜に写真製版とエッチングによりシリコ
ン酸化膜にホールパターンを形成した。ここまでは実施
例１と同じである。
ム薄膜を形成し、その上にシリコン酸化膜を形成し、そ
のシリコン酸化膜に写真製版とエッチングによりシリコ
ン酸化膜にホールパターンを形成した。ここまでは実施
例１と同じである。
【００２０】埋込み導電材の上端面が凹状になるよう
に、タングステンのブランケットＣＶＤ法及びエッチバ
ック法を用いた。ブランケットＣＶＤ法はタングステン
成膜時のＷＦ6／Ｈ2流量比を変化させることにより埋込
み導電材の上端面形状を凹状に形成することができる。
成膜条件として、基板温度４５０℃、ＷＦ6流量８０ｃ
ｃ／分、Ｈ2流量１０００ｃｃ／分、Ｎ2流量２００ｃｃ
／分、アルゴン流量２０００ｃｃ／分、ガス圧２００ｍ
Torrとした。ホールが完全に埋め込まれ、ホールの上部
にまで膜が形成されるまで成膜を続けた。その後、ホー
ルの端部のタングステン膜の高さがシリコン酸化膜の平
面部と同じ高さになるまでエッチバックを行なった。こ
のとき、埋込みタングステンの上端面形状がすり鉢状に
なり、シリコン酸化膜の平面部から埋込みタングステン
の凹み部分の高さはＳＥＭ観察の結果から約４００Åで
あった。
に、タングステンのブランケットＣＶＤ法及びエッチバ
ック法を用いた。ブランケットＣＶＤ法はタングステン
成膜時のＷＦ6／Ｈ2流量比を変化させることにより埋込
み導電材の上端面形状を凹状に形成することができる。
成膜条件として、基板温度４５０℃、ＷＦ6流量８０ｃ
ｃ／分、Ｈ2流量１０００ｃｃ／分、Ｎ2流量２００ｃｃ
／分、アルゴン流量２０００ｃｃ／分、ガス圧２００ｍ
Torrとした。ホールが完全に埋め込まれ、ホールの上部
にまで膜が形成されるまで成膜を続けた。その後、ホー
ルの端部のタングステン膜の高さがシリコン酸化膜の平
面部と同じ高さになるまでエッチバックを行なった。こ
のとき、埋込みタングステンの上端面形状がすり鉢状に
なり、シリコン酸化膜の平面部から埋込みタングステン
の凹み部分の高さはＳＥＭ観察の結果から約４００Åで
あった。
【００２１】（比較例）本発明と従来技術の比較を行な
うため、埋込み導電材の上端面形状を平坦にしたサンプ
ルを作成した。埋込み導電材形成法としてはタングステ
ンのブランケットＣＶＤ法及びエッチバック法を用い
た。成膜条件として、基板温度４５０℃、ＷＦ6流量５
０ｃｃ／分、Ｈ2流量３００ｃｃ／分、Ｎ2流量３００ｃ
ｃ／分、アルゴン流量２０００ｃｃ／分、ガス圧１００
ｍTorrとした。ホールが完全に埋め込まれ、ホールの上
部にまで膜が形成されるまで成膜を続けた。その後、ホ
ールの端部のタングステン膜の高さがシリコン酸化膜の
平面部と同じ高さになるまでエッチバックを行なった
が、そのエッチパック条件はＳＦ6流量８０ｃｃ／分、
アルゴン流量３０ｃｃ／分、ＲＦパワー３Ｗ／ｃｍ2、
ガス圧１５０ｍTorrとした。このとき、タングステン埋
込み層の上端面形状は平面状になった。
うため、埋込み導電材の上端面形状を平坦にしたサンプ
ルを作成した。埋込み導電材形成法としてはタングステ
ンのブランケットＣＶＤ法及びエッチバック法を用い
た。成膜条件として、基板温度４５０℃、ＷＦ6流量５
０ｃｃ／分、Ｈ2流量３００ｃｃ／分、Ｎ2流量３００ｃ
ｃ／分、アルゴン流量２０００ｃｃ／分、ガス圧１００
ｍTorrとした。ホールが完全に埋め込まれ、ホールの上
部にまで膜が形成されるまで成膜を続けた。その後、ホ
ールの端部のタングステン膜の高さがシリコン酸化膜の
平面部と同じ高さになるまでエッチバックを行なった
が、そのエッチパック条件はＳＦ6流量８０ｃｃ／分、
アルゴン流量３０ｃｃ／分、ＲＦパワー３Ｗ／ｃｍ2、
ガス圧１５０ｍTorrとした。このとき、タングステン埋
込み層の上端面形状は平面状になった。
【００２２】実施例１、２及び比較例でシリコン酸化膜
のホールに埋込みメタルを形成した後、上部配線メタル
を形成した。上部配線メタルとしてはアルミニウム薄膜
を用いた。成膜条件は前述の下層アルミニウム薄膜と同
じである。膜厚は約４０００Åとした。
のホールに埋込みメタルを形成した後、上部配線メタル
を形成した。上部配線メタルとしてはアルミニウム薄膜
を用いた。成膜条件は前述の下層アルミニウム薄膜と同
じである。膜厚は約４０００Åとした。
【００２３】上層アルミニウム膜をパターン化するため
のレジストとしてＴＳＣＲ−５５ＩＲ（東京応化株式会
社の商品、ポジ型レジスト）を用いた。レジスト感度と
レジスト膜厚との関係を示すレジストのスイングカーブ
を考慮して、レジスト膜厚及び露光条件を次の４種類設
定した。なお、レジスト膜厚は平坦部でのレジスト膜厚
を示しており、露光量は平坦部における最適露光量（マ
スク寸法とレジスト仕上り寸法が等しくなる露光量）を
示している。露光波長は３６５ｎｍであった。 レジスト条件１：レジスト膜厚１９０００Å、露光量３５０ミリ秒 レジスト条件２：レジスト膜厚１９３００Å、露光量４００ミリ秒 レジスト条件３：レジスト膜厚１９６００Å、露光量４３０ミリ秒 レジスト条件４：レジスト膜厚２００００Å、露光量４００ミリ秒
のレジストとしてＴＳＣＲ−５５ＩＲ（東京応化株式会
社の商品、ポジ型レジスト）を用いた。レジスト感度と
レジスト膜厚との関係を示すレジストのスイングカーブ
を考慮して、レジスト膜厚及び露光条件を次の４種類設
定した。なお、レジスト膜厚は平坦部でのレジスト膜厚
を示しており、露光量は平坦部における最適露光量（マ
スク寸法とレジスト仕上り寸法が等しくなる露光量）を
示している。露光波長は３６５ｎｍであった。 レジスト条件１：レジスト膜厚１９０００Å、露光量３５０ミリ秒 レジスト条件２：レジスト膜厚１９３００Å、露光量４００ミリ秒 レジスト条件３：レジスト膜厚１９６００Å、露光量４３０ミリ秒 レジスト条件４：レジスト膜厚２００００Å、露光量４００ミリ秒
【００２４】これらの最適露光量を縦軸、レジスト膜厚
を横軸にとって図示すると、図４に示されるようにな
る。条件１はレジスト感度とレジスト膜厚との関係を示
すスイングカーブの極大点の膜厚であり、この膜厚より
も若干厚くても薄くても最適露光量が増える膜厚であ
る。条件２はこの膜厚よりも若干厚い場合には最適露光
量が増加し、若干薄い場合には最適露光量が減少する膜
厚である。条件３はこの膜厚よりも若干厚くても薄くて
も最適露光量が減少する膜厚である。条件４はこの膜厚
よりも若干厚い場合には最適露光量が減少し、若干薄い
場合には最適露光量が増加する
を横軸にとって図示すると、図４に示されるようにな
る。条件１はレジスト感度とレジスト膜厚との関係を示
すスイングカーブの極大点の膜厚であり、この膜厚より
も若干厚くても薄くても最適露光量が増える膜厚であ
る。条件２はこの膜厚よりも若干厚い場合には最適露光
量が増加し、若干薄い場合には最適露光量が減少する膜
厚である。条件３はこの膜厚よりも若干厚くても薄くて
も最適露光量が減少する膜厚である。条件４はこの膜厚
よりも若干厚い場合には最適露光量が減少し、若干薄い
場合には最適露光量が増加する
【００２５】配線メタルの寸法は平坦部での最適露光時
において０.３μｍ幅になるマスクを用い、本発明の効
果を確認する目的で、ホール位置と上部配線位置の位置
合わせは図５（Ａ）のように０.１５μｍだけシフトさ
せた。そして、写真製版での現像後、ＲＩＥ法を用いて
エッチングを行ない、レジスト除去後のホールの中心位
置における配線パターンの寸法Ｌ（図５（Ｂ））を測定
して本発明の効果を確認した。上部配線メタルのエッチ
ング条件はガス圧１×１０-2Torr、ＣＣｌ4流量２０ｃ
ｃ／分、Ｃｌ2流量４０ｃｃ／分、Ｎ2流量５０ｃｃ／
分、ＲＦパワー５Ｗ／ｃｍ2とした。結果を表１に示
す。
において０.３μｍ幅になるマスクを用い、本発明の効
果を確認する目的で、ホール位置と上部配線位置の位置
合わせは図５（Ａ）のように０.１５μｍだけシフトさ
せた。そして、写真製版での現像後、ＲＩＥ法を用いて
エッチングを行ない、レジスト除去後のホールの中心位
置における配線パターンの寸法Ｌ（図５（Ｂ））を測定
して本発明の効果を確認した。上部配線メタルのエッチ
ング条件はガス圧１×１０-2Torr、ＣＣｌ4流量２０ｃ
ｃ／分、Ｃｌ2流量４０ｃｃ／分、Ｎ2流量５０ｃｃ／
分、ＲＦパワー５Ｗ／ｃｍ2とした。結果を表１に示
す。
【００２６】
【表１】
【００２７】この結果から分かるように、比較例の埋込
み形状においては、レジストの膜厚に対して配線幅はほ
とんど変化しないが、実施例１においてはレジスト条件
１及び４において、実施例２においてはレジスト条件１
及び２において埋込みメタル上の上部配線メタルのパタ
ーン幅が比較例に比べて広くなっている。これは埋込み
メタル上のレジスト膜厚が平坦部に比べて最適露光量が
増加する膜厚になっているためであると考えられる。実
施例１におけるレジスト条件２及び３、実施例２におけ
るレジスト条件３及び４においてパターン幅が比較例に
比べて狭くなっているのは、埋込みメタル上のレジスト
膜厚が平坦部に比べて最適露光量が減少する膜厚になっ
ているためであると考えられる。
み形状においては、レジストの膜厚に対して配線幅はほ
とんど変化しないが、実施例１においてはレジスト条件
１及び４において、実施例２においてはレジスト条件１
及び２において埋込みメタル上の上部配線メタルのパタ
ーン幅が比較例に比べて広くなっている。これは埋込み
メタル上のレジスト膜厚が平坦部に比べて最適露光量が
増加する膜厚になっているためであると考えられる。実
施例１におけるレジスト条件２及び３、実施例２におけ
るレジスト条件３及び４においてパターン幅が比較例に
比べて狭くなっているのは、埋込みメタル上のレジスト
膜厚が平坦部に比べて最適露光量が減少する膜厚になっ
ているためであると考えられる。
【００２８】以上のことから、埋込み導電材の上部配線
メタルと接触する部分の形状を凸状又は凹状に形成する
ことにより、上部配線メタルとの接触面積が増大し、配
線メタルの信頼性が向上すること、さらに上部配線メタ
ルをパターン化する際のレジスト膜厚を適当に選ぶこと
によってパターン化の位置ずれに対し信頼性の高い配線
を得ることができる。
メタルと接触する部分の形状を凸状又は凹状に形成する
ことにより、上部配線メタルとの接触面積が増大し、配
線メタルの信頼性が向上すること、さらに上部配線メタ
ルをパターン化する際のレジスト膜厚を適当に選ぶこと
によってパターン化の位置ずれに対し信頼性の高い配線
を得ることができる。
【００２９】
【００３０】
【発明の効果】 本 発明の製造方法では、レジストがポジ
型である場合、空孔上部でのレジスト膜厚がスイングカ
ーブの極大点付近になるように設定したので、埋込み導
電材と上部配線部材の位置合わせにずれが生じた場合に
おいても、埋込み導電材上の配線部材の幅を太くするこ
とができるので、埋込み導電材と上部配線部材の接触面
積を増大させることができ、半導体素子の信頼性を向上
させることができる。
型である場合、空孔上部でのレジスト膜厚がスイングカ
ーブの極大点付近になるように設定したので、埋込み導
電材と上部配線部材の位置合わせにずれが生じた場合に
おいても、埋込み導電材上の配線部材の幅を太くするこ
とができるので、埋込み導電材と上部配線部材の接触面
積を増大させることができ、半導体素子の信頼性を向上
させることができる。
【図１】従来の配線接続部を示す概略平面図であり、
（Ａ）は接続部の配線幅を広くした例、（Ｂ）はホール
径と上部配線幅を等しくした例、（Ｃ）は（Ｂ）におい
て位置合わせずれが生じた場合をそれぞれ表わしてい
る。
（Ａ）は接続部の配線幅を広くした例、（Ｂ）はホール
径と上部配線幅を等しくした例、（Ｃ）は（Ｂ）におい
て位置合わせずれが生じた場合をそれぞれ表わしてい
る。
【図２】本発明が適用される接続部での埋込み導電材を
示す図であり、（Ａ）は埋込み材の上端面形状が凸状の
例を示す断面図、（Ｂ）は埋込み材の上端面形状が凹状
の例を示す断面図、（Ｃ）は埋込み導電材と上部配線と
の接続を示す断面図である。
示す図であり、（Ａ）は埋込み材の上端面形状が凸状の
例を示す断面図、（Ｂ）は埋込み材の上端面形状が凹状
の例を示す断面図、（Ｃ）は埋込み導電材と上部配線と
の接続を示す断面図である。
【図３】レジスト膜厚によるレジスト感度の変化を利用
した本発明を説明する図であり、（Ａ）は凹凸のある下
地上に形成されたレジスト膜を示す断面図、（Ｂ）はレ
ジスト膜厚に対するパターン寸法の変化を示す図、
（Ｃ）はレジスト膜厚に対する感度の変化を利用した本
発明における上部配線パターンを示す平面図である。
した本発明を説明する図であり、（Ａ）は凹凸のある下
地上に形成されたレジスト膜を示す断面図、（Ｂ）はレ
ジスト膜厚に対するパターン寸法の変化を示す図、
（Ｃ）はレジスト膜厚に対する感度の変化を利用した本
発明における上部配線パターンを示す平面図である。
【図４】実施例においてレジスト膜厚を変化させたとき
の最適露光量を示す図である。
の最適露光量を示す図である。
【図５】本発明の効果を示す図であり、（Ａ）はホール
部と上部配線用マスクをずらせた状態を示す平面図、
（Ｂ）は（Ａ）のマスク位置で上部配線を形成した状態
を示す平面図である。
部と上部配線用マスクをずらせた状態を示す平面図、
（Ｂ）は（Ａ）のマスク位置で上部配線を形成した状態
を示す平面図である。
【符号の説明】 ２ コンタクトホール ４ 上部配線 １０ シリコン酸化膜 １２ ホールに埋め込まれた導電材 １２ａ，１２ｂ 埋込み導電材の上端面 １３ 上部配線用マスク １４ 上部配線 ２０ 下地 ２２ レジスト膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−244132（ＪＰ，Ａ) 特開 昭63−73644（ＪＰ，Ａ) 特開 昭62−296444（ＪＰ，Ａ) 特開 平３−79059（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 H01L 21/027
Claims (1)
- 【請求項１】 以下の工程（Ａ）から(Ｅ)を含んで接続
部を形成する半導体装置の製造方法。 （Ａ）下部配線上又は半導体素子上から絶縁膜を堆積
し、後で形成される上部配線との間で接続部を形成する
部分に空孔を形成する工程、 （Ｂ）前記空孔内に第１のメタルを形成するとともに、
その第１のメタルの空孔開口部での端部が前記絶縁膜の
平面部とほぼ同じ高さになり、空孔開口部中央部で凸状
又は凹状となるように前記空孔を埋め込む工程、 （Ｃ）前記第１のメタル上及び前記絶縁膜上に第１のメ
タルとは異なる第２のメタル膜を堆積する工程、 （Ｄ）前記第２のメタル膜上にポジ型レジスト膜を形成
し、そのレジスト膜を上部配線用にパターン化する工程
であって、前記レジスト膜厚は前記空孔上部と他の部分
とで異なり、前記空孔上部でのレジスト膜厚がレジスト
感度とレジスト膜厚との関係を示すスイングカーブの極
大点付近になるように設定されている工程、 （Ｅ）前記レジストパターンをマスクとして前記第２の
メタル膜をエッチングして上部配線にパターン化する工
程。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12065993A JP3253750B2 (ja) | 1993-04-23 | 1993-04-23 | 半導体装置の製造方法 |
| US08/803,953 US5937327A (en) | 1993-04-23 | 1997-02-25 | Method for improving wiring contact in semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12065993A JP3253750B2 (ja) | 1993-04-23 | 1993-04-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06310507A JPH06310507A (ja) | 1994-11-04 |
| JP3253750B2 true JP3253750B2 (ja) | 2002-02-04 |
Family
ID=14791719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12065993A Expired - Fee Related JP3253750B2 (ja) | 1993-04-23 | 1993-04-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3253750B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6025116A (en) * | 1997-03-31 | 2000-02-15 | Siemens Aktiengesellschaft | Etching of contact holes |
| KR100396697B1 (ko) * | 2000-12-20 | 2003-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US9437454B2 (en) * | 2010-06-29 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, semiconductor device, and manufacturing methods thereof |
-
1993
- 1993-04-23 JP JP12065993A patent/JP3253750B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06310507A (ja) | 1994-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| US4917759A (en) | Method for forming self-aligned vias in multi-level metal integrated circuits | |
| US5279990A (en) | Method of making a small geometry contact using sidewall spacers | |
| US6204561B1 (en) | Semiconductor device having two-layer contact | |
| US6169326B1 (en) | Metal wire of semiconductor device and method for forming the same | |
| US6051880A (en) | Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device | |
| JP2930025B2 (ja) | 半導体装置及びその製造方法 | |
| KR19980024825A (ko) | 콘택트홀/스루홀의 형성방법 | |
| US20040232558A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0332215B2 (ja) | ||
| US5554888A (en) | Semiconductor device wiring structure | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| US6359329B1 (en) | Embedded wiring structure and method for forming the same | |
| JP3253750B2 (ja) | 半導体装置の製造方法 | |
| US5869393A (en) | Method for fabricating multi-level interconnection | |
| JPH0817918A (ja) | 半導体装置及びその製造方法 | |
| US5451819A (en) | Semiconductor device having conductive plug projecting from contact hole and connected at side surface thereof to wiring layer | |
| US5937327A (en) | Method for improving wiring contact in semiconductor devices | |
| US6399471B1 (en) | Assorted aluminum wiring design to enhance chip-level performance for deep sub-micron application | |
| KR100328557B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2988943B2 (ja) | 配線接続孔の形成方法 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JPH10177969A (ja) | 半導体装置及びその製造方法 | |
| JP2953188B2 (ja) | 半導体装置の製造方法 | |
| JP2732838B2 (ja) | 配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |