JP2953188B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2953188B2 JP2953188B2 JP10696792A JP10696792A JP2953188B2 JP 2953188 B2 JP2953188 B2 JP 2953188B2 JP 10696792 A JP10696792 A JP 10696792A JP 10696792 A JP10696792 A JP 10696792A JP 2953188 B2 JP2953188 B2 JP 2953188B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- lower wiring
- interlayer
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線構造を有する半導体装置の製造方法
に関するものである。
関し、特に多層配線構造を有する半導体装置の製造方法
に関するものである。
【０００２】
【従来の技術】近年、半導体装置の高速化・高集積化に
伴い、素子寸法及び素子間を接続する配線寸法の小型化
・微細化が図られており、且つ配線構造も多層化が図ら
れている。
伴い、素子寸法及び素子間を接続する配線寸法の小型化
・微細化が図られており、且つ配線構造も多層化が図ら
れている。
【０００３】図３〜図６は、従来の半導体装置を示す図
である。
である。
【０００４】図に示すように従来の半導体装置は、半導
体基板１上に第１の絶縁膜２を有し、低導電率の金属
膜、例えば５００ｎｍ程度の膜厚のアルミニウムからな
る下層配線３を有している。更に層間絶縁膜４を半導体
基板上全面に有し、層間絶縁膜４に下層配線３に達する
層間連絡孔６を選択的に設けている。また、層間連絡孔
６を覆うように上層配線５を選択的に設けている。
体基板１上に第１の絶縁膜２を有し、低導電率の金属
膜、例えば５００ｎｍ程度の膜厚のアルミニウムからな
る下層配線３を有している。更に層間絶縁膜４を半導体
基板上全面に有し、層間絶縁膜４に下層配線３に達する
層間連絡孔６を選択的に設けている。また、層間連絡孔
６を覆うように上層配線５を選択的に設けている。
【０００５】
【発明が解決しようとする課題】前述したように従来の
半導体装置は、下層配線上に設けた層間絶縁膜に選択的
に層間連絡孔を設け、層間連絡孔を介して下層配線と上
層配線を接続している。
半導体装置は、下層配線上に設けた層間絶縁膜に選択的
に層間連絡孔を設け、層間連絡孔を介して下層配線と上
層配線を接続している。
【０００６】ところで、半導体装置の高速化・高密度化
に伴い、下層配線，上層配線及び層間連絡孔の寸法も微
細化を図る必要があり、配線幅は１μｍ，層間連絡孔は
０．６乃至０．８μｍの大きさまで微細化する必要があ
る。
に伴い、下層配線，上層配線及び層間連絡孔の寸法も微
細化を図る必要があり、配線幅は１μｍ，層間連絡孔は
０．６乃至０．８μｍの大きさまで微細化する必要があ
る。
【０００７】例えば、層間連絡孔を０．６μｍの大きさ
で構成した場合、図３のように層間連絡孔６と下層配線
３との距離ｄは０．２μｍである。
で構成した場合、図３のように層間連絡孔６と下層配線
３との距離ｄは０．２μｍである。
【０００８】しかし、下層配線３と層間連絡孔６との位
置合せ精度は±０．１μｍあり、また、下層配線３と層
間連絡孔６の加工精度は±０．１５μｍ必要である。
置合せ精度は±０．１μｍあり、また、下層配線３と層
間連絡孔６の加工精度は±０．１５μｍ必要である。
【０００９】従って、位置合せ精度と加工精度で±０．
２５μｍ必要である。一方、層間連絡孔６と下層配線３
との距離ｄは０．２μｍであるため、図５及び図６のよ
うに下層配線３から層間連絡孔６がはみ出してしまい層
間連絡孔６が半導体基板１の表面にまで達してしまう。
２５μｍ必要である。一方、層間連絡孔６と下層配線３
との距離ｄは０．２μｍであるため、図５及び図６のよ
うに下層配線３から層間連絡孔６がはみ出してしまい層
間連絡孔６が半導体基板１の表面にまで達してしまう。
【００１０】そのため、上層配線５を設けると、上層配
線５により半導体基板１，下層配線３が短絡してしま
い、半導体装置の歩留り低下の原因となっていた。
線５により半導体基板１，下層配線３が短絡してしま
い、半導体装置の歩留り低下の原因となっていた。
【００１１】その対策として下層配線３と層間連絡孔６
との距離ｄを０．４乃至０．５μｍにする方法もある。
との距離ｄを０．４乃至０．５μｍにする方法もある。
【００１２】しかし、本方法によれば、上記距離ｄを広
くした分、下層配線幅も広くなり、高集積化・高速化へ
の支障をきたしていた。
くした分、下層配線幅も広くなり、高集積化・高速化へ
の支障をきたしていた。
【００１３】本発明の目的は、層間連絡孔を介して半導
体基板及び下層配線が上層配線と短絡するのを防止した
半導体装置の製造方法を提供することにある。
体基板及び下層配線が上層配線と短絡するのを防止した
半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、半導体基板
上に設けた下層配線と上層配線とを、層間絶縁膜に選択
的に設けた層間連絡孔を介して接続してなる半導体装置
の製造方法であって、半導体基板上に下層配線を形成す
る工程と、この下層配線上を含む全面に、第１の導電膜
と、この第１の導電膜よりもエッチング速度が大きい第
２の導電膜とを順次被着する工程と、全面を異方性エッ
チングによりエッチングして前記下層配線の側壁に前記
第１及び第２の導電膜からなる階段状の側壁膜を形成す
る工程とを有するものである。
め、本発明に係る半導体装置の製造方法は、半導体基板
上に設けた下層配線と上層配線とを、層間絶縁膜に選択
的に設けた層間連絡孔を介して接続してなる半導体装置
の製造方法であって、半導体基板上に下層配線を形成す
る工程と、この下層配線上を含む全面に、第１の導電膜
と、この第１の導電膜よりもエッチング速度が大きい第
２の導電膜とを順次被着する工程と、全面を異方性エッ
チングによりエッチングして前記下層配線の側壁に前記
第１及び第２の導電膜からなる階段状の側壁膜を形成す
る工程とを有するものである。
【００１５】また、前記第１の導電膜として高融点金属
膜を使用し、前記第２の導電膜として高融点金属とシリ
コンとの合金膜を使用するものである。
膜を使用し、前記第２の導電膜として高融点金属とシリ
コンとの合金膜を使用するものである。
【００１６】また、前記第１の導電膜としてチタン膜を
使用し、前記第２の導電膜としてタングステンシリサイ
ド膜を使用するものである。
使用し、前記第２の導電膜としてタングステンシリサイ
ド膜を使用するものである。
【００１７】
【作用】層間絶縁膜に選択的に設けた層間連絡孔を介し
て上層配線に接続された下層配線は、その側面に側壁膜
を有しており、前記層間連絡孔は下層配線と側壁膜に跨
って設けてある。このため、層間連絡孔は、下層配線か
らはみ出して、下層配線の下部に位置する半導体基板に
達することはなく、上層配線が層間連絡孔を介して半導
体基板と短絡することが回避される。
て上層配線に接続された下層配線は、その側面に側壁膜
を有しており、前記層間連絡孔は下層配線と側壁膜に跨
って設けてある。このため、層間連絡孔は、下層配線か
らはみ出して、下層配線の下部に位置する半導体基板に
達することはなく、上層配線が層間連絡孔を介して半導
体基板と短絡することが回避される。
【００１８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１９】（参考例）図１は、本発明の参考例に係る
半導体装置を示す断面図である。
半導体装置を示す断面図である。
【００２０】図１において、半導体基板１上に第１の絶
縁膜２を設け、選択的に５００ｎｍ程の膜厚の下層配線
３を第１の絶縁膜２上に設けている。
縁膜２を設け、選択的に５００ｎｍ程の膜厚の下層配線
３を第１の絶縁膜２上に設けている。
【００２１】次に全面に高融点金属、例えばタングステ
ンを２００ｎｍ被着し、全面を異方性エッチして下層配
線３の側面にタングステンで構成した側壁膜７を設け
る。
ンを２００ｎｍ被着し、全面を異方性エッチして下層配
線３の側面にタングステンで構成した側壁膜７を設け
る。
【００２２】次に全面に層間絶縁膜４を設け、層間絶縁
膜４に選択的に層間連絡孔６を設ける。このとき、層間
連絡孔６は、下層配線３及び側壁膜７に跨って設けられ
ている。
膜４に選択的に層間連絡孔６を設ける。このとき、層間
連絡孔６は、下層配線３及び側壁膜７に跨って設けられ
ている。
【００２３】次に層間連絡孔６を介して下層配線３と接
続する上層配線５を選択的に設けて図１に示す状態のも
のを得る。
続する上層配線５を選択的に設けて図１に示す状態のも
のを得る。
【００２４】本参考例によれば、下層配線３の側面に側
壁膜７を設けており、層間連絡孔６が下層配線３よりは
み出しても、側壁膜７があるために、層間連絡孔６は半
導体基板１の表面まで達することはない。
壁膜７を設けており、層間連絡孔６が下層配線３よりは
み出しても、側壁膜７があるために、層間連絡孔６は半
導体基板１の表面まで達することはない。
【００２５】また、側壁膜７は、全面を異方性エッチし
て容易に設けることができ、従って半導体装置の高速化
・高集積化に有効である。
て容易に設けることができ、従って半導体装置の高速化
・高集積化に有効である。
【００２６】尚、側壁膜７としては、高融点金属の他
に、高融点金属と半導体膜（シリコン）との合金膜であ
っても有効である。
に、高融点金属と半導体膜（シリコン）との合金膜であ
っても有効である。
【００２７】（実施例）図２（ａ）は、本発明の実施例
を示す平面図、図２（ｂ）は、図２（ａ）のＩＩ−ＩＩ
線断面図である。
を示す平面図、図２（ｂ）は、図２（ａ）のＩＩ−ＩＩ
線断面図である。
【００２８】図２に示すように、半導体基板１上の第１
の絶縁膜２上に選択的に下層配線３−１，３−２を設け
る。下層配線３−１の配線幅は１μｍ、下層配線３−２
の配線幅は１．５μｍで構成している。
の絶縁膜２上に選択的に下層配線３−１，３−２を設け
る。下層配線３−１の配線幅は１μｍ、下層配線３−２
の配線幅は１．５μｍで構成している。
【００２９】次に全面に高融点金属膜、例えばチタンを
２００ｎｍ被着し、更に高融点金属とシリコンとの合金
膜、例えばタングステンシリサイド膜２６０ｎｍを順次
被着し、全面を異方性エッチする。チタンとタングステ
ンシリサイドとのエッチング速度の差により、下層配線
３の側壁膜７，８は階段状になる。
２００ｎｍ被着し、更に高融点金属とシリコンとの合金
膜、例えばタングステンシリサイド膜２６０ｎｍを順次
被着し、全面を異方性エッチする。チタンとタングステ
ンシリサイドとのエッチング速度の差により、下層配線
３の側壁膜７，８は階段状になる。
【００３０】その後、全面に層間絶縁膜４を５００ｎｍ
堆積し、選択的に層間連絡孔６−１，６−２を設ける。
堆積し、選択的に層間連絡孔６−１，６−２を設ける。
【００３１】更に上層配線５−１，５−２を選択的に設
けて図２（ｂ）に示す状態となる。
けて図２（ｂ）に示す状態となる。
【００３２】下層配線３−２は配線幅が１５μｍと広い
ため、層間連絡孔６−１，６−２は下層配線３−２上に
納まっているが、下層配線３−１は配線幅が狭いため、
下層配線３−１からはみ出して側壁膜７，８まで跨って
設けている。
ため、層間連絡孔６−１，６−２は下層配線３−２上に
納まっているが、下層配線３−１は配線幅が狭いため、
下層配線３−１からはみ出して側壁膜７，８まで跨って
設けている。
【００３３】本実施例によれば、下層配線の側壁膜は二
層構造を有しており、且つ断面形状は階段状になってい
る。
層構造を有しており、且つ断面形状は階段状になってい
る。
【００３４】従って、層間絶縁膜を設けると、層間絶縁
膜の被覆性は向上し、且つ滑らかな形状を得ることがで
き、多層配線構造に非常に有効である。
膜の被覆性は向上し、且つ滑らかな形状を得ることがで
き、多層配線構造に非常に有効である。
【００３５】
【発明の効果】以説明したように本発明は、下層配線の
側面に自己整合的に設けた側壁膜を有し、下層配線上全
面に層間絶縁膜を設けて層間絶縁膜に選択的に層間連絡
孔を設け、下層配線及び側壁膜に跨って設けているた
め、自己整合的に設けた側壁膜の分、下層配線と層間連
絡孔との距離を確保でき、層間連絡孔が下層配線よりは
み出して半導体基板に達するようなことはない。
側面に自己整合的に設けた側壁膜を有し、下層配線上全
面に層間絶縁膜を設けて層間絶縁膜に選択的に層間連絡
孔を設け、下層配線及び側壁膜に跨って設けているた
め、自己整合的に設けた側壁膜の分、下層配線と層間連
絡孔との距離を確保でき、層間連絡孔が下層配線よりは
み出して半導体基板に達するようなことはない。
【００３６】側壁膜も自己整合的に設けてあり、容易に
設けることができ、配線の微細化に非常に有効である。
設けることができ、配線の微細化に非常に有効である。
【００３７】また、側壁膜は複数の膜で構成し、側壁の
断面形状を階段状にすることで、上層に設けた層間膜を
滑らかに設けることができ、多層配線構造に非常に有利
である。
断面形状を階段状にすることで、上層に設けた層間膜を
滑らかに設けることができ、多層配線構造に非常に有利
である。
【００３８】従って、本発明を用いることで半導体装置
の高集積化・高速化に有効である。
の高集積化・高速化に有効である。
【図１】本発明の参考例を示す断面図である。
【図２】（ａ）は、本発明の実施例を示す平面図、
（ｂ）は、（ａ）のＩＩ−ＩＩ線断面図である。
（ｂ）は、（ａ）のＩＩ−ＩＩ線断面図である。
【図３】従来例を示す断面図である。
【図４】図３のＩＶ−ＩＶ線断面図である。
【図５】従来例を示す断面図である。
【図６】図５のＶＩ−ＶＩ線断面図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (3)
- 【請求項１】 半導体基板上に設けた下層配線と上層配
線とを、層間絶縁膜に選択的に設けた層間連絡孔を介し
て接続してなる半導体装置の製造方法であって、半導体
基板上に下層配線を形成する工程と、この下層配線上を
含む全面に、第１の導電膜と、この第１の導電膜よりも
エッチング速度が大きい第２の導電膜とを順次被着する
工程と、全面を異方性エッチングによりエッチングして
前記下層配線の側壁に前記第１及び第２の導電膜からな
る階段状の側壁膜を形成する工程とを有することを特徴
とする半導体装置の製造方法。 - 【請求項２】 前記第１の導電膜が高融点金属膜であ
り、前記第２の導電膜が高融点金属とシリコンとの合金
膜であることを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項３】 前記第１の導電膜がチタン膜であり、前
記第２の導電膜がタングステンシリサイド膜であること
を特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10696792A JP2953188B2 (ja) | 1992-04-24 | 1992-04-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10696792A JP2953188B2 (ja) | 1992-04-24 | 1992-04-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299515A JPH05299515A (ja) | 1993-11-12 |
| JP2953188B2 true JP2953188B2 (ja) | 1999-09-27 |
Family
ID=14447090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10696792A Expired - Lifetime JP2953188B2 (ja) | 1992-04-24 | 1992-04-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2953188B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3486461B2 (ja) | 1994-06-24 | 2004-01-13 | キヤノン株式会社 | 画像処理装置及び方法 |
| JP2006093330A (ja) | 2004-09-22 | 2006-04-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
1992
- 1992-04-24 JP JP10696792A patent/JP2953188B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05299515A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5543360A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| JP3453163B2 (ja) | 集積回路においてコンタクト構成体を製造する方法 | |
| JPH06125013A (ja) | 半導体装置及びその製造方法 | |
| JPH06104341A (ja) | 半導体集積回路およびその製造方法 | |
| JPH11330231A (ja) | 金属被覆構造 | |
| EP0455341B1 (en) | Semiconductor contact via structure and method | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| US5665642A (en) | Process of making a semiconductor device with a multilayer wiring and pillar formation | |
| US6359329B1 (en) | Embedded wiring structure and method for forming the same | |
| JP2953188B2 (ja) | 半導体装置の製造方法 | |
| JP2988943B2 (ja) | 配線接続孔の形成方法 | |
| JP3253750B2 (ja) | 半導体装置の製造方法 | |
| JP2790388B2 (ja) | 半導体装置の製造方法 | |
| JP3033839B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH07135209A (ja) | 多層配線構造およびその製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JP2983098B2 (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP3210462B2 (ja) | 半導体装置の製造方法 | |
| JPH04303943A (ja) | 半導体装置の製造方法 | |
| JP2000232156A (ja) | 半導体装置の製造方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPH02134847A (ja) | 半導体装置とその製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JP2738358B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981013 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990615 |