KR20040037872A - 반도체 소자의 금속 배선 형성 방법 - Google Patents
반도체 소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR20040037872A KR20040037872A KR1020020066547A KR20020066547A KR20040037872A KR 20040037872 A KR20040037872 A KR 20040037872A KR 1020020066547 A KR1020020066547 A KR 1020020066547A KR 20020066547 A KR20020066547 A KR 20020066547A KR 20040037872 A KR20040037872 A KR 20040037872A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- via hole
- forming
- etching process
- film
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 75
- 239000002184 metal Substances 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 49
- 230000004888 barrier function Effects 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 35
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 17
- 239000010937 tungsten Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 69
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims 1
- 229920000642 polymer Polymers 0.000 description 10
- 230000000149 penetrating effect Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 하부 금속층 상부에 제 1 장벽 금속층을 두껍게 형성하고 층간 절연막을 형성한 후 층간 절연막 및 제 1 장벽 금속층의 일부가 식각되도록 1차 식각하고, 제 1 장벽 금속층의 나머지 및 제 1 금속층이 과도 식각되도록 2차 식각하여 비아홀을 형성한 후 제 2 장벽 금속층 및 상부 금속층을 형성함으로써 하부 금속층을 노출시키는 비아홀을 형성하기 위한 식각 공정에서 비아홀 측벽에 폴리머가 잔류하지 않아 제 2 장벽 금속층이 비아홀 측벽에 완벽하게 형성되기 때문에 상부 금속층으로 텅스텐막을 형성할 때 저유전 절연막을 침투하여 텅스텐막이 형성되는 것을 방지할 수 있어 배선 및 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법이 개시된다.
Description
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 하부 금속층을 노출시키는 비아홀을 형성하기 위한 식각 공정에서 비아홀 측벽에 폴리머가 잔류하지 않아 장벽 금속층이 비아홀 측벽에 완벽하게 형성되기 때문에 이후 상부 금속층으로 텅스텐막을 형성할 때 저유전 절연막을 침투하여 텅스텐막이 형성되는 것을 방지할 수 있어 배선 및 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
종래의 금속 배선 형성 방법 및 그에 따른 문제점을 도 1(a) 내지 도 1(d)를 이용하여 설명하면 다음과 같다.
도 1(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(101) 상부에 제 1 금속층(102), 제 1 장벽 금속층(103) 및 반사 방지막(104)을 적층한 후 사진 및 식각 공정을 실시하여 패터닝한다. 이때, 제 1 금속층(102)으로는 예를들어 알루미늄막을 사용하고, 제 1 장벽 금속층(103)으로는 TiN막을 사용하며, 반사 방지막(104)으로는 SiON막을 사용한다. 한편, 제 1 장벽 금속층(103)은 500∼1000Å 정도의 두께로 형성하며, 반사 방지막(104) 또한 500∼1000Å 정도의 두께로 형성한다. 전체 구조 상부에 SiON막등으로 제 1 캡핑층(105)을 형성한 후 저유전 절연막(106)을 형성하고, 그 상부에 저유전 제 2 캡핑층(107)을 형성하여 층간 절연막을 형성한다.그리고, 제 2 캡핑층(107) 상부에 감광막(108)을 도포한 후 제 1 금속층(102)을 노출시키는 소정의 마스크를 이용한 노광 및 현상 공정으로 감광막(108)을 패터닝한다.
도 1(b)를 참조하면, 패터닝된 감광막(108)을 마스크로 식각 공정을 실시하여 제 1 금속층(102)을 노출시키는 비아홀(109)을 형성한다. 이때, 식각 공정은 과도 식각 공정으로 실시하여 제 1 금속층(102)의 일부가 과도 식각되도록 할 수 있다. 그리고, 감광막(108)을 제거한 후 세정 공정을 실시하여 식각 과정에서 발생된 식각 부산물을 제거한다. 그런데, 비아홀(109)의 측벽에 세정 공정에서도 제거되지 않는 폴리머(110)가 잔류하게 된다.
도 1(c)를 참조하면, 비아홀(109)을 포함한 전체 구조 상부에 제 2 장벽 금속층(111)을 형성한다. 그러나, 폴리머(110)가 잔류하는 부분에서는 제 2 장벽 금속층(111)이 형성되지 않기 때문에 비아홀(109)의 측벽에 제 2 장벽 금속층(111)이 완벽하게 형성되지 않는다. 그리고, 비아홀(109)이 매립되도록 전체 구조 상부에 예를들어 텅스텐막을 이용한 제 2 금속층(112)을 형성한다. 그런데, 폴리머(110)가 잔류하여 제 2 장벽 금속층(111)이 비아홀(109) 측벽에 완벽하게 형성되지 않고, 텅스텐막을 형성하기 위해 사용되는 WF6가스의 F에 의해 제 2 장벽 금속층(111)이 형성되지 않은 부분의 저유전 절연막(106)이 손상되고 텅스텐막이 그 부분까지 침투하게 된다.
상기한 바와 같이 저유전 절연막의 소정 영역을 식각하여 알루미늄막을 노출시키는 비아홀을 형성하는 공정에서는 세정 공정에서도 제거되지 않는 폴리머가 비아홀의 측벽에 잔류하게 되고, 이러한 폴리머 때문에 장벽 금속층이 비아홀 측벽에 완벽하게 형성되지 않아 텅스텐막을 형성할 때 F에 의해 장벽 금속층이 형성되지 않은 부분의 저유전 절연막이 손상되고 그 부분까지 텅스텐막이 형성된다. 따라서, 배선 및 소자의 신뢰성이 저하된다.
본 발명의 목적은 저유전 절연막을 반응성 이온 식각 공정으로 식각하여 비아홀을 형성하고, 그 부분에 텅스텐막을 형성하여 상부 금속 배선을 형성하는 과정에서 텅스텐막이 비아홀의 측벽을 침투하여 저유전 절연막에까지 형성되는 것을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
도 1(a) 내지 도 1(c)는 종래의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2(a) 내지 도 2(d)는 본 발명에 따른 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
101 및 201 : 반도체 기판102 및 202 : 제 1금속층
103 및 203 : 제 1 장벽 금속층104 : 반사 방지막
105 및 204 : 제 1 캡핑층106 및 205 : 저유전 절연막
107 및 206 : 제 2 캡핑층108 및 207 : 감광막
109 및 208 : 비아홀110 : 폴리머
111 및 209 : 제 2 장벽 금속층112 및 210 : 제 2 금속층
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 소정의 구조가 형성된 반도체 기판 상부에 제 1 금속층 및 제 1 장벽 금속층을 형성한 후 패터닝하는 단계와, 전체 구조 상부에 층간 절연막을 형성한 후 1차 식각 공정으로 상기 층간 절연막 및 상기 제 1 장벽 금속층의 일부를 식각하는 단계와, 2차 식각 공정을 실시하여 상기 제 1 금속층을 노출시키는 비아홀을 형성하는 단계와, 상기 비아홀을 포함한 전체 구조 상부에 제 2 장벽 금속층을 형성한 후 상기 비아홀이 매립되도록제 2 금속층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 소정의 구조가 형성된 반도체 기판(201) 상부에 제 1 금속층(202) 및 제 1 장벽 금속층(203)을 적층한 후 사진 및 식각 공정을 실시하여 패터닝한다. 이때, 제 1 금속층(202)으로는 예를들어 알루미늄막을 사용하고, 제 1 장벽 금속층(203)으로는 TiN막을 사용한다. 한편, 제 1 장벽 금속층(203)은 제 1 장벽 금속층과 반사 방지막의 두께를 합한 만큼의 두께, 예를들어 1000∼2000Å 정도의 두께로 형성한다. 전체 구조 상부에 SiON막등으로 제 1 캡핑층(204)을 형성한 후 저유전 절연막(205) 및 저유전 제 2 캡핑층(206)을 형성하여 층간 절연막을 형성한다. 제 2 캡핑층(206) 상부에 감광막(207)을 도포한 후 하부 금속 배선을 노출시키는 소정의 마스크를 이용한 노광 및 현상 공정으로 감광막(207)을 패터닝한다.
도 2(b)를 참조하면, 패터닝된 감광막(207)을 마스크로 1차 식각 공정을 실시한 후 감광막(207)을 제거한다. 1차 식각 공정은 CxHy/O2기체를 주 식각 가스로 사용하고 N2/SO2를 보조 식각 가스로 사용하여 실시하며, 제 1 장벽 금속층(203)의 중간 정도의 깊이, 예를들어 1000Å 정도의 깊이까지 식각한다.
도 2(c)를 참조하면, Cl2가스를 이용한 2차 식각 공정을 실시하여 제 1 금속층(202)을 노출시키는 비아홀(208)을 형성한다. 이때, 2차 식각 공정은 제 1 금속층(202)의 일부가 식각되도록 과도 식각할 수 있다. 한편, 2차 식각 공정중에 비아홀(208) 측벽에 폴리머가 형성될 수 있으나, 후속 세정 공정에서 완전히 제거된다.
도 2(d)를 참조하면, 비아홀(208)을 포함한 전체 구조 상부에 제 2 장벽 금속층(209)을 형성한다. 그리고, 비아홀(208)이 매립되도록 전체 구조 상부에 예를들어 텅스텐막을 이용한 제 2 금속층(210)을 형성한다. 그런데, 종래와는 달리 비아홀(208) 측벽에 폴리머가 잔류하지 않기 때문에 제 2 장벽 금속층(209)이 완벽하게 형성된다. 따라서, 텅스텐막을 형성하기 위해 사용되는 WF6가스의 F에 의해서도 저유전 절연막(205)이 손상되지 않아 텅스텐막이 저유전 절연막(205)을 침투하여 형성되는 것을 방지할 수 있다.
상술한 바와 같이 본 발명에 의하면 하부 금속층 상부에 제 1 장벽 금속층을 두껍게 형성하고 층간 절연막을 형성한 후 층간 절연막 및 제 1 장벽 금속층의 일부가 식각되도록 1차 식각하고, 제 1 장벽 금속층의 나머지 및 제 1 금속층이 과도 식각되도록 2차 식각하여 비아홀을 형성한 후 제 2 장벽 금속층 및 상부 금속층을 형성함으로써 하부 금속층을 노출시키는 비아홀을 형성하기 위한 식각 공정에서 비아홀 측벽에 폴리머가 잔류하지 않아 제 2 장벽 금속층이 비아홀 측벽에 완벽하게 형성되기 때문에 상부 금속층으로 텅스텐막을 형성할 때 저유전 절연막을 침투하여 텅스텐막이 형성되는 것을 방지할 수 있어 배선 및 소자의 신뢰성을 향상시킬 수 있다.
Claims (9)
- 소정의 구조가 형성된 반도체 기판 상부에 제 1 금속층 및 제 1 장벽 금속층을 형성한 후 패터닝하는 단계;전체 구조 상부에 층간 절연막을 형성한 후 1차 식각 공정으로 상기 층간 절연막 및 상기 제 1 장벽 금속층의 일부를 식각하는 단계;2차 식각 공정을 실시하여 상기 제 1 금속층을 노출시키는 비아홀을 형성하는 단계; 및상기 비아홀을 포함한 전체 구조 상부에 제 2 장벽 금속층을 형성한 후 상기 비아홀이 매립되도록 제 2 금속층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 제 1 금속층은 알루미늄막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 제 1 장벽 금속층은 1000 내지 2000Å의 두께로 형성된 TiN막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 1차 식각 공정은 CxHy/O2기체를 주 식각 가스로 사용하고 N2/SO2를 보조 식각 가스로 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 1차 식각 공정은 상기 제 1 장벽 금속층이 500 내지 1000Å 정도로 식각될 때까지 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 2차 식각 공정은 Cl2가스를 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 2차 식각 공정은 상기 제 1 금속층의 일부가 식각되도록 과도 식각하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 2차 식각 공정을 실시한 후 세정 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 제 1 항에 있어서, 상기 제 2 금속층은 텅스텐막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020066547A KR20040037872A (ko) | 2002-10-30 | 2002-10-30 | 반도체 소자의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020066547A KR20040037872A (ko) | 2002-10-30 | 2002-10-30 | 반도체 소자의 금속 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040037872A true KR20040037872A (ko) | 2004-05-08 |
Family
ID=37336142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020066547A KR20040037872A (ko) | 2002-10-30 | 2002-10-30 | 반도체 소자의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040037872A (ko) |
-
2002
- 2002-10-30 KR KR1020020066547A patent/KR20040037872A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| US7008869B2 (en) | Method for forming metal wiring without metal byproducts that create bridge between metal wires in a semiconductor device | |
| US6812133B2 (en) | Fabrication method of semiconductor device | |
| KR20040037872A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR101113768B1 (ko) | 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법 | |
| KR100835506B1 (ko) | 반도체소자의 제조방법 | |
| KR101016855B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR100390996B1 (ko) | 금속 배선 형성 방법 | |
| KR100682167B1 (ko) | 금속 배선 형성 방법 | |
| KR100458081B1 (ko) | 반도체장치의비아홀형성방법 | |
| KR100412145B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100284302B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100276562B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100221585B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100291189B1 (ko) | 반도체 장치 제조 방법 | |
| KR100327581B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100552835B1 (ko) | 반도체소자의 금속 플러그 형성방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100399443B1 (ko) | 금속 배선 형성 방법 | |
| KR100443515B1 (ko) | 비아홀 형성 방법 | |
| KR100396697B1 (ko) | 반도체 소자의 제조방법 | |
| KR100403327B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20020002700A (ko) | 금속 배선 형성 방법 | |
| KR20040056110A (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR20000015639A (ko) | 다층배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |