JP2000114375A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000114375A JP2000114375A JP10287720A JP28772098A JP2000114375A JP 2000114375 A JP2000114375 A JP 2000114375A JP 10287720 A JP10287720 A JP 10287720A JP 28772098 A JP28772098 A JP 28772098A JP 2000114375 A JP2000114375 A JP 2000114375A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- forming
- via hole
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 層間絶縁膜に低誘電率の絶縁膜を用いた埋め
込み配線の形成において、低誘電率の絶縁膜の膜質劣化
を防止する。 【解決手段】 シリコン基板101上に酸化シリコン膜
からなる第1の絶縁膜102を形成し、レジストパター
ン103を用いて第1の絶縁膜102にビアホール形成
用ホール104を形成する。ビアホール形成用ホール1
04内および第1の絶縁膜102上に低誘電率膜の第2
の絶縁膜105を形成する。第2の絶縁膜105上に酸
化シリコン膜からなる第3の絶縁膜106を形成し、こ
の上に配線パターン形状の開口を有するレジストパター
ン107を形成し、第3の絶縁膜106に配線パターン
を開口する。第3の絶縁膜106をマスクとして第2の
絶縁膜105をエッチングして配線溝108とビアホー
ル109を形成し、バリアメタル110と配線用メタル
111を被着した後、不要部分を除去して埋め込み配線
とする。
込み配線の形成において、低誘電率の絶縁膜の膜質劣化
を防止する。 【解決手段】 シリコン基板101上に酸化シリコン膜
からなる第1の絶縁膜102を形成し、レジストパター
ン103を用いて第1の絶縁膜102にビアホール形成
用ホール104を形成する。ビアホール形成用ホール1
04内および第1の絶縁膜102上に低誘電率膜の第2
の絶縁膜105を形成する。第2の絶縁膜105上に酸
化シリコン膜からなる第3の絶縁膜106を形成し、こ
の上に配線パターン形状の開口を有するレジストパター
ン107を形成し、第3の絶縁膜106に配線パターン
を開口する。第3の絶縁膜106をマスクとして第2の
絶縁膜105をエッチングして配線溝108とビアホー
ル109を形成し、バリアメタル110と配線用メタル
111を被着した後、不要部分を除去して埋め込み配線
とする。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置、特に
多層配線を有する半導体装置の製造方法に関するもので
ある。
多層配線を有する半導体装置の製造方法に関するもので
ある。
【0002】
【従来の技術】近年、半導体素子の微細化、高速化に伴
い、素子の動作速度に影響を与える層間絶縁膜の容量の
低減が要求されており、隣接する配線間容量の低減と配
線材料の低抵抗化が重要となっている。配線間容量の低
減方法としては、配線周囲の層間絶縁膜を誘電率の小さ
い材料にすることが有効である。従来の酸化シリコン膜
(比誘電率4.3程度)やBPSG膜、PSG膜、BS
G膜などのリンあるいはボロンを含有した酸化シリコン
膜、フッ素添加酸化珪素膜(比誘電率3.3〜3.8程
度)などはエッチング加工が容易であり、広く用いられ
てきた。しかし、これらの材料では比誘電率が比較的大
きく配線間容量の低減が十分ではない。そこで、層間絶
縁膜の比誘電率をより小さくするために、有機材料(た
とえばメチルシロキサンポリマー、ポリアリルエーテ
ル、フッ化ポリイミド、ベンゾシクロブテン、ポリテト
ラフルオロエチレンなど)膜や、多孔質膜、微粒子を分
散させることによって低密度にした膜、低誘電率材料の
微粒子を分散させた膜などを用いることが提案されてい
る。
い、素子の動作速度に影響を与える層間絶縁膜の容量の
低減が要求されており、隣接する配線間容量の低減と配
線材料の低抵抗化が重要となっている。配線間容量の低
減方法としては、配線周囲の層間絶縁膜を誘電率の小さ
い材料にすることが有効である。従来の酸化シリコン膜
(比誘電率4.3程度)やBPSG膜、PSG膜、BS
G膜などのリンあるいはボロンを含有した酸化シリコン
膜、フッ素添加酸化珪素膜(比誘電率3.3〜3.8程
度)などはエッチング加工が容易であり、広く用いられ
てきた。しかし、これらの材料では比誘電率が比較的大
きく配線間容量の低減が十分ではない。そこで、層間絶
縁膜の比誘電率をより小さくするために、有機材料(た
とえばメチルシロキサンポリマー、ポリアリルエーテ
ル、フッ化ポリイミド、ベンゾシクロブテン、ポリテト
ラフルオロエチレンなど)膜や、多孔質膜、微粒子を分
散させることによって低密度にした膜、低誘電率材料の
微粒子を分散させた膜などを用いることが提案されてい
る。
【0003】一方、配線の低抵抗化としては、従来配線
材料として広く用いられてきたアルミニウム合金よりも
抵抗の小さい材料、例えば銅や銅合金材料等の使用が有
効である。したがって、低誘電率膜材料と低抵抗配線材
料を組み合わせた多層配線技術が半導体素子の高性能化
に必要となっている。
材料として広く用いられてきたアルミニウム合金よりも
抵抗の小さい材料、例えば銅や銅合金材料等の使用が有
効である。したがって、低誘電率膜材料と低抵抗配線材
料を組み合わせた多層配線技術が半導体素子の高性能化
に必要となっている。
【0004】また、銅合金などのように微細加工が比較
的困難な材料を用いる場合や、微細な配線間幅への層間
絶縁膜の埋め込みが困難である場合などには、埋め込み
配線プロセス、いわゆるダマシン(Damascene) プロセス
が用いられる。特にビアホール(接続孔)と配線溝を配
線材料で同時に埋め込み、CMP(Chemical Mechanical
Polishing) 法によって研磨して不要部分の配線材料を
除去することにより、ビアホールと配線溝に埋め込まれ
た配線を同時に形成するデュアルダマシンプロセスは、
半導体装置の多層配線製造に要するプロセス数を減らす
ことができる。
的困難な材料を用いる場合や、微細な配線間幅への層間
絶縁膜の埋め込みが困難である場合などには、埋め込み
配線プロセス、いわゆるダマシン(Damascene) プロセス
が用いられる。特にビアホール(接続孔)と配線溝を配
線材料で同時に埋め込み、CMP(Chemical Mechanical
Polishing) 法によって研磨して不要部分の配線材料を
除去することにより、ビアホールと配線溝に埋め込まれ
た配線を同時に形成するデュアルダマシンプロセスは、
半導体装置の多層配線製造に要するプロセス数を減らす
ことができる。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
低誘電率絶縁膜材料は、従来の半導体装置において層間
絶縁膜材料として用いられている酸化シリコン膜等とは
膜質が大きく異なっており、エッチングによる微細加工
が困難な材料が多く、また、リソグラフィー工程におけ
るレジスト剥離プロセスで行われる酸素プラズマによる
アッシング(灰化)や有機溶剤による洗浄によって膜質
が劣化してしまうために、微細なホールや配線用溝の形
成が困難である、またホールや配線用溝に配線用導電材
料を埋め込むプロセスにおいて、劣化した層間絶縁膜か
ら水分が放出されて導電膜の断線や高抵抗化の原因とな
るなどの課題がある。したがって、上記の低誘電率材料
を用いて微細な配線構造や低抵抗の接続用ビアを形成す
ることは、非常に困難である。
低誘電率絶縁膜材料は、従来の半導体装置において層間
絶縁膜材料として用いられている酸化シリコン膜等とは
膜質が大きく異なっており、エッチングによる微細加工
が困難な材料が多く、また、リソグラフィー工程におけ
るレジスト剥離プロセスで行われる酸素プラズマによる
アッシング(灰化)や有機溶剤による洗浄によって膜質
が劣化してしまうために、微細なホールや配線用溝の形
成が困難である、またホールや配線用溝に配線用導電材
料を埋め込むプロセスにおいて、劣化した層間絶縁膜か
ら水分が放出されて導電膜の断線や高抵抗化の原因とな
るなどの課題がある。したがって、上記の低誘電率材料
を用いて微細な配線構造や低抵抗の接続用ビアを形成す
ることは、非常に困難である。
【0006】従来の半導体装置の製造方法として、特開
平10−112503号公報に記載の製造方法がある。
平10−112503号公報に記載の製造方法がある。
【0007】図6は特開平10−112503号公報に
より開示された従来の半導体装置の製造方法を示す工程
断面図である。
より開示された従来の半導体装置の製造方法を示す工程
断面図である。
【0008】シリコン基板401上に第1の酸化シリコ
ン膜402を形成し(図6(a))、その上に有機低誘
電率膜403を形成する(図6(b))。さらにその上
に第2の酸化シリコン膜404を形成する(図6
(c))。次に既知のフォトリソグラフィー工程により
レジストパターン405を形成し(図6(d))、レジ
ストパターン405をマスクとして第2の酸化シリコン
膜404をエッチングして配線パターンを有する開口4
06を形成し、その後レジストパターン405を除去す
る(図6(e))。
ン膜402を形成し(図6(a))、その上に有機低誘
電率膜403を形成する(図6(b))。さらにその上
に第2の酸化シリコン膜404を形成する(図6
(c))。次に既知のフォトリソグラフィー工程により
レジストパターン405を形成し(図6(d))、レジ
ストパターン405をマスクとして第2の酸化シリコン
膜404をエッチングして配線パターンを有する開口4
06を形成し、その後レジストパターン405を除去す
る(図6(e))。
【0009】次に、リソグラフィーにより、酸化シリコ
ン膜404および有機低誘電率膜403上にビアホール
形成用レジストパターン407を形成する(図6
(f))。次に、レジストパターン407をマスクとし
て酸化シリコン膜404の開口406の部分の有機低誘
電率膜403および酸化シリコン膜402を順次選択的
にエッチングする。これによってビアホール(接続孔)
408を形成し、その後レジストパターン407を除去
する(図6(g))。
ン膜404および有機低誘電率膜403上にビアホール
形成用レジストパターン407を形成する(図6
(f))。次に、レジストパターン407をマスクとし
て酸化シリコン膜404の開口406の部分の有機低誘
電率膜403および酸化シリコン膜402を順次選択的
にエッチングする。これによってビアホール(接続孔)
408を形成し、その後レジストパターン407を除去
する(図6(g))。
【0010】次に、酸化シリコン膜404をマスクとし
て有機低誘電率膜403をエッチングする(図6
(h))。これによって、酸化シリコン膜404の開口
406と同一形状の配線溝409が形成される。
て有機低誘電率膜403をエッチングする(図6
(h))。これによって、酸化シリコン膜404の開口
406と同一形状の配線溝409が形成される。
【0011】次に、スパッタリング法によりアルミニウ
ム合金膜410を配線材料として成膜する(図6
(i))。成膜後にアルミニウム合金の融点近くの温度
でリフローを行うことにより、このアルミニウム合金膜
410によってビアホール408および配線溝409が
完全に埋め込まれるようにする。次に、CMP(化学機
械研磨)法を用いて、酸化シリコン膜404を研磨スト
ッパー層として用いてアルミニウム合金膜410を研磨
し、このアルミニウム合金膜410のうち酸化シリコン
膜404上にある不要部分を除去する。以上により、ビ
アホール408および配線溝409に埋め込まれ下層配
線(図示せず)とコンタクトしたアルミニウム合金配線
411が形成される(図6(j))。
ム合金膜410を配線材料として成膜する(図6
(i))。成膜後にアルミニウム合金の融点近くの温度
でリフローを行うことにより、このアルミニウム合金膜
410によってビアホール408および配線溝409が
完全に埋め込まれるようにする。次に、CMP(化学機
械研磨)法を用いて、酸化シリコン膜404を研磨スト
ッパー層として用いてアルミニウム合金膜410を研磨
し、このアルミニウム合金膜410のうち酸化シリコン
膜404上にある不要部分を除去する。以上により、ビ
アホール408および配線溝409に埋め込まれ下層配
線(図示せず)とコンタクトしたアルミニウム合金配線
411が形成される(図6(j))。
【0012】この方法によれば、ビアホール408の形
成部分は従来材料である酸化シリコン膜402であるた
め、加工は容易であり膜質劣化もない。
成部分は従来材料である酸化シリコン膜402であるた
め、加工は容易であり膜質劣化もない。
【0013】しかしながら、配線溝409の形成される
有機低誘電率膜403がレジスト特有の剥離プロセス
(酸素プラズマアッシングおよび有機溶剤による洗浄)
における酸素プラズマや有機溶剤に2回曝され(図6
(e),(g))、またレジスト現像液にも曝される
(図6(f))ので膜質劣化が大きい。例えば図6
(e)の工程では、レジストパターン405を除去する
レジスト特有の剥離プロセス(酸素プラズマアッシング
および有機溶剤による洗浄)によって、露出している付
近の有機低誘電率膜403が膜中水分の増加や不要なエ
ッチングが生じて劣化してしまう(例えば劣化部分40
3a)。このような劣化が生じると、その後で劣化部分
403aから水分の放出が生じたり、不要なエッチング
による段差によって、後の成膜等において形成不良が生
じることにもなる。
有機低誘電率膜403がレジスト特有の剥離プロセス
(酸素プラズマアッシングおよび有機溶剤による洗浄)
における酸素プラズマや有機溶剤に2回曝され(図6
(e),(g))、またレジスト現像液にも曝される
(図6(f))ので膜質劣化が大きい。例えば図6
(e)の工程では、レジストパターン405を除去する
レジスト特有の剥離プロセス(酸素プラズマアッシング
および有機溶剤による洗浄)によって、露出している付
近の有機低誘電率膜403が膜中水分の増加や不要なエ
ッチングが生じて劣化してしまう(例えば劣化部分40
3a)。このような劣化が生じると、その後で劣化部分
403aから水分の放出が生じたり、不要なエッチング
による段差によって、後の成膜等において形成不良が生
じることにもなる。
【0014】本発明の目的は、層間絶縁膜に有機膜など
の低誘電率の絶縁膜を用いた場合に、ダマシンプロセス
において、低誘電率の絶縁膜の膜質劣化を防止すること
ができる半導体装置の製造方法を提供することにある。
の低誘電率の絶縁膜を用いた場合に、ダマシンプロセス
において、低誘電率の絶縁膜の膜質劣化を防止すること
ができる半導体装置の製造方法を提供することにある。
【0015】
【課題を解決するための手段】請求項1記載の半導体装
置の製造方法は、下層配線が形成された半導体基板上に
第1の絶縁膜を形成する工程と、第1の絶縁膜上にビア
ホールパターン形状の開口を有する第1のレジストパタ
ーンを形成し、第1のレジストパターンをマスクに第1
の絶縁膜をエッチングしてビアホール形成用ホールを形
成する工程と、第1のレジストパターンを除去した後、
第1の絶縁膜よりも比誘電率が小さくかつ第1の絶縁膜
に対してエッチング選択性を有する第2の絶縁膜をビア
ホール形成用ホールに埋め込むとともに第1の絶縁膜上
に形成する工程と、第3の絶縁膜を第2の絶縁膜上に形
成する工程と、第3の絶縁膜上に上層配線パターン形状
の開口を有する第2のレジストパターンを形成し、第2
のレジストパターンをマスクに第3の絶縁膜をエッチン
グする工程と、第3の絶縁膜をエッチングした後、第2
の絶縁膜をエッチングすることにより、ビアホールと配
線溝を形成するとともに第2のレジストパターンが除去
される工程と、ビアホールと配線溝内に上層配線用メタ
ルを充填する工程と、上層配線用メタルのビアホールと
配線溝内を除く第3の絶縁膜上にある不要部分を除去す
る工程とを含むことを特徴とする。なお、例えば、絶縁
膜Aが絶縁膜Bに対してエッチング選択性を有するとい
うことは、絶縁膜Aをエッチングする際には絶縁膜Bは
エッチングされにくく、また、絶縁膜Bをエッチングす
る際には絶縁膜Aはエッチングされにくいことを意味す
る。
置の製造方法は、下層配線が形成された半導体基板上に
第1の絶縁膜を形成する工程と、第1の絶縁膜上にビア
ホールパターン形状の開口を有する第1のレジストパタ
ーンを形成し、第1のレジストパターンをマスクに第1
の絶縁膜をエッチングしてビアホール形成用ホールを形
成する工程と、第1のレジストパターンを除去した後、
第1の絶縁膜よりも比誘電率が小さくかつ第1の絶縁膜
に対してエッチング選択性を有する第2の絶縁膜をビア
ホール形成用ホールに埋め込むとともに第1の絶縁膜上
に形成する工程と、第3の絶縁膜を第2の絶縁膜上に形
成する工程と、第3の絶縁膜上に上層配線パターン形状
の開口を有する第2のレジストパターンを形成し、第2
のレジストパターンをマスクに第3の絶縁膜をエッチン
グする工程と、第3の絶縁膜をエッチングした後、第2
の絶縁膜をエッチングすることにより、ビアホールと配
線溝を形成するとともに第2のレジストパターンが除去
される工程と、ビアホールと配線溝内に上層配線用メタ
ルを充填する工程と、上層配線用メタルのビアホールと
配線溝内を除く第3の絶縁膜上にある不要部分を除去す
る工程とを含むことを特徴とする。なお、例えば、絶縁
膜Aが絶縁膜Bに対してエッチング選択性を有するとい
うことは、絶縁膜Aをエッチングする際には絶縁膜Bは
エッチングされにくく、また、絶縁膜Bをエッチングす
る際には絶縁膜Aはエッチングされにくいことを意味す
る。
【0016】請求項2記載の半導体装置の製造方法は、
請求項1記載の半導体装置の製造方法において、第1の
絶縁膜および第3の絶縁膜は、酸化シリコン膜またはフ
ッ素添加酸化シリコン膜であることを特徴とする。
請求項1記載の半導体装置の製造方法において、第1の
絶縁膜および第3の絶縁膜は、酸化シリコン膜またはフ
ッ素添加酸化シリコン膜であることを特徴とする。
【0017】請求項3記載の半導体装置の製造方法は、
請求項1記載の半導体装置の製造方法において、第2の
絶縁膜は、有機材料からなる膜、多孔質膜、無機成分と
有機成分の両方を含有する膜または微粒子を分散させた
膜であることを特徴とする。
請求項1記載の半導体装置の製造方法において、第2の
絶縁膜は、有機材料からなる膜、多孔質膜、無機成分と
有機成分の両方を含有する膜または微粒子を分散させた
膜であることを特徴とする。
【0018】これら請求項1〜3記載の発明によれば、
配線溝が形成される第2の絶縁膜に有機膜等の低誘電率
膜を用い、第1のレジストパターンは酸化シリコン膜等
からなる第1の絶縁膜上に形成され、第2のレジストパ
ターンは酸化シリコン膜等からなる第3の絶縁膜上に形
成されるため、レジストが第2の絶縁膜上に直接形成さ
れることはなく、第2の絶縁膜がレジスト現像液に曝さ
れることがない。さらに、第1のレジストパターンの除
去にはレジスト特有の剥離プロセス(酸素プラズマアッ
シングおよび有機溶剤による洗浄)が必要であるが、こ
のときはまだ第2の絶縁膜は形成されていない。また、
第2のレジストパターンは、第2の絶縁膜をエッチング
して配線溝とビアホールを形成するときに、同時にエッ
チングされてなくなるため、レジスト特有の剥離プロセ
スは必要ない。したがって、低誘電率膜の第2の絶縁膜
がレジスト現像液や、レジスト特有の剥離プロセスの酸
素プラズマや有機溶剤に曝されることがないため、第2
の絶縁膜の膜質劣化を防止できる。
配線溝が形成される第2の絶縁膜に有機膜等の低誘電率
膜を用い、第1のレジストパターンは酸化シリコン膜等
からなる第1の絶縁膜上に形成され、第2のレジストパ
ターンは酸化シリコン膜等からなる第3の絶縁膜上に形
成されるため、レジストが第2の絶縁膜上に直接形成さ
れることはなく、第2の絶縁膜がレジスト現像液に曝さ
れることがない。さらに、第1のレジストパターンの除
去にはレジスト特有の剥離プロセス(酸素プラズマアッ
シングおよび有機溶剤による洗浄)が必要であるが、こ
のときはまだ第2の絶縁膜は形成されていない。また、
第2のレジストパターンは、第2の絶縁膜をエッチング
して配線溝とビアホールを形成するときに、同時にエッ
チングされてなくなるため、レジスト特有の剥離プロセ
スは必要ない。したがって、低誘電率膜の第2の絶縁膜
がレジスト現像液や、レジスト特有の剥離プロセスの酸
素プラズマや有機溶剤に曝されることがないため、第2
の絶縁膜の膜質劣化を防止できる。
【0019】また、配線溝の形成される第2の絶縁膜
が、第1の絶縁膜にあらかじめ形成したビアホール形成
用ホールに埋め込まれるため、配線溝を形成するエッチ
ング工程において同時にビアホールも形成することがで
きるとともに、前述のように第2のレジストパターンに
はレジスト特有の剥離プロセスが必要ないため、簡易な
プロセスでダマシン配線を形成できる。
が、第1の絶縁膜にあらかじめ形成したビアホール形成
用ホールに埋め込まれるため、配線溝を形成するエッチ
ング工程において同時にビアホールも形成することがで
きるとともに、前述のように第2のレジストパターンに
はレジスト特有の剥離プロセスが必要ないため、簡易な
プロセスでダマシン配線を形成できる。
【0020】請求項4記載の半導体装置の製造方法は、
下層配線が形成された半導体基板上に第1の絶縁膜を形
成する工程と、第1の絶縁膜上に第2の絶縁膜を形成す
る工程と、第2の絶縁膜上にビアホールパターン形状の
開口を有する第1のレジストパターンを形成し、第1の
レジストパターンをマスクに第2の絶縁膜をエッチング
する工程と、第2の絶縁膜をマスクに第1の絶縁膜をエ
ッチングすることにより、ビアホール形成用ホールを形
成するとともに第1のレジストパターンが除去される工
程と、第2の絶縁膜よりも比誘電率が小さくかつ第2の
絶縁膜に対してエッチング選択性を有する第3の絶縁膜
をビアホール形成用ホールに埋め込むとともに第2の絶
縁膜上に形成する工程と、第3の絶縁膜上に第4の絶縁
膜を形成する工程と、第4の絶縁膜上に上層配線パター
ン形状の開口を有する第2のレジストパターンを形成
し、第2のレジストパターンをマスクに第4の絶縁膜を
エッチングする工程と、第4の絶縁膜をエッチングした
後、第3の絶縁膜をエッチングすることにより、ビアホ
ールと配線溝を形成するとともに第2のレジストパター
ンが除去される工程と、ビアホールと配線溝内に上層配
線用メタルを充填する工程と、上層配線用メタルのビア
ホールと配線溝内を除く第4の絶縁膜上にある不要部分
を除去する工程とを含むことを特徴とする。
下層配線が形成された半導体基板上に第1の絶縁膜を形
成する工程と、第1の絶縁膜上に第2の絶縁膜を形成す
る工程と、第2の絶縁膜上にビアホールパターン形状の
開口を有する第1のレジストパターンを形成し、第1の
レジストパターンをマスクに第2の絶縁膜をエッチング
する工程と、第2の絶縁膜をマスクに第1の絶縁膜をエ
ッチングすることにより、ビアホール形成用ホールを形
成するとともに第1のレジストパターンが除去される工
程と、第2の絶縁膜よりも比誘電率が小さくかつ第2の
絶縁膜に対してエッチング選択性を有する第3の絶縁膜
をビアホール形成用ホールに埋め込むとともに第2の絶
縁膜上に形成する工程と、第3の絶縁膜上に第4の絶縁
膜を形成する工程と、第4の絶縁膜上に上層配線パター
ン形状の開口を有する第2のレジストパターンを形成
し、第2のレジストパターンをマスクに第4の絶縁膜を
エッチングする工程と、第4の絶縁膜をエッチングした
後、第3の絶縁膜をエッチングすることにより、ビアホ
ールと配線溝を形成するとともに第2のレジストパター
ンが除去される工程と、ビアホールと配線溝内に上層配
線用メタルを充填する工程と、上層配線用メタルのビア
ホールと配線溝内を除く第4の絶縁膜上にある不要部分
を除去する工程とを含むことを特徴とする。
【0021】請求項5記載の半導体装置は、請求項4記
載の半導体装置の製造方法において、第1の絶縁膜およ
び第3の絶縁膜は、有機材料からなる膜、多孔質膜、無
機成分と有機成分の両方を含有する膜または微粒子を分
散させた膜であることを特徴とする。
載の半導体装置の製造方法において、第1の絶縁膜およ
び第3の絶縁膜は、有機材料からなる膜、多孔質膜、無
機成分と有機成分の両方を含有する膜または微粒子を分
散させた膜であることを特徴とする。
【0022】請求項6記載の半導体装置は、請求項4記
載の半導体装置の製造方法において、第2の絶縁膜およ
び第4の絶縁膜は、酸化シリコン膜またはフッ素添加酸
化シリコン膜であることを特徴とする。
載の半導体装置の製造方法において、第2の絶縁膜およ
び第4の絶縁膜は、酸化シリコン膜またはフッ素添加酸
化シリコン膜であることを特徴とする。
【0023】これら請求項4〜6記載の発明によれば、
配線溝が形成される第3の絶縁膜とビアホールが形成さ
れる第1の絶縁膜とに有機膜等の低誘電率膜を用い、第
1のレジストパターンは酸化シリコン膜等からなる第2
の絶縁膜上に形成され、第2のレジストパターンは酸化
シリコン膜等からなる第4の絶縁膜上に形成されるた
め、レジストが第1の絶縁膜上および第3の絶縁膜上に
直接形成されることはなく、第1の絶縁膜および第3の
絶縁膜がレジスト現像液に曝されることがない。
配線溝が形成される第3の絶縁膜とビアホールが形成さ
れる第1の絶縁膜とに有機膜等の低誘電率膜を用い、第
1のレジストパターンは酸化シリコン膜等からなる第2
の絶縁膜上に形成され、第2のレジストパターンは酸化
シリコン膜等からなる第4の絶縁膜上に形成されるた
め、レジストが第1の絶縁膜上および第3の絶縁膜上に
直接形成されることはなく、第1の絶縁膜および第3の
絶縁膜がレジスト現像液に曝されることがない。
【0024】さらに、第1のレジストパターンは、第1
の絶縁膜をエッチングしてビアホール形成用ホールを形
成するときに、同時にエッチングされてなくなり、ま
た、第2のレジストパターンは、第3の絶縁膜をエッチ
ングして配線溝とビアホールを形成するときに、同時に
エッチングされてなくなるため、第1,第2のレジスト
パターンのいずれもレジスト特有の剥離プロセス(酸素
プラズマアッシングおよび有機溶剤による洗浄)は必要
ない。
の絶縁膜をエッチングしてビアホール形成用ホールを形
成するときに、同時にエッチングされてなくなり、ま
た、第2のレジストパターンは、第3の絶縁膜をエッチ
ングして配線溝とビアホールを形成するときに、同時に
エッチングされてなくなるため、第1,第2のレジスト
パターンのいずれもレジスト特有の剥離プロセス(酸素
プラズマアッシングおよび有機溶剤による洗浄)は必要
ない。
【0025】したがって、低誘電率膜の第1,第3の絶
縁膜がレジスト現像液や、レジスト特有の剥離プロセス
の酸素プラズマや有機溶剤に曝されることがないため、
第1,第3の絶縁膜の膜質劣化を防止できる。
縁膜がレジスト現像液や、レジスト特有の剥離プロセス
の酸素プラズマや有機溶剤に曝されることがないため、
第1,第3の絶縁膜の膜質劣化を防止できる。
【0026】また、配線溝の形成される第3の絶縁膜
が、第1の絶縁膜にあらかじめ形成したビアホール形成
用ホールに埋め込まれるため、配線溝を形成するエッチ
ング工程において同時にビアホールも形成することがで
きるとともに、前述のように第1,第2のレジストパタ
ーンのいずれもレジスト特有の剥離プロセスが必要ない
ため、簡易なプロセスでダマシン配線を形成できる。
が、第1の絶縁膜にあらかじめ形成したビアホール形成
用ホールに埋め込まれるため、配線溝を形成するエッチ
ング工程において同時にビアホールも形成することがで
きるとともに、前述のように第1,第2のレジストパタ
ーンのいずれもレジスト特有の剥離プロセスが必要ない
ため、簡易なプロセスでダマシン配線を形成できる。
【0027】また、配線溝の形成される第3の絶縁膜だ
けでなく、ビアホールの形成される第1の絶縁膜にも、
低誘電率膜が用いられており、配線間容量のフリンジ成
分も低減されるため、請求項1〜3の場合に比べて、配
線間容量を一層低減できる。
けでなく、ビアホールの形成される第1の絶縁膜にも、
低誘電率膜が用いられており、配線間容量のフリンジ成
分も低減されるため、請求項1〜3の場合に比べて、配
線間容量を一層低減できる。
【0028】請求項7記載の半導体装置は、請求項1ま
たは請求項4記載の半導体装置の製造方法において、第
1のレジストパターンの開口を、ビアホールパターン形
状とするのに代えて、ビアホールパターン形状に対して
上層配線の幅方向にリソグラフィー工程時のアライメン
トの最大のずれ量の2倍以上大きくした形状とすること
を特徴とする。
たは請求項4記載の半導体装置の製造方法において、第
1のレジストパターンの開口を、ビアホールパターン形
状とするのに代えて、ビアホールパターン形状に対して
上層配線の幅方向にリソグラフィー工程時のアライメン
トの最大のずれ量の2倍以上大きくした形状とすること
を特徴とする。
【0029】この請求項7記載の発明により、配線溝の
幅とほぼ同じ大きさのビアホールを形成する際でも、ビ
アホール形成用ホールが後に形成されるビアホールに対
して上層配線の幅方向にリソグラフィー工程時のアライ
メントの最大のずれ量の2倍以上大きい形状となり、上
層配線パターン形状の開口を有する第2のレジストパタ
ーンを形成時にアライメントずれが生じた場合でも、所
望のサイズのビアホールをエッチングにより形成でき、
そのエッチング工程も容易である。このように所望のサ
イズのビアホールが形成されるため、下層配線と上層配
線との接触面積が小さくなることはなく、十分な接触面
積を確保できるので、ビア部の高抵抗化を防止すること
ができる。
幅とほぼ同じ大きさのビアホールを形成する際でも、ビ
アホール形成用ホールが後に形成されるビアホールに対
して上層配線の幅方向にリソグラフィー工程時のアライ
メントの最大のずれ量の2倍以上大きい形状となり、上
層配線パターン形状の開口を有する第2のレジストパタ
ーンを形成時にアライメントずれが生じた場合でも、所
望のサイズのビアホールをエッチングにより形成でき、
そのエッチング工程も容易である。このように所望のサ
イズのビアホールが形成されるため、下層配線と上層配
線との接触面積が小さくなることはなく、十分な接触面
積を確保できるので、ビア部の高抵抗化を防止すること
ができる。
【0030】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【0031】(第1の実施の形態)図1は本発明の第1
の実施の形態における半導体装置の製造方法を示す工程
断面図である。
の実施の形態における半導体装置の製造方法を示す工程
断面図である。
【0032】まず、下層配線(図示せず)が形成された
シリコン基板(半導体基板)101上に第1の絶縁膜1
02としてプラズマCVD(化学気相成長)法で堆積し
た酸化シリコン膜を形成する(図1(a))。第1の絶
縁膜102の上に既知のリソグラフィー工程によりレジ
ストパターン103を形成し、既知のドライエッチング
工程により第1の絶縁膜102にビアホール形成用ホー
ル104を形成する(図1(b))。
シリコン基板(半導体基板)101上に第1の絶縁膜1
02としてプラズマCVD(化学気相成長)法で堆積し
た酸化シリコン膜を形成する(図1(a))。第1の絶
縁膜102の上に既知のリソグラフィー工程によりレジ
ストパターン103を形成し、既知のドライエッチング
工程により第1の絶縁膜102にビアホール形成用ホー
ル104を形成する(図1(b))。
【0033】レジストパターン103を剥離後、第1の
絶縁膜102の上に第2の絶縁膜105として有機材料
であるポリアリルエーテル溶液をスピン塗布後焼成して
ポリアリルエーテル膜を形成する。このときビアホール
形成用ホール104も第2の絶縁膜105で埋め込まれ
る。さらに第2の絶縁膜105の上に第3の絶縁膜10
6としてプラズマCVD(化学気相成長)法で堆積した
酸化シリコン膜を形成する(図1(c))。
絶縁膜102の上に第2の絶縁膜105として有機材料
であるポリアリルエーテル溶液をスピン塗布後焼成して
ポリアリルエーテル膜を形成する。このときビアホール
形成用ホール104も第2の絶縁膜105で埋め込まれ
る。さらに第2の絶縁膜105の上に第3の絶縁膜10
6としてプラズマCVD(化学気相成長)法で堆積した
酸化シリコン膜を形成する(図1(c))。
【0034】次に、第3の絶縁膜106の上に既知のリ
ソグラフィー工程により配線パターンの形状の開口を有
するレジストパターン107を形成し、既知のドライエ
ッチング工程により酸化シリコン膜からなる第3の絶縁
膜106をエッチングし、配線パターンを開口する(図
1(d))。
ソグラフィー工程により配線パターンの形状の開口を有
するレジストパターン107を形成し、既知のドライエ
ッチング工程により酸化シリコン膜からなる第3の絶縁
膜106をエッチングし、配線パターンを開口する(図
1(d))。
【0035】次に、酸素ガスと窒素ガス(または酸素ガ
スとアルゴンガス)を用いたドライエッチング工程によ
り、ポリアリルエーテル膜からなる第2の絶縁膜105
を(第1の絶縁膜102に形成したビアホール形成用ホ
ール104内に埋め込まれている第2の絶縁膜105も
同時に)エッチングして配線溝108とビアホール10
9を形成する(図1(e))。このとき、レジストパタ
ーン107も同時にエッチングされてなくなるが、配線
パターンに開口している酸化シリコン膜からなる第3の
絶縁膜106はエッチングされないので、エッチングマ
スクとして作用する。
スとアルゴンガス)を用いたドライエッチング工程によ
り、ポリアリルエーテル膜からなる第2の絶縁膜105
を(第1の絶縁膜102に形成したビアホール形成用ホ
ール104内に埋め込まれている第2の絶縁膜105も
同時に)エッチングして配線溝108とビアホール10
9を形成する(図1(e))。このとき、レジストパタ
ーン107も同時にエッチングされてなくなるが、配線
パターンに開口している酸化シリコン膜からなる第3の
絶縁膜106はエッチングされないので、エッチングマ
スクとして作用する。
【0036】次に、バリアメタル110として窒化チタ
ンを少なくとも配線溝108およびビアホール109の
表面に堆積後、配線用メタル111として銅を被着する
(図1(f))。その後、化学機械研磨(CMP)法に
よって研磨することにより、銅膜からなる配線用メタル
111と窒化チタン膜からなるバリアメタル110の不
要な部分を除去し、配線溝108およびビアホール10
9に埋設した銅配線(上層配線)112を形成する(図
1(g))。この銅配線112は、ビアホール109を
介して、図1(a)の工程以前にシリコン基板101上
に形成されていた下層配線(図示せず)と接続される。
ンを少なくとも配線溝108およびビアホール109の
表面に堆積後、配線用メタル111として銅を被着する
(図1(f))。その後、化学機械研磨(CMP)法に
よって研磨することにより、銅膜からなる配線用メタル
111と窒化チタン膜からなるバリアメタル110の不
要な部分を除去し、配線溝108およびビアホール10
9に埋設した銅配線(上層配線)112を形成する(図
1(g))。この銅配線112は、ビアホール109を
介して、図1(a)の工程以前にシリコン基板101上
に形成されていた下層配線(図示せず)と接続される。
【0037】以上のようにこの第1の実施の形態によれ
ば、配線溝108が形成される第2の絶縁膜105に低
誘電率膜のポリアリルエーテル膜を用いている。そし
て、レジストパターン103は酸化シリコン膜からなる
第1の絶縁膜102上に形成され、レジストパターン1
07は酸化シリコン膜からなる第3の絶縁膜106上に
形成されるため、レジストが第2の絶縁膜105上に直
接形成されることはなく、第2の絶縁膜105がレジス
ト現像液に曝されることがない。さらに、レジストパタ
ーン103の除去にはレジスト特有の剥離プロセス(酸
素プラズマアッシングおよび有機溶剤による洗浄)が必
要であるが、このときはまだ第2の絶縁膜105は形成
されていない。また、レジストパターン107は、図1
(e)のドライエッチング工程により、第2の絶縁膜1
05をエッチングして配線溝108とビアホール109
を形成するときに、同時にエッチングされてなくなるた
め、レジスト特有の剥離プロセスは必要ない。したがっ
て、低誘電率膜の第2の絶縁膜105がレジスト現像液
や、レジスト特有の剥離プロセスの酸素プラズマや有機
溶剤に曝されることがないため、第2の絶縁膜105の
膜質劣化を防止できる。
ば、配線溝108が形成される第2の絶縁膜105に低
誘電率膜のポリアリルエーテル膜を用いている。そし
て、レジストパターン103は酸化シリコン膜からなる
第1の絶縁膜102上に形成され、レジストパターン1
07は酸化シリコン膜からなる第3の絶縁膜106上に
形成されるため、レジストが第2の絶縁膜105上に直
接形成されることはなく、第2の絶縁膜105がレジス
ト現像液に曝されることがない。さらに、レジストパタ
ーン103の除去にはレジスト特有の剥離プロセス(酸
素プラズマアッシングおよび有機溶剤による洗浄)が必
要であるが、このときはまだ第2の絶縁膜105は形成
されていない。また、レジストパターン107は、図1
(e)のドライエッチング工程により、第2の絶縁膜1
05をエッチングして配線溝108とビアホール109
を形成するときに、同時にエッチングされてなくなるた
め、レジスト特有の剥離プロセスは必要ない。したがっ
て、低誘電率膜の第2の絶縁膜105がレジスト現像液
や、レジスト特有の剥離プロセスの酸素プラズマや有機
溶剤に曝されることがないため、第2の絶縁膜105の
膜質劣化を防止できる。
【0038】また、配線溝108の形成される第2の絶
縁膜105が、第1の絶縁膜102にあらかじめ形成し
たビアホール形成用ホール104に埋め込まれるため、
配線溝108を形成するエッチング工程において同時に
ビアホール109も形成することができるとともに、前
述のようにレジストパターン107にはレジスト特有の
剥離プロセスが必要ないため、簡易なプロセスでダマシ
ン配線を形成できる。
縁膜105が、第1の絶縁膜102にあらかじめ形成し
たビアホール形成用ホール104に埋め込まれるため、
配線溝108を形成するエッチング工程において同時に
ビアホール109も形成することができるとともに、前
述のようにレジストパターン107にはレジスト特有の
剥離プロセスが必要ないため、簡易なプロセスでダマシ
ン配線を形成できる。
【0039】なお、この第1の実施の形態では、第1の
絶縁膜102および第3の絶縁膜106としてプラズマ
CVDで形成した酸化シリコン膜を用いたが、これに限
定されるものではなく、SiO2 膜、SiOx (X≠
2)膜、SiOF膜や、これらの膜にリン、ホウ素等ド
ープした膜(BPSG膜、PSG膜、BSG膜など)な
どでもよい。
絶縁膜102および第3の絶縁膜106としてプラズマ
CVDで形成した酸化シリコン膜を用いたが、これに限
定されるものではなく、SiO2 膜、SiOx (X≠
2)膜、SiOF膜や、これらの膜にリン、ホウ素等ド
ープした膜(BPSG膜、PSG膜、BSG膜など)な
どでもよい。
【0040】また、第2の絶縁膜105としてポリアリ
ルエーテル膜を用いたが、これに限定されるものではな
く、第1の絶縁膜102よりも比誘電率が小さく、かつ
第1の絶縁膜102に対してエッチング選択性を有する
絶縁膜であればよい。たとえば、ポリイミド、ベンゾシ
クロブテン、ポリテトラフルオロエチレン、メチルシロ
キサンポリマーなどの有機材料からなる膜、または有機
成分と無機成分の両方を含有する膜や、多孔質膜、絶縁
性を有する微粒子が分散された低密度の膜(以下「微粒
子分散膜I」という)、膜中に低誘電率材料の微粒子を
分散させた絶縁膜(以下「微粒子分散膜II」という)な
どを用いてもよい。なお、微粒子分散膜Iは、例えばシ
リカ(SiO2 )または水素化したシリカを主成分とす
る微粒子を、HSQ(水素化シルセスキオキサン)など
のバインダーでつないだ膜であり、微粒子同士の間に空
間が形成されて誘電率が小さくなっている。また、微粒
子分散膜IIは、例えばSiO2 中に、PTFE(ポリテ
トラフルオロエチレン)などの微粒子を分散させバイン
ダー(例えばHSQ)でつないだ膜であり、この膜の場
合、バインダーを有する方が好ましいが、必ずしも必要
ではない。
ルエーテル膜を用いたが、これに限定されるものではな
く、第1の絶縁膜102よりも比誘電率が小さく、かつ
第1の絶縁膜102に対してエッチング選択性を有する
絶縁膜であればよい。たとえば、ポリイミド、ベンゾシ
クロブテン、ポリテトラフルオロエチレン、メチルシロ
キサンポリマーなどの有機材料からなる膜、または有機
成分と無機成分の両方を含有する膜や、多孔質膜、絶縁
性を有する微粒子が分散された低密度の膜(以下「微粒
子分散膜I」という)、膜中に低誘電率材料の微粒子を
分散させた絶縁膜(以下「微粒子分散膜II」という)な
どを用いてもよい。なお、微粒子分散膜Iは、例えばシ
リカ(SiO2 )または水素化したシリカを主成分とす
る微粒子を、HSQ(水素化シルセスキオキサン)など
のバインダーでつないだ膜であり、微粒子同士の間に空
間が形成されて誘電率が小さくなっている。また、微粒
子分散膜IIは、例えばSiO2 中に、PTFE(ポリテ
トラフルオロエチレン)などの微粒子を分散させバイン
ダー(例えばHSQ)でつないだ膜であり、この膜の場
合、バインダーを有する方が好ましいが、必ずしも必要
ではない。
【0041】さらに、バリアメタル110として窒化チ
タンを用いたが、これに限定されるものではなく、チタ
ンやタンタル、窒化タンタルなど、またチタンと窒化チ
タンの積層膜やチタンと窒化タンタルの積層膜などでも
よい。なお、バリアメタル110は、配線用メタル11
1と絶縁膜(102,105,106)との密着性を確
保するとともに、配線用メタル111が絶縁膜(10
2,105,106)中に拡散して絶縁性が劣化するこ
とを防止するために形成している。
タンを用いたが、これに限定されるものではなく、チタ
ンやタンタル、窒化タンタルなど、またチタンと窒化チ
タンの積層膜やチタンと窒化タンタルの積層膜などでも
よい。なお、バリアメタル110は、配線用メタル11
1と絶縁膜(102,105,106)との密着性を確
保するとともに、配線用メタル111が絶縁膜(10
2,105,106)中に拡散して絶縁性が劣化するこ
とを防止するために形成している。
【0042】また、配線用メタル111として銅を用い
たが、これに限定されるものではなく、アルミニウムや
タングステン、金、銀およびこれらの合金など導電性の
ある材料であればよい。
たが、これに限定されるものではなく、アルミニウムや
タングステン、金、銀およびこれらの合金など導電性の
ある材料であればよい。
【0043】(第2の実施の形態)図2は本発明の第2
の実施の形態における半導体装置の製造方法を示す工程
断面図である。
の実施の形態における半導体装置の製造方法を示す工程
断面図である。
【0044】まず、下層配線(図示せず)が形成された
シリコン基板(半導体基板)201上に、第1の絶縁膜
202として有機材料であるポリアリルエーテル溶液を
スピン塗布後焼成してポリアリルエーテル膜を形成す
る。その上に第2の絶縁膜203としてプラズマCVD
(化学気相成長)法で堆積した酸化シリコン膜を形成す
る。その後、第2の絶縁膜203の上に既知のリソグラ
フィー工程によりレジストパターン204を形成する
(図2(a))。その後、既知のドライエッチング工程
により酸化シリコン膜からなる第2の絶縁膜203をエ
ッチングしてビアホールパターンの形状の開口を有する
エッチングマスクを形成する(図2(b))。
シリコン基板(半導体基板)201上に、第1の絶縁膜
202として有機材料であるポリアリルエーテル溶液を
スピン塗布後焼成してポリアリルエーテル膜を形成す
る。その上に第2の絶縁膜203としてプラズマCVD
(化学気相成長)法で堆積した酸化シリコン膜を形成す
る。その後、第2の絶縁膜203の上に既知のリソグラ
フィー工程によりレジストパターン204を形成する
(図2(a))。その後、既知のドライエッチング工程
により酸化シリコン膜からなる第2の絶縁膜203をエ
ッチングしてビアホールパターンの形状の開口を有する
エッチングマスクを形成する(図2(b))。
【0045】次に、このエッチングマスクを用いて、酸
素ガスと窒素ガス(または酸素ガスとアルゴンガス)を
用いたドライエッチング工程により、ポリアリルエーテ
ル膜からなる第1の絶縁膜202をエッチングしてビア
ホール形成用ホール205を形成する。このときレジス
トパターン204も同時にエッチングされてなくなる
(図2(c))。
素ガスと窒素ガス(または酸素ガスとアルゴンガス)を
用いたドライエッチング工程により、ポリアリルエーテ
ル膜からなる第1の絶縁膜202をエッチングしてビア
ホール形成用ホール205を形成する。このときレジス
トパターン204も同時にエッチングされてなくなる
(図2(c))。
【0046】次に、第3の絶縁膜206として有機材料
であるポリアリルエーテル溶液をスピン塗布後焼成して
ポリアリルエーテル膜を形成する。このとき第1の絶縁
膜202に形成していたビアホール形成用ホール205
も第3の絶縁膜206で埋め込まれる。次に、第3の絶
縁膜206の上に第4の絶縁膜207としてプラズマC
VD法で堆積した酸化シリコン膜を形成する(図2
(d))。
であるポリアリルエーテル溶液をスピン塗布後焼成して
ポリアリルエーテル膜を形成する。このとき第1の絶縁
膜202に形成していたビアホール形成用ホール205
も第3の絶縁膜206で埋め込まれる。次に、第3の絶
縁膜206の上に第4の絶縁膜207としてプラズマC
VD法で堆積した酸化シリコン膜を形成する(図2
(d))。
【0047】次に、第4の絶縁膜207の上に既知のリ
ソグラフィー工程により配線パターンの形状の開口を有
するレジストパターン208を形成し(図2(e))、
既知のドライエッチング工程により酸化シリコン膜から
なる第4の絶縁膜207をエッチングし、配線パターン
を開口する(図2(f))。
ソグラフィー工程により配線パターンの形状の開口を有
するレジストパターン208を形成し(図2(e))、
既知のドライエッチング工程により酸化シリコン膜から
なる第4の絶縁膜207をエッチングし、配線パターン
を開口する(図2(f))。
【0048】次に、酸素ガスと窒素ガス(または酸素ガ
スとアルゴンガス)を用いたドライエッチング工程によ
り、ポリアリルエーテル膜からなる第3の絶縁膜206
を(第1の絶縁膜202に形成したビアホール形成用ホ
ール205内に埋め込まれている第3の絶縁膜206も
同時に)エッチングして配線溝209とビアホール21
0を形成する(図2(g))。このとき、レジストパタ
ーン208も同時にエッチングされてなくなるが、配線
パターンに開口している酸化シリコン膜からなる第2の
絶縁膜203はエッチングされないので、エッチングマ
スクとして作用する。
スとアルゴンガス)を用いたドライエッチング工程によ
り、ポリアリルエーテル膜からなる第3の絶縁膜206
を(第1の絶縁膜202に形成したビアホール形成用ホ
ール205内に埋め込まれている第3の絶縁膜206も
同時に)エッチングして配線溝209とビアホール21
0を形成する(図2(g))。このとき、レジストパタ
ーン208も同時にエッチングされてなくなるが、配線
パターンに開口している酸化シリコン膜からなる第2の
絶縁膜203はエッチングされないので、エッチングマ
スクとして作用する。
【0049】次に、バリアメタル211として窒化タン
タルを配線溝209およびビアホール210の表面に堆
積後、配線用メタル212として銅を被着する(図2
(h))。その後、化学機械研磨(CMP)法によって
研磨することにより、銅膜からなる配線用メタル212
と窒化タンタル膜からなるバリアメタル211の不要な
部分を除去し、配線溝209およびビアホール210に
埋設した銅配線(上層配線)213を形成する(図2
(i))。この銅配線213は、ビアホール210を介
して、図2(a)の工程以前にシリコン基板201上に
形成されていた下層配線(図示せず)と接続される。
タルを配線溝209およびビアホール210の表面に堆
積後、配線用メタル212として銅を被着する(図2
(h))。その後、化学機械研磨(CMP)法によって
研磨することにより、銅膜からなる配線用メタル212
と窒化タンタル膜からなるバリアメタル211の不要な
部分を除去し、配線溝209およびビアホール210に
埋設した銅配線(上層配線)213を形成する(図2
(i))。この銅配線213は、ビアホール210を介
して、図2(a)の工程以前にシリコン基板201上に
形成されていた下層配線(図示せず)と接続される。
【0050】以上のようにこの第2の実施の形態によれ
ば、配線溝209が形成される第3の絶縁膜206と、
ビアホール210が形成される第1の絶縁膜202と
に、低誘電率膜のポリアリルエーテル膜を用いている。
そして、レジストパターン204は酸化シリコン膜から
なる第2の絶縁膜203上に形成され、レジストパター
ン208は酸化シリコン膜からなる第4の絶縁膜207
上に形成されるため、レジストが第1の絶縁膜202上
および第3の絶縁膜206上に直接形成されることはな
く、第1の絶縁膜202および第3の絶縁膜206がレ
ジスト現像液に曝されることがない。
ば、配線溝209が形成される第3の絶縁膜206と、
ビアホール210が形成される第1の絶縁膜202と
に、低誘電率膜のポリアリルエーテル膜を用いている。
そして、レジストパターン204は酸化シリコン膜から
なる第2の絶縁膜203上に形成され、レジストパター
ン208は酸化シリコン膜からなる第4の絶縁膜207
上に形成されるため、レジストが第1の絶縁膜202上
および第3の絶縁膜206上に直接形成されることはな
く、第1の絶縁膜202および第3の絶縁膜206がレ
ジスト現像液に曝されることがない。
【0051】さらに、レジストパターン204は、図2
(c)のドライエッチング工程により、第1の絶縁膜2
02をエッチングしてビアホール形成用ホール205を
形成するときに、同時にエッチングされてなくなり、ま
た、レジストパターン208は、図2(g)のドライエ
ッチング工程により、第3の絶縁膜206をエッチング
して配線溝209とビアホール210を形成するとき
に、同時にエッチングされてなくなるため、レジストパ
ターン204,208のいずれもレジスト特有の剥離プ
ロセス(酸素プラズマアッシングおよび有機溶剤による
洗浄)は必要ない。
(c)のドライエッチング工程により、第1の絶縁膜2
02をエッチングしてビアホール形成用ホール205を
形成するときに、同時にエッチングされてなくなり、ま
た、レジストパターン208は、図2(g)のドライエ
ッチング工程により、第3の絶縁膜206をエッチング
して配線溝209とビアホール210を形成するとき
に、同時にエッチングされてなくなるため、レジストパ
ターン204,208のいずれもレジスト特有の剥離プ
ロセス(酸素プラズマアッシングおよび有機溶剤による
洗浄)は必要ない。
【0052】したがって、低誘電率膜の第1,第3の絶
縁膜202,206がレジスト現像液や、レジスト特有
の剥離プロセスの酸素プラズマや有機溶剤に曝されるこ
とがないため、第1,第3の絶縁膜202,206の膜
質劣化を防止できる。
縁膜202,206がレジスト現像液や、レジスト特有
の剥離プロセスの酸素プラズマや有機溶剤に曝されるこ
とがないため、第1,第3の絶縁膜202,206の膜
質劣化を防止できる。
【0053】例えば、レジストパターンを用いてエッチ
ングした後、レジストパターンをレジスト特有の剥離プ
ロセスによって除去する方法(従来手法)を用いる例を
図3に示す。
ングした後、レジストパターンをレジスト特有の剥離プ
ロセスによって除去する方法(従来手法)を用いる例を
図3に示す。
【0054】この図3(a),(b)の工程は、図2
(a),(b)の工程と同様であり、シリコン基板20
1上に、第1の絶縁膜(ポリアリルエーテル膜)20
2,第2の絶縁膜(酸化シリコン膜)203,レジスト
パターン204を順次形成し(図3(a))、その後、
既知のドライエッチング工程により第2の絶縁膜203
をエッチングする(図3(b))。この後、図3(c)
では、レジスト特有の剥離プロセス(酸素プラズマアッ
シングおよび有機溶剤による洗浄)によってレジストパ
ターン204を除去する。このようにレジスト特有の剥
離プロセス(酸素プラズマアッシングおよび有機溶剤に
よる洗浄)を用いると、露出部分の第1の絶縁膜(ポリ
アリルエーテル膜)202が酸素プラズマや有機溶剤に
曝されて劣化(膜中水分の増加や不要なエッチング)し
てしまうことになる(劣化部分202a)。
(a),(b)の工程と同様であり、シリコン基板20
1上に、第1の絶縁膜(ポリアリルエーテル膜)20
2,第2の絶縁膜(酸化シリコン膜)203,レジスト
パターン204を順次形成し(図3(a))、その後、
既知のドライエッチング工程により第2の絶縁膜203
をエッチングする(図3(b))。この後、図3(c)
では、レジスト特有の剥離プロセス(酸素プラズマアッ
シングおよび有機溶剤による洗浄)によってレジストパ
ターン204を除去する。このようにレジスト特有の剥
離プロセス(酸素プラズマアッシングおよび有機溶剤に
よる洗浄)を用いると、露出部分の第1の絶縁膜(ポリ
アリルエーテル膜)202が酸素プラズマや有機溶剤に
曝されて劣化(膜中水分の増加や不要なエッチング)し
てしまうことになる(劣化部分202a)。
【0055】このような劣化部分202aが生じると、
その後の第3の絶縁膜(ポリアリルエーテル膜)206
や第4の絶縁膜(酸化シリコン膜)207等の成膜時に
第1の絶縁膜の劣化部分202aから水分の放出が生じ
たり、不要なエッチングによる段差が生じるなどの形成
不良が起こるという問題が生じる。本実施の形態では、
前述のようにレジスト特有の剥離プロセスを用いないた
め、第1の絶縁膜202の劣化は生じず、その後の成膜
プロセスにおいて形成不良が生じない。
その後の第3の絶縁膜(ポリアリルエーテル膜)206
や第4の絶縁膜(酸化シリコン膜)207等の成膜時に
第1の絶縁膜の劣化部分202aから水分の放出が生じ
たり、不要なエッチングによる段差が生じるなどの形成
不良が起こるという問題が生じる。本実施の形態では、
前述のようにレジスト特有の剥離プロセスを用いないた
め、第1の絶縁膜202の劣化は生じず、その後の成膜
プロセスにおいて形成不良が生じない。
【0056】また、この第2の実施の形態によれば、配
線溝209の形成される第3の絶縁膜206が、第1の
絶縁膜202にあらかじめ形成したビアホール形成用ホ
ール205に埋め込まれるため、配線溝209を形成す
るエッチング工程において同時にビアホール210も形
成することができるとともに、前述のようにレジストパ
ターン204,208のいずれもレジスト特有の剥離プ
ロセスが必要ないため、簡易なプロセスでダマシン配線
を形成できる。
線溝209の形成される第3の絶縁膜206が、第1の
絶縁膜202にあらかじめ形成したビアホール形成用ホ
ール205に埋め込まれるため、配線溝209を形成す
るエッチング工程において同時にビアホール210も形
成することができるとともに、前述のようにレジストパ
ターン204,208のいずれもレジスト特有の剥離プ
ロセスが必要ないため、簡易なプロセスでダマシン配線
を形成できる。
【0057】また、この第2の実施の形態によれば、配
線溝209の形成される第3の絶縁膜206だけでな
く、ビアホール210の形成される第1の絶縁膜202
にも、低誘電率膜のポリアリルエーテル膜が用いられて
おり、隣接して形成される銅配線213間の配線間容量
のフリンジ成分も低減されるため、第1の実施の形態の
構造に比べて、配線間容量を一層低減できる。
線溝209の形成される第3の絶縁膜206だけでな
く、ビアホール210の形成される第1の絶縁膜202
にも、低誘電率膜のポリアリルエーテル膜が用いられて
おり、隣接して形成される銅配線213間の配線間容量
のフリンジ成分も低減されるため、第1の実施の形態の
構造に比べて、配線間容量を一層低減できる。
【0058】なお、この第2の実施の形態では、第2の
絶縁膜203および第4の絶縁膜207としてプラズマ
CVDで形成した酸化シリコン膜を用いたが、これに限
定されるものではなく、SiO2 膜、SiOx (X≠
2)膜、SiOF膜や、これらの膜にリン、ホウ素等ド
ープした膜(BPSG膜、PSG膜、BSG膜など)な
どでもよい。
絶縁膜203および第4の絶縁膜207としてプラズマ
CVDで形成した酸化シリコン膜を用いたが、これに限
定されるものではなく、SiO2 膜、SiOx (X≠
2)膜、SiOF膜や、これらの膜にリン、ホウ素等ド
ープした膜(BPSG膜、PSG膜、BSG膜など)な
どでもよい。
【0059】また、第1の絶縁膜202および第3の絶
縁膜206としてポリアリルエーテル膜を用いたが、こ
れに限定されるものではなく、第2の絶縁膜203およ
び第4の絶縁膜207に対してエッチング選択性を有す
る絶縁膜であればよい。たとえば、メチルシロキサンポ
リマー、ポリイミド、ベンゾシクロブテン、ポリテトラ
フルオロエチレンなどの有機材料からなる膜、または有
機成分と無機成分の両方を含有する膜や、多孔質膜、第
1の実施の形態で説明した微粒子分散膜I、微粒子分散
膜IIなどを用いてもよい。
縁膜206としてポリアリルエーテル膜を用いたが、こ
れに限定されるものではなく、第2の絶縁膜203およ
び第4の絶縁膜207に対してエッチング選択性を有す
る絶縁膜であればよい。たとえば、メチルシロキサンポ
リマー、ポリイミド、ベンゾシクロブテン、ポリテトラ
フルオロエチレンなどの有機材料からなる膜、または有
機成分と無機成分の両方を含有する膜や、多孔質膜、第
1の実施の形態で説明した微粒子分散膜I、微粒子分散
膜IIなどを用いてもよい。
【0060】さらに、バリアメタル211として窒化タ
ンタルを用いたが、これに限定されるものではなく、窒
化チタンやチタンやタンタルなど、またチタンと窒化チ
タンの積層膜やチタンと窒化タンタルの積層膜などでも
よい。なお、バリアメタル211は、配線用メタル21
2と絶縁膜(202,203,206,207)との密
着性を確保するとともに、配線用メタル212が絶縁膜
(202,203,206,207)中に拡散して絶縁
性が劣化することを防止するために形成している。
ンタルを用いたが、これに限定されるものではなく、窒
化チタンやチタンやタンタルなど、またチタンと窒化チ
タンの積層膜やチタンと窒化タンタルの積層膜などでも
よい。なお、バリアメタル211は、配線用メタル21
2と絶縁膜(202,203,206,207)との密
着性を確保するとともに、配線用メタル212が絶縁膜
(202,203,206,207)中に拡散して絶縁
性が劣化することを防止するために形成している。
【0061】また、配線用メタル212として銅を用い
たが、これに限定されるものではなく、アルミニウムや
タングステン、金、銀やその合金など導電性のある材料
であればよい。
たが、これに限定されるものではなく、アルミニウムや
タングステン、金、銀やその合金など導電性のある材料
であればよい。
【0062】(第3の実施の形態)図4は本発明の第3
の実施の形態の半導体装置の製造方法を説明するための
断面図である。
の実施の形態の半導体装置の製造方法を説明するための
断面図である。
【0063】この実施の形態では、リソグラフィープロ
セスにおいて配線溝パターン形成時にアライメントずれ
が生じた場合を考慮した構成になっている。配線ピッチ
の微細化が進むと配線幅とビアサイズがほぼ同じ大きさ
であるマージンレス配線が用いられる。このマージンレ
ス配線の場合、リソグラフィープロセスにおける配線溝
パターン形成時のアライメントずれが問題となる。
セスにおいて配線溝パターン形成時にアライメントずれ
が生じた場合を考慮した構成になっている。配線ピッチ
の微細化が進むと配線幅とビアサイズがほぼ同じ大きさ
であるマージンレス配線が用いられる。このマージンレ
ス配線の場合、リソグラフィープロセスにおける配線溝
パターン形成時のアライメントずれが問題となる。
【0064】例えば第1の実施の形態における製造方法
において、配線幅とビアサイズが同じ大きさであるマー
ジンレス配線を形成する場合を図5に示す。図5におい
て、図1と対応する部分には同一符号を付している。図
5は上記の配線溝パターン形成時のアライメントずれを
考慮していない場合であり、図5(A)の状態は図1
(d)の状態に相当し、ここではアライメントずれが発
生しておらず、問題は生じない。
において、配線幅とビアサイズが同じ大きさであるマー
ジンレス配線を形成する場合を図5に示す。図5におい
て、図1と対応する部分には同一符号を付している。図
5は上記の配線溝パターン形成時のアライメントずれを
考慮していない場合であり、図5(A)の状態は図1
(d)の状態に相当し、ここではアライメントずれが発
生しておらず、問題は生じない。
【0065】しかし、同じく図1(d)の状態に相当す
る図5(B−a)の状態では、レジストパターン107
形成時に、配線の長さ方向に対して垂直な方向にアライ
メントずれαが生じている。このようなアライメントず
れαが生じた状態で、ドライエッチング工程を行い、図
5(B−b)に示すように、配線溝108およびビアホ
ール109を形成すると、ビアホール109が形成され
る第1の絶縁膜102のエッチングされる領域が小さ
く、かつ高アスペクト比をもつ領域になってしまうた
め、ドライエッチングが困難になる。また、ドライエッ
チングが良好にできた場合でも、形成されるビアホール
109の径が小さくなってしまう。その結果、後でビア
ホール109内に形成される銅配線112(図1(g)
参照)と下層配線(図示せず)との接触面積が小さくな
るので、抵抗が大きくなってしまうという問題が生じ
る。
る図5(B−a)の状態では、レジストパターン107
形成時に、配線の長さ方向に対して垂直な方向にアライ
メントずれαが生じている。このようなアライメントず
れαが生じた状態で、ドライエッチング工程を行い、図
5(B−b)に示すように、配線溝108およびビアホ
ール109を形成すると、ビアホール109が形成され
る第1の絶縁膜102のエッチングされる領域が小さ
く、かつ高アスペクト比をもつ領域になってしまうた
め、ドライエッチングが困難になる。また、ドライエッ
チングが良好にできた場合でも、形成されるビアホール
109の径が小さくなってしまう。その結果、後でビア
ホール109内に形成される銅配線112(図1(g)
参照)と下層配線(図示せず)との接触面積が小さくな
るので、抵抗が大きくなってしまうという問題が生じ
る。
【0066】これに対して、第3の実施の形態は、上記
の配線溝パターン形成時のアライメントずれを考慮した
ものであり、図4に、例えば第1の実施の形態における
製造方法に第3の実施の形態の方法を適用し、配線幅と
ビアサイズが同じ大きさであるマージンレス配線を形成
する場合を示す。図4において、図1と対応する部分に
は同一符号を付している。図4(A)の状態は図1
(d)の状態に相当し、アライメントずれが発生してい
ない状態を示している。
の配線溝パターン形成時のアライメントずれを考慮した
ものであり、図4に、例えば第1の実施の形態における
製造方法に第3の実施の形態の方法を適用し、配線幅と
ビアサイズが同じ大きさであるマージンレス配線を形成
する場合を示す。図4において、図1と対応する部分に
は同一符号を付している。図4(A)の状態は図1
(d)の状態に相当し、アライメントずれが発生してい
ない状態を示している。
【0067】第3の実施の形態は、図1(b)の工程
で、第1の絶縁膜(酸化シリコン膜)102にビアホー
ル形成用ホール104を形成する際に、配線長さ方向に
対して垂直な方向(すなわち銅配線112の幅方向)に
おいてリソグラフィー時のアライメントの最大のずれ量
をLとすると、ビアホール形成用ホール104のサイズ
を2Lの長さだけ大きくすることを特徴とするものであ
る。すなわち図4(A)に示されるビアホール形成用ホ
ール104の幅Tは、ビアホール109の所望とされる
幅(=配線幅)をβとすると、2L+βである。このよ
うなビアホール形成用ホール104となるように、レジ
ストパターン103の開口形状を同様な形状としてい
る。
で、第1の絶縁膜(酸化シリコン膜)102にビアホー
ル形成用ホール104を形成する際に、配線長さ方向に
対して垂直な方向(すなわち銅配線112の幅方向)に
おいてリソグラフィー時のアライメントの最大のずれ量
をLとすると、ビアホール形成用ホール104のサイズ
を2Lの長さだけ大きくすることを特徴とするものであ
る。すなわち図4(A)に示されるビアホール形成用ホ
ール104の幅Tは、ビアホール109の所望とされる
幅(=配線幅)をβとすると、2L+βである。このよ
うなビアホール形成用ホール104となるように、レジ
ストパターン103の開口形状を同様な形状としてい
る。
【0068】同じく図1(d)の状態に相当する図4
(B−a)の状態では、レジストパターン107形成時
に、配線長さ方向に対して垂直な方向(すなわち銅配線
112の幅方向)にアライメントずれα(α≦L)が生
じている。この状態でも、ドライエッチング工程を行い
配線溝108およびビアホール109を形成すると、図
4(B−b)に示すように、所望のサイズのビアホール
109が形成され、また、ドライエッチング工程も容易
である。このように所望のサイズのビアホール109が
形成されるため、後でビアホール109内に形成される
銅配線112(図1(g)参照)と下層配線(図示せ
ず)との接触面積が小さくなることはなく、十分な接触
面積を確保できるので、ビア部の高抵抗化を防止するこ
とができる。
(B−a)の状態では、レジストパターン107形成時
に、配線長さ方向に対して垂直な方向(すなわち銅配線
112の幅方向)にアライメントずれα(α≦L)が生
じている。この状態でも、ドライエッチング工程を行い
配線溝108およびビアホール109を形成すると、図
4(B−b)に示すように、所望のサイズのビアホール
109が形成され、また、ドライエッチング工程も容易
である。このように所望のサイズのビアホール109が
形成されるため、後でビアホール109内に形成される
銅配線112(図1(g)参照)と下層配線(図示せ
ず)との接触面積が小さくなることはなく、十分な接触
面積を確保できるので、ビア部の高抵抗化を防止するこ
とができる。
【0069】なお、図4に示されるビアホール形成用ホ
ール104の幅Tは、ビアホール109の所望とされる
幅βよりも大きければ、ある程度の効果を得ることがで
き、2L+β以上とすることにより十分な効果が得られ
る。
ール104の幅Tは、ビアホール109の所望とされる
幅βよりも大きければ、ある程度の効果を得ることがで
き、2L+β以上とすることにより十分な効果が得られ
る。
【0070】なお、第3の実施の形態において、ビアホ
ール形成用ホール104を銅配線112の幅方向に大き
くすることにより、上記の効果を得るためには、銅配線
112(上層配線)と下層配線とが平行配置されていな
いことを前提としており、絶縁膜を介して直交配置され
ている場合に最も大きな効果が得られる。
ール形成用ホール104を銅配線112の幅方向に大き
くすることにより、上記の効果を得るためには、銅配線
112(上層配線)と下層配線とが平行配置されていな
いことを前提としており、絶縁膜を介して直交配置され
ている場合に最も大きな効果が得られる。
【0071】また、上記の第3の実施の形態の説明では
第1の実施の形態を用いて説明したが、第2の実施の形
態において配線幅とビアサイズが同じ大きさであるマー
ジンレス配線を形成する場合にも同様に、ビアホール形
成用ホール205のサイズを前述のビアホール形成用ホ
ール104と同様に大きくしておくことで同様の効果が
得られる。
第1の実施の形態を用いて説明したが、第2の実施の形
態において配線幅とビアサイズが同じ大きさであるマー
ジンレス配線を形成する場合にも同様に、ビアホール形
成用ホール205のサイズを前述のビアホール形成用ホ
ール104と同様に大きくしておくことで同様の効果が
得られる。
【0072】
【発明の効果】請求項1〜3記載の発明によれば、配線
溝が形成される第2の絶縁膜に有機膜等の低誘電率膜を
用い、第1のレジストパターンは酸化シリコン膜等から
なる第1の絶縁膜上に形成され、第2のレジストパター
ンは酸化シリコン膜等からなる第3の絶縁膜上に形成さ
れるため、レジストが第2の絶縁膜上に直接形成される
ことはなく、第2の絶縁膜がレジスト現像液に曝される
ことがない。さらに、第1のレジストパターンの除去に
はレジスト特有の剥離プロセス(酸素プラズマアッシン
グおよび有機溶剤による洗浄)が必要であるが、このと
きはまだ第2の絶縁膜は形成されていない。また、第2
のレジストパターンは、第2の絶縁膜をエッチングして
配線溝とビアホールを形成するときに、同時にエッチン
グされてなくなるため、レジスト特有の剥離プロセスは
必要ない。したがって、低誘電率膜の第2の絶縁膜がレ
ジスト現像液や、レジスト特有の剥離プロセスの酸素プ
ラズマや有機溶剤に曝されることがないため、第2の絶
縁膜の膜質劣化を防止できる。
溝が形成される第2の絶縁膜に有機膜等の低誘電率膜を
用い、第1のレジストパターンは酸化シリコン膜等から
なる第1の絶縁膜上に形成され、第2のレジストパター
ンは酸化シリコン膜等からなる第3の絶縁膜上に形成さ
れるため、レジストが第2の絶縁膜上に直接形成される
ことはなく、第2の絶縁膜がレジスト現像液に曝される
ことがない。さらに、第1のレジストパターンの除去に
はレジスト特有の剥離プロセス(酸素プラズマアッシン
グおよび有機溶剤による洗浄)が必要であるが、このと
きはまだ第2の絶縁膜は形成されていない。また、第2
のレジストパターンは、第2の絶縁膜をエッチングして
配線溝とビアホールを形成するときに、同時にエッチン
グされてなくなるため、レジスト特有の剥離プロセスは
必要ない。したがって、低誘電率膜の第2の絶縁膜がレ
ジスト現像液や、レジスト特有の剥離プロセスの酸素プ
ラズマや有機溶剤に曝されることがないため、第2の絶
縁膜の膜質劣化を防止できる。
【0073】また、配線溝の形成される第2の絶縁膜
が、第1の絶縁膜にあらかじめ形成したビアホール形成
用ホールに埋め込まれるため、配線溝を形成するエッチ
ング工程において同時にビアホールも形成することがで
きるとともに、前述のように第2のレジストパターンに
はレジスト特有の剥離プロセスが必要ないため、簡易な
プロセスでダマシン配線を形成できる。
が、第1の絶縁膜にあらかじめ形成したビアホール形成
用ホールに埋め込まれるため、配線溝を形成するエッチ
ング工程において同時にビアホールも形成することがで
きるとともに、前述のように第2のレジストパターンに
はレジスト特有の剥離プロセスが必要ないため、簡易な
プロセスでダマシン配線を形成できる。
【0074】また、請求項4〜6記載の発明によれば、
配線溝が形成される第3の絶縁膜とビアホールが形成さ
れる第1の絶縁膜とに有機膜等の低誘電率膜を用い、第
1のレジストパターンは酸化シリコン膜等からなる第2
の絶縁膜上に形成され、第2のレジストパターンは酸化
シリコン膜等からなる第4の絶縁膜上に形成されるた
め、レジストが第1の絶縁膜上および第3の絶縁膜上に
直接形成されることはなく、第1の絶縁膜および第3の
絶縁膜がレジスト現像液に曝されることがない。
配線溝が形成される第3の絶縁膜とビアホールが形成さ
れる第1の絶縁膜とに有機膜等の低誘電率膜を用い、第
1のレジストパターンは酸化シリコン膜等からなる第2
の絶縁膜上に形成され、第2のレジストパターンは酸化
シリコン膜等からなる第4の絶縁膜上に形成されるた
め、レジストが第1の絶縁膜上および第3の絶縁膜上に
直接形成されることはなく、第1の絶縁膜および第3の
絶縁膜がレジスト現像液に曝されることがない。
【0075】さらに、第1のレジストパターンは、第1
の絶縁膜をエッチングしてビアホール形成用ホールを形
成するときに、同時にエッチングされてなくなり、ま
た、第2のレジストパターンは、第3の絶縁膜をエッチ
ングして配線溝とビアホールを形成するときに、同時に
エッチングされてなくなるため、第1,第2のレジスト
パターンのいずれもレジスト特有の剥離プロセスは必要
ない。
の絶縁膜をエッチングしてビアホール形成用ホールを形
成するときに、同時にエッチングされてなくなり、ま
た、第2のレジストパターンは、第3の絶縁膜をエッチ
ングして配線溝とビアホールを形成するときに、同時に
エッチングされてなくなるため、第1,第2のレジスト
パターンのいずれもレジスト特有の剥離プロセスは必要
ない。
【0076】したがって、低誘電率膜の第1,第3の絶
縁膜がレジスト現像液や、レジスト特有の剥離プロセス
の酸素プラズマや有機溶剤に曝されることがないため、
第1,第3の絶縁膜の膜質劣化を防止できる。
縁膜がレジスト現像液や、レジスト特有の剥離プロセス
の酸素プラズマや有機溶剤に曝されることがないため、
第1,第3の絶縁膜の膜質劣化を防止できる。
【0077】また、配線溝の形成される第3の絶縁膜
が、第1の絶縁膜にあらかじめ形成したビアホール形成
用ホールに埋め込まれるため、配線溝を形成するエッチ
ング工程において同時にビアホールも形成することがで
きるとともに、前述のように第1,第2のレジストパタ
ーンのいずれもレジスト特有の剥離プロセスが必要ない
ため、簡易なプロセスでダマシン配線を形成できる。
が、第1の絶縁膜にあらかじめ形成したビアホール形成
用ホールに埋め込まれるため、配線溝を形成するエッチ
ング工程において同時にビアホールも形成することがで
きるとともに、前述のように第1,第2のレジストパタ
ーンのいずれもレジスト特有の剥離プロセスが必要ない
ため、簡易なプロセスでダマシン配線を形成できる。
【0078】また、配線溝の形成される第3の絶縁膜だ
けでなく、ビアホールの形成される第1の絶縁膜にも、
低誘電率膜が用いられており、配線間容量のフリンジ成
分も低減されるため、請求項1〜3の場合に比べて、配
線間容量を一層低減できる。
けでなく、ビアホールの形成される第1の絶縁膜にも、
低誘電率膜が用いられており、配線間容量のフリンジ成
分も低減されるため、請求項1〜3の場合に比べて、配
線間容量を一層低減できる。
【0079】さらに、請求項7記載の発明により、配線
溝の幅とほぼ同じ大きさのビアホールを形成する際で
も、ビアホール形成用ホールが後に形成されるビアホー
ルに対して上層配線の幅方向にリソグラフィー工程時の
アライメントの最大のずれ量の2倍以上大きい形状とな
り、上層配線パターン形状の開口を有する第2のレジス
トパターンを形成時にアライメントずれが生じた場合で
も、所望のサイズのビアホールをエッチングにより形成
でき、そのエッチング工程も容易である。このように所
望のサイズのビアホールが形成されるため、下層配線と
上層配線との接触面積が小さくなることはなく、十分な
接触面積を確保できるので、ビア部の高抵抗化を防止す
ることができる。
溝の幅とほぼ同じ大きさのビアホールを形成する際で
も、ビアホール形成用ホールが後に形成されるビアホー
ルに対して上層配線の幅方向にリソグラフィー工程時の
アライメントの最大のずれ量の2倍以上大きい形状とな
り、上層配線パターン形状の開口を有する第2のレジス
トパターンを形成時にアライメントずれが生じた場合で
も、所望のサイズのビアホールをエッチングにより形成
でき、そのエッチング工程も容易である。このように所
望のサイズのビアホールが形成されるため、下層配線と
上層配線との接触面積が小さくなることはなく、十分な
接触面積を確保できるので、ビア部の高抵抗化を防止す
ることができる。
【図1】本発明の第1の実施の形態における半導体装置
の製造方法を示す工程断面図である。
の製造方法を示す工程断面図である。
【図2】本発明の第2の実施の形態における半導体装置
の製造方法を示す工程断面図である。
の製造方法を示す工程断面図である。
【図3】本発明の第2の実施の形態における効果を説明
するための半導体装置の工程断面図である。
するための半導体装置の工程断面図である。
【図4】本発明の第3の実施の形態における半導体装置
の製造方法の特徴を示す部分の工程断面図である。
の製造方法の特徴を示す部分の工程断面図である。
【図5】本発明の第3の実施の形態の必要性を示す半導
体装置の工程断面図である。
体装置の工程断面図である。
【図6】特開平10−112503号公報により開示さ
れた従来の半導体装置の製造方法を示す工程断面図であ
る。
れた従来の半導体装置の製造方法を示す工程断面図であ
る。
101 シリコン基板 102 第1の絶縁膜(酸化シリコン膜) 103,107 レジストパターン 104 ビアホール形成用ホール 105 第2の絶縁膜(ポリアリルエーテル膜) 106 第3の絶縁膜(酸化シリコン膜) 108 配線溝 109 ビアホール 110 バリアメタル 111 配線用メタル 112 銅配線 201 シリコン基板 202 第1の絶縁膜(ポリアリルエーテル膜) 203 第2の絶縁膜(酸化シリコン膜) 204,208 レジストパターン 205 ビアホール形成用ホール 206 第3の絶縁膜(ポリアリルエーテル膜) 207 第4の絶縁膜(酸化シリコン膜) 209 配線溝 210 ビアホール 211 バリアメタル 212 配線用メタル 213 銅配線
フロントページの続き (72)発明者 青井 信雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 4M104 BB14 BB17 BB30 BB32 DD16 DD19 DD20 DD71 FF13 FF16 HH09 HH20 5F033 HH08 HH11 HH13 HH14 HH18 HH21 HH32 HH33 JJ08 JJ11 JJ13 JJ14 JJ18 JJ21 JJ32 JJ33 MM02 MM05 MM12 MM13 NN03 NN06 NN07 QQ11 QQ28 QQ30 QQ35 QQ37 QQ48 RR04 RR11 RR13 RR14 RR15 RR21 RR22 RR23 SS15 SS22 WW01 XX03 XX14 XX15 XX25 XX28
Claims (7)
- 【請求項1】 下層配線が形成された半導体基板上に第
1の絶縁膜を形成する工程と、 前記第1の絶縁膜上にビアホールパターン形状の開口を
有する第1のレジストパターンを形成し、前記第1のレ
ジストパターンをマスクに前記第1の絶縁膜をエッチン
グしてビアホール形成用ホールを形成する工程と、 前記第1のレジストパターンを除去した後、前記第1の
絶縁膜よりも比誘電率が小さくかつ前記第1の絶縁膜に
対してエッチング選択性を有する第2の絶縁膜を前記ビ
アホール形成用ホールに埋め込むとともに前記第1の絶
縁膜上に形成する工程と、 第3の絶縁膜を前記第2の絶縁膜上に形成する工程と、 前記第3の絶縁膜上に上層配線パターン形状の開口を有
する第2のレジストパターンを形成し、前記第2のレジ
ストパターンをマスクに前記第3の絶縁膜をエッチング
する工程と、 前記第3の絶縁膜をエッチングした後、前記第2の絶縁
膜をエッチングすることにより、ビアホールと配線溝を
形成するとともに前記第2のレジストパターンが除去さ
れる工程と、 前記ビアホールと配線溝内に上層配線用メタルを充填す
る工程と、 前記上層配線用メタルの前記ビアホールと配線溝内を除
く前記第3の絶縁膜上にある不要部分を除去する工程と
を含むことを特徴とする半導体装置の製造方法。 - 【請求項2】 第1の絶縁膜および第3の絶縁膜は、酸
化シリコン膜またはフッ素添加酸化シリコン膜であるこ
とを特徴とする請求項1記載の半導体装置の製造方法。 - 【請求項3】 第2の絶縁膜は、有機材料からなる膜、
多孔質膜、無機成分と有機成分の両方を含有する膜また
は微粒子を分散させた膜であることを特徴とする請求項
1記載の半導体装置の製造方法。 - 【請求項4】 下層配線が形成された半導体基板上に第
1の絶縁膜を形成する工程と、 前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、 前記第2の絶縁膜上にビアホールパターン形状の開口を
有する第1のレジストパターンを形成し、前記第1のレ
ジストパターンをマスクに前記第2の絶縁膜をエッチン
グする工程と、 前記第2の絶縁膜をマスクに前記第1の絶縁膜をエッチ
ングすることにより、ビアホール形成用ホールを形成す
るとともに前記第1のレジストパターンが除去される工
程と、 前記第2の絶縁膜よりも比誘電率が小さくかつ前記第2
の絶縁膜に対してエッチング選択性を有する第3の絶縁
膜を前記ビアホール形成用ホールに埋め込むとともに前
記第2の絶縁膜上に形成する工程と、 前記第3の絶縁膜上に第4の絶縁膜を形成する工程と、 前記第4の絶縁膜上に上層配線パターン形状の開口を有
する第2のレジストパターンを形成し、前記第2のレジ
ストパターンをマスクに前記第4の絶縁膜をエッチング
する工程と、 前記第4の絶縁膜をエッチングした後、前記第3の絶縁
膜をエッチングすることにより、ビアホールと配線溝を
形成するとともに前記第2のレジストパターンが除去さ
れる工程と、 前記ビアホールと配線溝内に上層配線用メタルを充填す
る工程と、 前記上層配線用メタルの前記ビアホールと配線溝内を除
く前記第4の絶縁膜上にある不要部分を除去する工程と
を含むことを特徴とする半導体装置の製造方法。 - 【請求項5】 第1の絶縁膜および第3の絶縁膜は、有
機材料からなる膜、多孔質膜、無機成分と有機成分の両
方を含有する膜または微粒子を分散させた膜であること
を特徴とする請求項4記載の半導体装置の製造方法。 - 【請求項6】 第2の絶縁膜および第4の絶縁膜は、酸
化シリコン膜またはフッ素添加酸化シリコン膜であるこ
とを特徴とする請求項4記載の半導体装置の製造方法。 - 【請求項7】 第1のレジストパターンの開口を、ビア
ホールパターン形状とするのに代えて、前記ビアホール
パターン形状に対して上層配線の幅方向にリソグラフィ
ー工程時のアライメントの最大のずれ量の2倍以上大き
くした形状とすることを特徴とする請求項1または請求
項4記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10287720A JP2000114375A (ja) | 1998-10-09 | 1998-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10287720A JP2000114375A (ja) | 1998-10-09 | 1998-10-09 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000114375A true JP2000114375A (ja) | 2000-04-21 |
Family
ID=17720879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10287720A Pending JP2000114375A (ja) | 1998-10-09 | 1998-10-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000114375A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100376976B1 (ko) * | 2000-06-22 | 2003-03-26 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
JP2008028825A (ja) * | 2006-07-24 | 2008-02-07 | Kyocera Corp | 弾性表面波装置及び通信装置 |
-
1998
- 1998-10-09 JP JP10287720A patent/JP2000114375A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100376976B1 (ko) * | 2000-06-22 | 2003-03-26 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
JP2008028825A (ja) * | 2006-07-24 | 2008-02-07 | Kyocera Corp | 弾性表面波装置及び通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
US6479391B2 (en) | Method for making a dual damascene interconnect using a multilayer hard mask | |
JP4105023B2 (ja) | 低誘電率絶縁膜を利用したデュアルダマシン配線の形成方法 | |
US7319274B2 (en) | Methods for selective integration of airgaps and devices made by such methods | |
JP4177993B2 (ja) | 半導体装置及びその製造方法 | |
US6242339B1 (en) | Interconnect structure and method for forming the same | |
JP2006041519A (ja) | デュアルダマシン配線の製造方法 | |
KR20010031049A (ko) | 하이드로겐-실세스퀴옥산(hsq)으로 갭이 채워진패터닝된 금속층을 사용한 경계 없는 비아들 | |
KR19990088401A (ko) | 반도체장치및그제조방법 | |
JP2000091422A (ja) | 多層配線構造の製造方法 | |
US6821896B1 (en) | Method to eliminate via poison effect | |
JP2009141334A (ja) | 半導体装置 | |
JP2004055781A (ja) | 半導体装置の製造方法 | |
JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
JP2004023031A (ja) | 半導体装置およびその製造方法 | |
US6524944B1 (en) | Low k ILD process by removable ILD | |
JP4523351B2 (ja) | 半導体装置の製造方法 | |
JP2001007202A (ja) | 半導体装置の製造方法 | |
JP2000223490A (ja) | 半導体装置の製造方法 | |
JP2001168192A (ja) | 半導体装置の製造方法 | |
JP4525534B2 (ja) | 半導体装置の製造方法 | |
JP2006133315A (ja) | 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 | |
JP2000114375A (ja) | 半導体装置の製造方法 | |
JP3774399B2 (ja) | デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法 | |
JP2008041783A (ja) | 半導体装置の製造方法 |