JP2003297919A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003297919A JP2003297919A JP2002095432A JP2002095432A JP2003297919A JP 2003297919 A JP2003297919 A JP 2003297919A JP 2002095432 A JP2002095432 A JP 2002095432A JP 2002095432 A JP2002095432 A JP 2002095432A JP 2003297919 A JP2003297919 A JP 2003297919A
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive resin
- opening
- layer
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 229920005989 resin Polymers 0.000 claims abstract description 66
- 239000011347 resin Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 108
- 239000011229 interlayer Substances 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 description 11
- 239000004642 Polyimide Substances 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101100350460 Oryza sativa subsp. japonica RR27 gene Proteins 0.000 description 1
- 101150110620 RR22 gene Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 製造コストを可及的に減少させるとともに配
線層の厚さを精度良く制御することを可能にする。 【解決手段】 下地配線層４が形成された半導体基板１
上に、下地配線層上に第１開口部６ａを有する第１感光
性樹脂の硬化層６を形成する工程と、底部が第１開口部
の開口面を含む第２開口部８ａを有する第２感光性樹脂
の硬化層８を第１感光性樹脂の硬化層上に形成する工程
と、第１および第２開口部を埋め込むように配線層１２
ａを形成する工程と、を備えている。
線層の厚さを精度良く制御することを可能にする。 【解決手段】 下地配線層４が形成された半導体基板１
上に、下地配線層上に第１開口部６ａを有する第１感光
性樹脂の硬化層６を形成する工程と、底部が第１開口部
の開口面を含む第２開口部８ａを有する第２感光性樹脂
の硬化層８を第１感光性樹脂の硬化層上に形成する工程
と、第１および第２開口部を埋め込むように配線層１２
ａを形成する工程と、を備えている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に、プラグと配線と一度に形成するデュア
ルダマシン法を用いて行うものである。
法に関し、特に、プラグと配線と一度に形成するデュア
ルダマシン法を用いて行うものである。
【０００２】
【従来の技術】近年、半導体装置の微細化に伴って、層
間絶縁膜の膜厚が厚くなるため、下地配線との接続のた
めのプラグと配線とを一度に形成するデュアルダマシン
法が用いられてきている。
間絶縁膜の膜厚が厚くなるため、下地配線との接続のた
めのプラグと配線とを一度に形成するデュアルダマシン
法が用いられてきている。
【０００３】プラグと配線と一度に形成するデュアルダ
マシン法を用いて行う、従来の半導体装置の製造方法
を、図５を参照して説明する。デュアルダマシン法を用
いた従来の半導体装置の製造方法は、図５（ａ）に示す
ように、絶縁膜２を介して下地配線層４が形成された半
導体基板（図示せず）上に、層間絶縁膜５を形成する。
そして、この層間絶縁膜５上に、接続孔４１が形成され
たレジストパターン４０を形成する（図５（ａ）参
照）。
マシン法を用いて行う、従来の半導体装置の製造方法
を、図５を参照して説明する。デュアルダマシン法を用
いた従来の半導体装置の製造方法は、図５（ａ）に示す
ように、絶縁膜２を介して下地配線層４が形成された半
導体基板（図示せず）上に、層間絶縁膜５を形成する。
そして、この層間絶縁膜５上に、接続孔４１が形成され
たレジストパターン４０を形成する（図５（ａ）参
照）。
【０００４】続いて、図５（ｂ）に示すように、このレ
ジストパターン４０をマスクとして、異方性エッチング
を用いて層間絶縁膜５をパターニングし、下地配線層４
に接続する溝５ａを層間絶縁膜５に形成し、その後、レ
ジストパターン４０を除去する。
ジストパターン４０をマスクとして、異方性エッチング
を用いて層間絶縁膜５をパターニングし、下地配線層４
に接続する溝５ａを層間絶縁膜５に形成し、その後、レ
ジストパターン４０を除去する。
【０００５】次に、図５（ｃ）に示すように、配線形成
用のレジストパターン４４を形成し、このレジストパタ
ーン４４をマスクとして、溝５ａよりも大きな溝５ｂ
を、異方性エッチングを用いて層間絶縁膜５に設け、そ
の後、レジストパターン４４を除去する。
用のレジストパターン４４を形成し、このレジストパタ
ーン４４をマスクとして、溝５ａよりも大きな溝５ｂ
を、異方性エッチングを用いて層間絶縁膜５に設け、そ
の後、レジストパターン４４を除去する。
【０００６】次に、図５（ｄ）に示すように、全面にバ
リアメタル４６を形成する。その後、図５（ｅ）に示す
ように、溝５ａ、５ｂを埋め込むようにメタル４８を全
面に堆積させる。続いて、図５（ｆ）に示すように、余
分なメタル部分をＣＭＰ（Chemical Mechanical Polish
ing)などで除去することにより、プラグと一体の配線４
８ａを形成する。
リアメタル４６を形成する。その後、図５（ｅ）に示す
ように、溝５ａ、５ｂを埋め込むようにメタル４８を全
面に堆積させる。続いて、図５（ｆ）に示すように、余
分なメタル部分をＣＭＰ（Chemical Mechanical Polish
ing)などで除去することにより、プラグと一体の配線４
８ａを形成する。
【０００７】この図５に示す従来の製造方法において
は、配線溝５ｂを形成する際に、エッチングを絶縁膜５
の途中で止めるため、配線溝５ｂの深さの制御は、エッ
チングレートから求めたエッチング時間管理によるしか
ない。このため、配線溝５ｂの深さの制御は精度の良い
ものではない。
は、配線溝５ｂを形成する際に、エッチングを絶縁膜５
の途中で止めるため、配線溝５ｂの深さの制御は、エッ
チングレートから求めたエッチング時間管理によるしか
ない。このため、配線溝５ｂの深さの制御は精度の良い
ものではない。
【０００８】配線溝５ｂの深さの制御を精度良く行う従
来の製造方法を図６を参照して説明する。
来の製造方法を図６を参照して説明する。
【０００９】まず、図６（ａ）に示すように、絶縁膜２
を介して下地配線層４が形成された半導体基板（図示せ
ず）上に、ＳｉＮからなる層間絶縁膜６１、ＳｉＯ２か
らなる層間絶縁膜６２、ＳｉＮからなる層間絶縁膜６３
を順次形成する。そして、この層間絶縁膜６３上に、接
続孔が形成されたレジストパターン７０を形成する（図
６（ａ）参照）。
を介して下地配線層４が形成された半導体基板（図示せ
ず）上に、ＳｉＮからなる層間絶縁膜６１、ＳｉＯ２か
らなる層間絶縁膜６２、ＳｉＮからなる層間絶縁膜６３
を順次形成する。そして、この層間絶縁膜６３上に、接
続孔が形成されたレジストパターン７０を形成する（図
６（ａ）参照）。
【００１０】次に、レジストパターン７０をマスクとし
て異方性エッチングを用いて層間絶縁膜６３をパターニ
ングし、層間絶縁膜６３に開口を形成した後、レジスト
パターン７０を除去し、その後、層間絶縁膜６３の上記
開口を埋め込むように、ＳｉＯ２からなる層間絶縁膜７
２を形成する（図６（ｂ）参照）。
て異方性エッチングを用いて層間絶縁膜６３をパターニ
ングし、層間絶縁膜６３に開口を形成した後、レジスト
パターン７０を除去し、その後、層間絶縁膜６３の上記
開口を埋め込むように、ＳｉＯ２からなる層間絶縁膜７
２を形成する（図６（ｂ）参照）。
【００１１】次に、図６（ｃ）に示すように、配線形成
用のレジストパターン７５を形成し、このレジストパタ
ーン７５をマスクとして、異方性エッチングを行うこと
により、層間絶縁膜６３に形成された上記開口よりも幅
の広い配線用の開口７２ａを層間絶縁膜７２に設ける。
このとき、層間絶縁膜６２は層間絶縁膜７２と同じ材料
から形成されているため、層間絶縁膜６２は層間絶縁膜
６３をマスクとしてエッチングされ、層間絶縁膜６３に
形成された上記開口とほぼ同じ幅の開口６２ａが層間絶
縁膜６２に設けられる。続いて、ドライエッチングを行
うことにより、層間絶縁膜６１ａに開口６１ａを形成
し、下地配線層４を露出させる（図６（ｃ）参照）。そ
の後、レジストパターン７５を除去する。
用のレジストパターン７５を形成し、このレジストパタ
ーン７５をマスクとして、異方性エッチングを行うこと
により、層間絶縁膜６３に形成された上記開口よりも幅
の広い配線用の開口７２ａを層間絶縁膜７２に設ける。
このとき、層間絶縁膜６２は層間絶縁膜７２と同じ材料
から形成されているため、層間絶縁膜６２は層間絶縁膜
６３をマスクとしてエッチングされ、層間絶縁膜６３に
形成された上記開口とほぼ同じ幅の開口６２ａが層間絶
縁膜６２に設けられる。続いて、ドライエッチングを行
うことにより、層間絶縁膜６１ａに開口６１ａを形成
し、下地配線層４を露出させる（図６（ｃ）参照）。そ
の後、レジストパターン７５を除去する。
【００１２】次に、図６（ｄ）に示すように、全面にバ
リアメタル７８を形成する。その後、図６（ｅ）に示す
ように、上記開口を埋め込むようにメタル８０を全面に
堆積させる。続いて、図６（ｆ）に示すように、余分な
メタル部分をＣＭＰ（Chemical Mechanical Polishing)
などで除去することにより、プラグと一体の配線８０ａ
を形成する。
リアメタル７８を形成する。その後、図６（ｅ）に示す
ように、上記開口を埋め込むようにメタル８０を全面に
堆積させる。続いて、図６（ｆ）に示すように、余分な
メタル部分をＣＭＰ（Chemical Mechanical Polishing)
などで除去することにより、プラグと一体の配線８０ａ
を形成する。
【００１３】
【発明が解決しようとする課題】上述の図６に示す従来
の半導体装置の製造方法においては、配線用の開口７２
ａの深さは、層間絶縁膜７２の厚さによって決定される
ので、精度良く制御することができる。しかし、プラグ
用の開口を形成するために、層間絶縁膜７２の下層に形
成される層間絶縁膜６１、６２、６３は層間絶縁膜７２
とは十分なエッチング選択比を持つ材料からなる絶縁膜
を含む必要がある。このため、材料選択上の制約が大き
いという問題があるとともに、製造工程数が多く製造時
間が長く掛り、製造コストが高くなるという問題があ
る。
の半導体装置の製造方法においては、配線用の開口７２
ａの深さは、層間絶縁膜７２の厚さによって決定される
ので、精度良く制御することができる。しかし、プラグ
用の開口を形成するために、層間絶縁膜７２の下層に形
成される層間絶縁膜６１、６２、６３は層間絶縁膜７２
とは十分なエッチング選択比を持つ材料からなる絶縁膜
を含む必要がある。このため、材料選択上の制約が大き
いという問題があるとともに、製造工程数が多く製造時
間が長く掛り、製造コストが高くなるという問題があ
る。
【００１４】本発明は、上記事情を考慮してなされたも
のであって、製造コストを可及的に減少させるととも
に、配線層の厚さを精度良く制御することのできる半導
体装置の製造方法を提供することを目的とする。
のであって、製造コストを可及的に減少させるととも
に、配線層の厚さを精度良く制御することのできる半導
体装置の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明の第１の態様によ
る半導体装置の製造方法は、下地配線層が形成された半
導体基板上に、前記下地配線層上に第１開口部を有する
第１感光性樹脂の硬化層を形成する工程と、底部が前記
第１開口部の開口面を含む第２開口部を有する第２感光
性樹脂の硬化層を前記第１感光性樹脂の硬化層上に形成
する工程と、前記第１および第２開口部を埋め込むよう
に配線層を形成する工程と、を備えたことを特徴とす
る。
る半導体装置の製造方法は、下地配線層が形成された半
導体基板上に、前記下地配線層上に第１開口部を有する
第１感光性樹脂の硬化層を形成する工程と、底部が前記
第１開口部の開口面を含む第２開口部を有する第２感光
性樹脂の硬化層を前記第１感光性樹脂の硬化層上に形成
する工程と、前記第１および第２開口部を埋め込むよう
に配線層を形成する工程と、を備えたことを特徴とす
る。
【００１６】本発明の第２の態様による半導体装置の製
造方法は、下地配線層が形成された半導体装置上に、前
記下地配線層を覆うように層間絶縁膜を形成する工程
と、前記下地配線層上に第１開口部を有する第１感光性
樹脂の硬化層を前記層間絶縁膜上に形成する工程と、底
部が前記第１開口部の開口面を含む第２開口部を有する
第２感光性樹脂の層を前記第１感光性樹脂の硬化層上に
形成する工程と、前記第１感光性樹脂の硬化層をマスク
として前記第１開口部下の前記層間絶縁膜を、前記第２
感光性樹脂の層をマスクとして前記第２開口部下の前記
第１感光性樹脂の硬化層をそれぞれ異方性エッチング
し、段差の付いた開口部を形成する工程と、前記第２感
光性樹脂の層を除去した後、前記段差の付いた開口部を
埋め込むように配線層を形成する工程と、を備えたこと
を特徴とする。
造方法は、下地配線層が形成された半導体装置上に、前
記下地配線層を覆うように層間絶縁膜を形成する工程
と、前記下地配線層上に第１開口部を有する第１感光性
樹脂の硬化層を前記層間絶縁膜上に形成する工程と、底
部が前記第１開口部の開口面を含む第２開口部を有する
第２感光性樹脂の層を前記第１感光性樹脂の硬化層上に
形成する工程と、前記第１感光性樹脂の硬化層をマスク
として前記第１開口部下の前記層間絶縁膜を、前記第２
感光性樹脂の層をマスクとして前記第２開口部下の前記
第１感光性樹脂の硬化層をそれぞれ異方性エッチング
し、段差の付いた開口部を形成する工程と、前記第２感
光性樹脂の層を除去した後、前記段差の付いた開口部を
埋め込むように配線層を形成する工程と、を備えたこと
を特徴とする。
【００１７】
【発明の実施の形態】以下、本発明の実施形態を、図面
を参照しながら具体的に説明する。
を参照しながら具体的に説明する。
【００１８】（第１実施形態）本発明の第１実施形態に
よる半導体装置の製造方法を、図１を参照して説明す
る。図１は、第１実施形態による半導体装置の製造方法
の製造工程を示す工程断面図である。
よる半導体装置の製造方法を、図１を参照して説明す
る。図１は、第１実施形態による半導体装置の製造方法
の製造工程を示す工程断面図である。
【００１９】まず、図１（ａ）に示すように、層間絶縁
膜２を介して下地配線層４が形成された半導体基板１上
に、所望の膜厚のポジ型ポリイミドを塗布し、１２０℃
で４分間初期焼成する。その後、所望のマスクを用いて
ｉ線ステッパーで５５０ｍＪ／ｃｍ２の露光量で露光
し、ＴＭＡＨ(Tetramethyl Ammonium Hydroxide)２．３
８ｗｔ％の現像液を用いて現像し、３２０℃で６０分間
の最終硬化処理を行って、下地配線層４上に開口部６ａ
を有する感光性樹脂層６を成膜する。なお、本実施形態
においては、感光性樹脂層６を形成する前には、下地配
線層４が露出しているため、開口部６ａの底部には下地
配線層４が露出した構成となっている。
膜２を介して下地配線層４が形成された半導体基板１上
に、所望の膜厚のポジ型ポリイミドを塗布し、１２０℃
で４分間初期焼成する。その後、所望のマスクを用いて
ｉ線ステッパーで５５０ｍＪ／ｃｍ２の露光量で露光
し、ＴＭＡＨ(Tetramethyl Ammonium Hydroxide)２．３
８ｗｔ％の現像液を用いて現像し、３２０℃で６０分間
の最終硬化処理を行って、下地配線層４上に開口部６ａ
を有する感光性樹脂層６を成膜する。なお、本実施形態
においては、感光性樹脂層６を形成する前には、下地配
線層４が露出しているため、開口部６ａの底部には下地
配線層４が露出した構成となっている。
【００２０】続いて、図１（ｂ）に示すように、開口部
６ａより広い、すなわち底部が開口部６ａの開口面を含
む開口部８ａを有する感光性樹脂層８を成膜する。この
感光性樹脂層８は以下のように形成される。まず、図２
（ａ）に示すように、所望の膜厚のネガ型ポリイミド３
２を塗布し、８０℃で１０分間初期焼成する。その後、
図２（ｂ）に示すように、所望のマスク３４を用いてｉ
線ステッパーで４００ｍＪ／ｃｍ２の露光量で露光す
る。続いて、現像液を用いて現像することにより未露光
部分３２ａを除去し、３５０℃で９０分間の最終硬化処
理を行って感光性樹脂層８を形成する（図１（ｂ）参
照）。
６ａより広い、すなわち底部が開口部６ａの開口面を含
む開口部８ａを有する感光性樹脂層８を成膜する。この
感光性樹脂層８は以下のように形成される。まず、図２
（ａ）に示すように、所望の膜厚のネガ型ポリイミド３
２を塗布し、８０℃で１０分間初期焼成する。その後、
図２（ｂ）に示すように、所望のマスク３４を用いてｉ
線ステッパーで４００ｍＪ／ｃｍ２の露光量で露光す
る。続いて、現像液を用いて現像することにより未露光
部分３２ａを除去し、３５０℃で９０分間の最終硬化処
理を行って感光性樹脂層８を形成する（図１（ｂ）参
照）。
【００２１】なお、この感光性樹脂層８の形成にポジ型
ポリイミドを用いた場合の問題を、図３を参照して説明
する。この場合、開口部６ａを有する感光性樹脂層６を
形成した後、所望の膜厚のポジ型ポリイミド３６を塗布
し、所定の温度で初期焼成する。その後、所望のマスク
３８を用いて、露光すると、図３に示すように、感光性
樹脂層６の開口部６ａの側部に未感光領域が生じ、感光
性樹脂層６の開口部６ａの側部に未感光のポジ型ポリイ
ミド３６ａが残ってしまうことがある。このため、ネガ
型の感光性樹脂を用いることが好ましい。一方、感光性
樹脂層６については、ポジ型ポリイミドに代えてネガ型
の感光性樹脂を用いても構わない。なお、図３におい
て、符号３６ｂは感光部である。
ポリイミドを用いた場合の問題を、図３を参照して説明
する。この場合、開口部６ａを有する感光性樹脂層６を
形成した後、所望の膜厚のポジ型ポリイミド３６を塗布
し、所定の温度で初期焼成する。その後、所望のマスク
３８を用いて、露光すると、図３に示すように、感光性
樹脂層６の開口部６ａの側部に未感光領域が生じ、感光
性樹脂層６の開口部６ａの側部に未感光のポジ型ポリイ
ミド３６ａが残ってしまうことがある。このため、ネガ
型の感光性樹脂を用いることが好ましい。一方、感光性
樹脂層６については、ポジ型ポリイミドに代えてネガ型
の感光性樹脂を用いても構わない。なお、図３におい
て、符号３６ｂは感光部である。
【００２２】次に、図１（ｃ）に示すように、連続で成
膜した感光性樹脂層６、８の全面にバリアメタルとして
ＴａＮ膜１０を形成する。その後、接続孔及び配線開口
部が埋め込まれる程度の配線材料層、例えばＣｕからな
る配線材料層１２を堆積させる。
膜した感光性樹脂層６、８の全面にバリアメタルとして
ＴａＮ膜１０を形成する。その後、接続孔及び配線開口
部が埋め込まれる程度の配線材料層、例えばＣｕからな
る配線材料層１２を堆積させる。
【００２３】続いて、図１（ｄ）に示すように、接続孔
及び配線開口部以外の余分なＴａＮ膜１０、配線材料層
１２を、ＣＭＰで除去し、プラグと一体の配線１２ａを
形成する。なお、更に、上層の配線を形成する場合、上
述のことを繰り返す。
及び配線開口部以外の余分なＴａＮ膜１０、配線材料層
１２を、ＣＭＰで除去し、プラグと一体の配線１２ａを
形成する。なお、更に、上層の配線を形成する場合、上
述のことを繰り返す。
【００２４】以上説明したように、本実施形態によれ
ば、感光性樹脂層６、８の厚さにより、配線層１２ａの
厚さとプラグの深さを精度良く制御することができる。
また、感光性樹脂層６、８間で、エッチング選択比が十
分であることを要求されなどといった材料選択上の制約
はない。
ば、感光性樹脂層６、８の厚さにより、配線層１２ａの
厚さとプラグの深さを精度良く制御することができる。
また、感光性樹脂層６、８間で、エッチング選択比が十
分であることを要求されなどといった材料選択上の制約
はない。
【００２５】しかも、下地配線層４と配線１２ａとの間
の層間絶縁膜が、２層の感光性樹脂層６、８を用いて形
成されるため、異方性エッチングを用いる必要がなく、
従来の場合に比べて、製造工程数が少なく、製造時間を
短縮することが可能となり、製造コストを可及的に減少
させることができる。
の層間絶縁膜が、２層の感光性樹脂層６、８を用いて形
成されるため、異方性エッチングを用いる必要がなく、
従来の場合に比べて、製造工程数が少なく、製造時間を
短縮することが可能となり、製造コストを可及的に減少
させることができる。
【００２６】（第１実施形態の変形例）第１実施形態に
おいては、感光性樹脂層６を形成する前に下地配線層４
は露出していたが、下地配線層４が露出していないで、
例えばＳｉＮからなる絶縁膜で覆われている場合を第１
実施形態の変形例として説明する。
おいては、感光性樹脂層６を形成する前に下地配線層４
は露出していたが、下地配線層４が露出していないで、
例えばＳｉＮからなる絶縁膜で覆われている場合を第１
実施形態の変形例として説明する。
【００２７】この場合は、図１（ｂ）に示す工程まで
は、第１実施形態と同様にして行う。すなわち、開口部
６ａを有する感光性樹脂層６および開口部８ａを有する
感光性樹脂層８を、ＳｉＮからなる絶縁膜上に形成す
る。すると、開口部６ａの底部には上記ＳｉＮからなる
絶縁膜が露出している。その後、上記感光性樹脂層６、
８をマスクとして露出した上記ＳｉＮからなる絶縁膜を
エッチング除去する。このエッチング除去には、異方性
エッチングを用いても良い。その後は、図１（ｃ）、図
１（ｄ）に示す工程と同じ工程を用いて、バリアメタル
１０を形成し、配線層１２ａを形成する。なお、ＳｉＮ
からなる絶縁膜のエッチング除去は、開口部６ａを有す
る感光性樹脂層６を形成した直後に行っても良い。
は、第１実施形態と同様にして行う。すなわち、開口部
６ａを有する感光性樹脂層６および開口部８ａを有する
感光性樹脂層８を、ＳｉＮからなる絶縁膜上に形成す
る。すると、開口部６ａの底部には上記ＳｉＮからなる
絶縁膜が露出している。その後、上記感光性樹脂層６、
８をマスクとして露出した上記ＳｉＮからなる絶縁膜を
エッチング除去する。このエッチング除去には、異方性
エッチングを用いても良い。その後は、図１（ｃ）、図
１（ｄ）に示す工程と同じ工程を用いて、バリアメタル
１０を形成し、配線層１２ａを形成する。なお、ＳｉＮ
からなる絶縁膜のエッチング除去は、開口部６ａを有す
る感光性樹脂層６を形成した直後に行っても良い。
【００２８】この変形例においても、感光性樹脂層６、
８の厚さにより、配線層１２ａの厚さとプラグの深さを
精度良く制御することができる。また、感光性樹脂層
６、８に対する材料選択上の自由度は大きい。
８の厚さにより、配線層１２ａの厚さとプラグの深さを
精度良く制御することができる。また、感光性樹脂層
６、８に対する材料選択上の自由度は大きい。
【００２９】また、この変形例においては、異方性エッ
チングはＳｉＮからなる絶縁膜をエッチング除去する際
に少なくとも１回用いられるだけなので、従来の場合に
比べて、製造工程数が少なく、製造時間を短縮すること
が可能となり、製造コストを可及的に減少させることが
できる。
チングはＳｉＮからなる絶縁膜をエッチング除去する際
に少なくとも１回用いられるだけなので、従来の場合に
比べて、製造工程数が少なく、製造時間を短縮すること
が可能となり、製造コストを可及的に減少させることが
できる。
【００３０】（第２実施形態）次に、本発明の第２実施
形態による半導体装置の製造方法を、図４を参照して説
明する。図４は、第２実施形態による半導体装置の製造
方法の製造工程を示す工程断面図である。
形態による半導体装置の製造方法を、図４を参照して説
明する。図４は、第２実施形態による半導体装置の製造
方法の製造工程を示す工程断面図である。
【００３１】まず、図４（ａ）に示すように、絶縁膜２
を介して下地配線層４が形成された半導体基板１上に、
層間絶縁膜５を形成する。
を介して下地配線層４が形成された半導体基板１上に、
層間絶縁膜５を形成する。
【００３２】次に、図４（ｂ）に示すように、下地配線
層４上に開口部６ａを有する感光性樹脂層６を形成す
る。なお、ここでの感光性樹脂層としては、第１実施形
態において２層の感光性樹脂層６，８それぞれの形成に
用いられたポジ型およびネガ型の感光性樹脂のいずれを
も用いることができる。その後、開口部６ａより広い、
すなわち底部が開口部６ａの開口面を含む開口部２０ａ
を有するフォトレジストパターン２０をフォトリソグラ
フィ技術を用いて感光性樹脂層６上に形成する。
層４上に開口部６ａを有する感光性樹脂層６を形成す
る。なお、ここでの感光性樹脂層としては、第１実施形
態において２層の感光性樹脂層６，８それぞれの形成に
用いられたポジ型およびネガ型の感光性樹脂のいずれを
も用いることができる。その後、開口部６ａより広い、
すなわち底部が開口部６ａの開口面を含む開口部２０ａ
を有するフォトレジストパターン２０をフォトリソグラ
フィ技術を用いて感光性樹脂層６上に形成する。
【００３３】次に、図４（ｃ）に示すように、感光樹脂
層６をマスクとして層間絶縁膜５を、フォトレジストパ
ターン２０をマスクとして感光性樹脂層６を異方性エッ
チングし、それぞれプラグおよび配線を形成するための
開口部５ａ、６ｂを形成する。開口部６ｂは開口部６ａ
を広げた形状ととなっている。なお、エッチングレート
と、感光性樹脂層６および層間絶縁膜５の膜厚を適切に
選択することにより上記異方性エッチングは一度に行う
ことができる。
層６をマスクとして層間絶縁膜５を、フォトレジストパ
ターン２０をマスクとして感光性樹脂層６を異方性エッ
チングし、それぞれプラグおよび配線を形成するための
開口部５ａ、６ｂを形成する。開口部６ｂは開口部６ａ
を広げた形状ととなっている。なお、エッチングレート
と、感光性樹脂層６および層間絶縁膜５の膜厚を適切に
選択することにより上記異方性エッチングは一度に行う
ことができる。
【００３４】次に、図４（ｄ）に示すように、フォトレ
ジストパターン２０を除去する。その後、図４（ｅ）に
示すように、開口部６ｂ、５ａを埋め込むようにバリア
メタルとしてのＴａＮ膜１０を介して配線材料１２を全
面に堆積する。続いて、ＣＭＰ法を用いて余分のＴａＮ
膜１０、配線材料１２を除去し、プラグと一体の配線層
１２ａを形成する。
ジストパターン２０を除去する。その後、図４（ｅ）に
示すように、開口部６ｂ、５ａを埋め込むようにバリア
メタルとしてのＴａＮ膜１０を介して配線材料１２を全
面に堆積する。続いて、ＣＭＰ法を用いて余分のＴａＮ
膜１０、配線材料１２を除去し、プラグと一体の配線層
１２ａを形成する。
【００３５】以上説明したように、本実施形態によれ
ば、絶縁膜５および感光性樹脂層６の厚さにより、配線
層１２ａの厚さとプラグの深さを精度良く制御すること
ができる。また、異方性エッチングは１回しか用いられ
ないため、従来の場合に比べて、製造工程数が少なく、
製造時間を短縮することが可能となり、製造コストを可
及的に減少させることができる。
ば、絶縁膜５および感光性樹脂層６の厚さにより、配線
層１２ａの厚さとプラグの深さを精度良く制御すること
ができる。また、異方性エッチングは１回しか用いられ
ないため、従来の場合に比べて、製造工程数が少なく、
製造時間を短縮することが可能となり、製造コストを可
及的に減少させることができる。
【００３６】（第２実施形態の変形例）第２実施形態に
おいては、感光性樹脂層６を形成する前に下地配線層４
は露出していたが、下地配線層４が露出していないで、
例えばＳｉＮからなる絶縁膜で覆われている場合を第２
実施形態の変形例として説明する。
おいては、感光性樹脂層６を形成する前に下地配線層４
は露出していたが、下地配線層４が露出していないで、
例えばＳｉＮからなる絶縁膜で覆われている場合を第２
実施形態の変形例として説明する。
【００３７】この場合は、図４（ｃ）に示す工程まで
は、第１実施形態と同様にして行う。すなわち、開口部
５ａを有する層間絶縁膜５および開口部６ｂを有する感
光性樹脂層６を、ＳｉＮからなる絶縁膜上に形成する。
すると、開口部５ａの底部には上記ＳｉＮからなる絶縁
膜が露出している。その後、上記層間絶縁膜５，感光性
樹脂層８をマスクとして露出した上記ＳｉＮからなる絶
縁膜をエッチング除去する。このエッチング除去には、
異方性エッチングを用いても良い。その後は、図４
（ｄ）、図４（ｅ）、図４（ｆ）に示す工程と同じ工程
を用いて、バリアメタル１０を形成し、配線層１２ａを
形成する。なお、ＳｉＮからなる絶縁膜のエッチング除
去は、開口部５ａを有する層間絶縁膜５を形成した直後
に行っても良い。
は、第１実施形態と同様にして行う。すなわち、開口部
５ａを有する層間絶縁膜５および開口部６ｂを有する感
光性樹脂層６を、ＳｉＮからなる絶縁膜上に形成する。
すると、開口部５ａの底部には上記ＳｉＮからなる絶縁
膜が露出している。その後、上記層間絶縁膜５，感光性
樹脂層８をマスクとして露出した上記ＳｉＮからなる絶
縁膜をエッチング除去する。このエッチング除去には、
異方性エッチングを用いても良い。その後は、図４
（ｄ）、図４（ｅ）、図４（ｆ）に示す工程と同じ工程
を用いて、バリアメタル１０を形成し、配線層１２ａを
形成する。なお、ＳｉＮからなる絶縁膜のエッチング除
去は、開口部５ａを有する層間絶縁膜５を形成した直後
に行っても良い。
【００３８】この変形例においても、層間絶縁膜５、感
光性樹脂層８の厚さにより、配線層１２ａの厚さとプラ
グの深さを精度良く制御することができる。
光性樹脂層８の厚さにより、配線層１２ａの厚さとプラ
グの深さを精度良く制御することができる。
【００３９】また、この変形例においては、異方性エッ
チングはＳｉＮからなる絶縁膜をエッチング除去する際
に少なくとも１回用いられるだけなので、従来の場合に
比べて、製造工程数が少なく、製造時間を短縮すること
が可能となり、製造コストを可及的に減少させることが
できる。
チングはＳｉＮからなる絶縁膜をエッチング除去する際
に少なくとも１回用いられるだけなので、従来の場合に
比べて、製造工程数が少なく、製造時間を短縮すること
が可能となり、製造コストを可及的に減少させることが
できる。
【００４０】
【発明の効果】以上、述べたように、本発明によれば、
製造コストを可及的に減少させることができるとともに
配線層の厚さを精度良く制御することができる。
製造コストを可及的に減少させることができるとともに
配線層の厚さを精度良く制御することができる。
【図１】本発明の第１実施形態による半導体装置の製造
方法の製造工程を示す断面図。
方法の製造工程を示す断面図。
【図２】第１実施形態にかかる上層の感光性樹脂層の形
成を詳細に説明した工程断面図。
成を詳細に説明した工程断面図。
【図３】第１実施形態において、上層の感光性樹脂層の
形成にポジ型ポリイミドを用いると不具合が生じること
を説明する断面図。
形成にポジ型ポリイミドを用いると不具合が生じること
を説明する断面図。
【図４】本発明の第２実施形態による半導体装置の製造
方法の製造工程を示す断面図。
方法の製造工程を示す断面図。
【図５】従来の半導体装置の製造方法を説明する工程断
面図。
面図。
【図６】従来の他の半導体装置の製造方法を説明する工
程断面図。
程断面図。
１ 半導体基板
２ 層間絶縁膜
４ 下地配線層
５ 層間絶縁膜
６ 感光性樹脂層
６ａ 開口部
８ 感光性樹脂層
８ａ 開口部
１０ バリアメタル
１２ 配線材料層
１２ａ 配線
２０ フォトレジストパターン
２０ａ 開口部
３２ ネガ型ポリイミド
３２ａ 未感光部
３４ マスク
３６ ポジ型ポリイミド
３６ａ 未感光部
３６ｂ 感光部
３８ マスク
４０ フォトレジストパターン
４１ 接続孔
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F033 HH11 HH21 HH32 JJ01 JJ11
JJ21 JJ32 MM02 MM12 MM13
NN06 NN07 QQ01 QQ09 QQ16
QQ28 QQ37 QQ48 RR06 RR22
RR27 SS22 TT03 TT04 XX01
XX33 XX34
Claims (6)
- 【請求項１】下地配線層が形成された半導体基板上に、
前記下地配線層上に第１開口部を有する第１感光性樹脂
の硬化層を形成する工程と、 底部が前記第１開口部の開口面を含む第２開口部を有す
る第２感光性樹脂の硬化層を前記第１感光性樹脂の硬化
層上に形成する工程と、 前記第１および第２開口部を埋め込むように配線層を形
成する工程と、 を備えたことを特徴とする半導体装置の製造方法。 - 【請求項２】前記配線層を形成する前に前記第１及び第
２開口部の底部および側部にバリアメタルを形成する工
程を備えていることを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項３】前記第２感光性樹脂は、ネガ型であること
を特徴とする請求項１または２記載の半導体装置の製造
方法。 - 【請求項４】前記第１感光性樹脂の硬化層を形成する前
に前記下地配線層上に絶縁膜が形成され、前記第１感光
性樹脂の硬化層をマスクとして、前記第１開口部下の前
記絶縁膜をエッチング除去する工程を備えたことを特徴
とする請求項１乃至３のいずれかに記載の半導体装置の
製造方法。 - 【請求項５】下地配線層が形成された半導体基板上に、
前記下地配線層を覆うように層間絶縁膜を形成する工程
と、 前記下地配線層上に第１開口部を有する第１感光性樹脂
の硬化層を前記層間絶縁膜上に形成する工程と、 底部が前記第１開口部の開口面を含む第２開口部を有す
る第２感光性樹脂の層を前記第１感光性樹脂の硬化層上
に形成する工程と、 前記第１感光性樹脂の硬化層をマスクとして前記第１開
口部下の前記層間絶縁膜を、前記第２感光性樹脂の層を
マスクとして前記第２開口部下の前記第１感光性樹脂の
硬化層をそれぞれ異方性エッチングし、段差の付いた開
口部を形成する工程と、 前記第２感光性樹脂の層を除去した後、前記段差の付い
た開口部を埋め込むように配線層を形成する工程と、 を備えたことを特徴とする半導体装置の製造方法。 - 【請求項６】前記配線層を形成する前に前記段差の付い
た開口部の底部および側部にバリアメタルを形成する工
程を備えていることを特徴とする請求項５記載の半導体
装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002095432A JP2003297919A (ja) | 2002-03-29 | 2002-03-29 | 半導体装置の製造方法 |
| US10/394,154 US20040038520A1 (en) | 2002-03-29 | 2003-03-24 | Method of manufacturing semiconductor device |
| CN03121469A CN1449016A (zh) | 2002-03-29 | 2003-03-28 | 制造半导体器件的方法 |
| KR10-2003-0019575A KR20030078776A (ko) | 2002-03-29 | 2003-03-28 | 반도체 장치의 제조 방법 |
| TW92107098A TWI223390B (en) | 2002-03-29 | 2003-03-28 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002095432A JP2003297919A (ja) | 2002-03-29 | 2002-03-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003297919A true JP2003297919A (ja) | 2003-10-17 |
Family
ID=28786193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002095432A Abandoned JP2003297919A (ja) | 2002-03-29 | 2002-03-29 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040038520A1 (ja) |
| JP (1) | JP2003297919A (ja) |
| KR (1) | KR20030078776A (ja) |
| CN (1) | CN1449016A (ja) |
| TW (1) | TWI223390B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005119751A1 (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びその製造方法 |
| EP2242319A1 (en) | 2004-01-08 | 2010-10-20 | Sony Corporation | Packet configuration for the coexistence of stations in a multistandard wireless LAN |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1577939A3 (en) * | 2004-03-18 | 2010-11-03 | Imec | Method of manufacturing a semiconductor device having damascene structures with air gaps |
| CN104051380B (zh) * | 2013-03-15 | 2017-08-15 | 台湾积体电路制造股份有限公司 | 导线系统和工艺 |
| US9117881B2 (en) | 2013-03-15 | 2015-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive line system and process |
| US9029265B2 (en) * | 2013-10-15 | 2015-05-12 | United Microelectronics Corp. | Method for forming semiconductor structure |
| CN104752327A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
| US9502365B2 (en) * | 2013-12-31 | 2016-11-22 | Texas Instruments Incorporated | Opening in a multilayer polymeric dielectric layer without delamination |
| US10090194B2 (en) * | 2016-03-18 | 2018-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216807A (en) * | 1988-05-31 | 1993-06-08 | Canon Kabushiki Kaisha | Method of producing electrical connection members |
| JP2845176B2 (ja) * | 1995-08-10 | 1999-01-13 | 日本電気株式会社 | 半導体装置 |
-
2002
- 2002-03-29 JP JP2002095432A patent/JP2003297919A/ja not_active Abandoned
-
2003
- 2003-03-24 US US10/394,154 patent/US20040038520A1/en not_active Abandoned
- 2003-03-28 KR KR10-2003-0019575A patent/KR20030078776A/ko not_active Application Discontinuation
- 2003-03-28 CN CN03121469A patent/CN1449016A/zh active Pending
- 2003-03-28 TW TW92107098A patent/TWI223390B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2242319A1 (en) | 2004-01-08 | 2010-10-20 | Sony Corporation | Packet configuration for the coexistence of stations in a multistandard wireless LAN |
| EP3267754A1 (en) | 2004-01-08 | 2018-01-10 | Sony Corporation | Wireless communication system, wireless communication apparatus, wireless communication method, and computer program |
| WO2005119751A1 (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Industrial Co., Ltd. | 半導体装置及びその製造方法 |
| US7659626B2 (en) | 2004-06-03 | 2010-02-09 | Panasonic Corporation | Semiconductor device including a barrier metal film |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI223390B (en) | 2004-11-01 |
| TW200308054A (en) | 2003-12-16 |
| US20040038520A1 (en) | 2004-02-26 |
| CN1449016A (zh) | 2003-10-15 |
| KR20030078776A (ko) | 2003-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003297919A (ja) | 半導体装置の製造方法 | |
| KR100810895B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2001351849A (ja) | 半導体装置の製造方法、並びに写真製版用マスクおよびその製造方法 | |
| US8753976B1 (en) | Methods and apparatus for etching photo-resist material through multiple exposures of the photo-resist material | |
| JP2002093904A (ja) | デュアルダマシン配線の形成方法 | |
| JPH11233411A (ja) | 半導体装置の製造方法 | |
| JP2000188329A (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
| KR100596609B1 (ko) | 레지스트 매립 방법 및 반도체 장치의 제조 방법 | |
| US7858516B2 (en) | Method for forming fine pattern of semiconductor device | |
| KR100582439B1 (ko) | 반도체 소자의 제조방법 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| KR100673099B1 (ko) | 반도체소자의 미세패턴 형성 방법 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JP3308714B2 (ja) | 半導体装置の製造方法 | |
| KR100306374B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JP2008135649A (ja) | 半導体装置の製造方法 | |
| KR100620173B1 (ko) | 게이트 미세 패턴 형성 방법 | |
| JP3497725B2 (ja) | 半導体装置およびその製造方法 | |
| KR100760908B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100515372B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100460718B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
| JP2006186020A (ja) | 半導体装置の製造方法 | |
| KR100596860B1 (ko) | 반도체소자의 미세패턴 형성 방법 | |
| KR100910222B1 (ko) | 듀얼 게이트산화막이 적용된 반도체 소자 제조방법 | |
| JP2002203780A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040726 |