JP2845176B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2845176B2 JP2845176B2 JP7224539A JP22453995A JP2845176B2 JP 2845176 B2 JP2845176 B2 JP 2845176B2 JP 7224539 A JP7224539 A JP 7224539A JP 22453995 A JP22453995 A JP 22453995A JP 2845176 B2 JP2845176 B2 JP 2845176B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- interlayer insulating
- vertical connection
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に半導体集積回路の配線構造とそ
の形成方法に関するものである。
の製造方法に関し、特に半導体集積回路の配線構造とそ
の形成方法に関するものである。
【０００２】
【従来の技術】シリコン基板上の微細な半導体素子、例
えばＭＯＳＦＥＴから構成される大規模半導体集積回路
（ＬＳＩ）では、複数のＭＯＳＦＥＴを接続して小規模
なＣＭＯＳ回路ブロックを形成するための局所配線と、
これらのＣＭＯＳ回路ブロック間を接続する長距離配線
が形成されている。ここで、微細なＭＯＳＦＥＴを接続
する局所配線では狭ピッチ化が最優先課題となる。一
方、長距離配線では、チップ面積の増大により配線長が
長くなり、配線間容量カップリングノイズやＣＲ遅延
（寄生容量・配線抵抗遅延）の増大が問題視されるよう
になってきている。従って、長距離配線においては、多
層化により配線設計自由度を増加させて総配線長を低減
させることと、層間絶縁膜の低誘電率化が主要な課題と
なっている。
えばＭＯＳＦＥＴから構成される大規模半導体集積回路
（ＬＳＩ）では、複数のＭＯＳＦＥＴを接続して小規模
なＣＭＯＳ回路ブロックを形成するための局所配線と、
これらのＣＭＯＳ回路ブロック間を接続する長距離配線
が形成されている。ここで、微細なＭＯＳＦＥＴを接続
する局所配線では狭ピッチ化が最優先課題となる。一
方、長距離配線では、チップ面積の増大により配線長が
長くなり、配線間容量カップリングノイズやＣＲ遅延
（寄生容量・配線抵抗遅延）の増大が問題視されるよう
になってきている。従って、長距離配線においては、多
層化により配線設計自由度を増加させて総配線長を低減
させることと、層間絶縁膜の低誘電率化が主要な課題と
なっている。
【０００３】図８は、第１の従来例として最も一般的な
Ａｌ多層配線の形成プロセスを説明するための工程順断
面図である。まず、半導体基板１上に形成されたシリコ
ン酸化膜からなる下地層間絶縁膜２１上に、第１のＡｌ
配線２２を形成する。第１のＡｌ配線２２上にＣＶＤ法
によりシリコン酸化膜からなる層間絶縁膜２３を成長さ
せる。化学機械研磨法で層間絶縁膜２３を平坦化した
後、フォトリソグラフィ法により第１のフォトレジスト
膜２４に縦接続孔パターンを形成し、この第１のフォト
レジスト膜２４をマスクとして、ＣＦ4 ガスを用いたド
ライエッチングによりで層間絶縁膜２３に縦接続孔２３
ａを形成する〔図８（ａ）〕。
Ａｌ多層配線の形成プロセスを説明するための工程順断
面図である。まず、半導体基板１上に形成されたシリコ
ン酸化膜からなる下地層間絶縁膜２１上に、第１のＡｌ
配線２２を形成する。第１のＡｌ配線２２上にＣＶＤ法
によりシリコン酸化膜からなる層間絶縁膜２３を成長さ
せる。化学機械研磨法で層間絶縁膜２３を平坦化した
後、フォトリソグラフィ法により第１のフォトレジスト
膜２４に縦接続孔パターンを形成し、この第１のフォト
レジスト膜２４をマスクとして、ＣＦ4 ガスを用いたド
ライエッチングによりで層間絶縁膜２３に縦接続孔２３
ａを形成する〔図８（ａ）〕。
【０００４】Ｏ2 ガスで第１のフォトレジスト膜２４を
灰化除去した後、Ｔｉ（１００Å）／ＴｉＮ（５００
Å）のバリヤ膜（図示せず）を堆積し、さらにＣＶＤ法
によりブランケットタングステンであるタングステン膜
１８ａを成膜する〔図８（ｂ）〕。Ｆ系ガスでタングス
テン膜１８ａをエッチバックして、タングステンプラグ
１８を形成する。続いて、Ｔｉ（１００Å）／ＴｉＮ
（５００Å）のバリヤ膜（図示せず）を堆積し、さらに
アルミニウムを堆積して、Ｔｉ／ＴｉＮ／Ａｌからなる
積層Ａｌ膜２５ａ形成する。次いで、フォトリソグラフ
ィ法により配線パターンの第２のフォトレジスト膜２６
を形成する〔図８（ｃ）〕。
灰化除去した後、Ｔｉ（１００Å）／ＴｉＮ（５００
Å）のバリヤ膜（図示せず）を堆積し、さらにＣＶＤ法
によりブランケットタングステンであるタングステン膜
１８ａを成膜する〔図８（ｂ）〕。Ｆ系ガスでタングス
テン膜１８ａをエッチバックして、タングステンプラグ
１８を形成する。続いて、Ｔｉ（１００Å）／ＴｉＮ
（５００Å）のバリヤ膜（図示せず）を堆積し、さらに
アルミニウムを堆積して、Ｔｉ／ＴｉＮ／Ａｌからなる
積層Ａｌ膜２５ａ形成する。次いで、フォトリソグラフ
ィ法により配線パターンの第２のフォトレジスト膜２６
を形成する〔図８（ｃ）〕。
【０００５】第２のフォトレジスト膜２６をマスクとし
て、Ｃｌ系ガスを用いて積層Ａｌ膜２５ａをドライエッ
チングして、第２のＡｌ配線２５を形成する。その後、
Ｏ2ガスを用いてフォトレジストを灰化除去する〔図８
（ｄ）〕。
て、Ｃｌ系ガスを用いて積層Ａｌ膜２５ａをドライエッ
チングして、第２のＡｌ配線２５を形成する。その後、
Ｏ2ガスを用いてフォトレジストを灰化除去する〔図８
（ｄ）〕。
【０００６】多層配線形成のプロセスステップ数低減を
目的として、縦接続配線（スルーホール）とこれに連な
る上層配線を同一工程において形成する方法も提案され
ている。図９から図１１は、カンタら（C.W. Kaanta, 1
991 VMIC Conference, p.144）によって提案された層間
絶縁膜に埋め込み配線を形成する第２の従来例を説明す
るための工程順断面図である。まず、半導体基板１上
に、配線溝を有するシリコン酸化物３とその中に埋め込
まれた溝埋め込みＡｌ配線２を形成し、その上に酸化シ
リコンからなる層間絶縁膜２３を形成する。続いて、第
１のフォトレジスト膜２４を塗布し、露光と現像を行っ
て、第１のフォトレジスト膜２４に縦接続孔パターン２
４ａを形成する〔図９（ａ）〕。
目的として、縦接続配線（スルーホール）とこれに連な
る上層配線を同一工程において形成する方法も提案され
ている。図９から図１１は、カンタら（C.W. Kaanta, 1
991 VMIC Conference, p.144）によって提案された層間
絶縁膜に埋め込み配線を形成する第２の従来例を説明す
るための工程順断面図である。まず、半導体基板１上
に、配線溝を有するシリコン酸化物３とその中に埋め込
まれた溝埋め込みＡｌ配線２を形成し、その上に酸化シ
リコンからなる層間絶縁膜２３を形成する。続いて、第
１のフォトレジスト膜２４を塗布し、露光と現像を行っ
て、第１のフォトレジスト膜２４に縦接続孔パターン２
４ａを形成する〔図９（ａ）〕。
【０００７】さらに、第２のフォトレジスト膜２６を塗
布し、露光と現像を行って、第２のフォトレジスト膜２
６に配線溝パターン２６ａを形成する〔図９（ｂ）〕。
しかる後、第１および第２のフォトレジスト膜をマスク
として、フッ素系ガスを用いたドライエッチングを行っ
て、層間絶縁膜２３に縦接続孔パターン２３ｃを形成す
る。この時、縦接続孔の底部が層間絶縁膜の中間部に位
置する程度でエッチングを終了する〔図９（ｃ）〕。
布し、露光と現像を行って、第２のフォトレジスト膜２
６に配線溝パターン２６ａを形成する〔図９（ｂ）〕。
しかる後、第１および第２のフォトレジスト膜をマスク
として、フッ素系ガスを用いたドライエッチングを行っ
て、層間絶縁膜２３に縦接続孔パターン２３ｃを形成す
る。この時、縦接続孔の底部が層間絶縁膜の中間部に位
置する程度でエッチングを終了する〔図９（ｃ）〕。
【０００８】次に、エッチングガスをＯ2 ガスに切り替
えて、第２のフォトレジスト膜２６に形成されている配
線溝パターン２６ａを、第１のフォトレジスト膜２４に
転写して、配線溝パターン２４ｂを形成する〔図１０
（ａ）〕。再びエッチングガスをフッ素系に切り替え、
配線溝パターンの転写された第１のフォトレジスト膜２
４をマスクにエッチングを行って、層間絶縁膜２３に配
線溝２３ｂを形成する。この際、層間絶縁膜に予め形成
されている縦接続孔パターン２３ｃも再びエッチングが
進行して、その底部がＡｌ配線２に達する縦接続孔２３
ａが形成される〔図１０（ｂ）〕。
えて、第２のフォトレジスト膜２６に形成されている配
線溝パターン２６ａを、第１のフォトレジスト膜２４に
転写して、配線溝パターン２４ｂを形成する〔図１０
（ａ）〕。再びエッチングガスをフッ素系に切り替え、
配線溝パターンの転写された第１のフォトレジスト膜２
４をマスクにエッチングを行って、層間絶縁膜２３に配
線溝２３ｂを形成する。この際、層間絶縁膜に予め形成
されている縦接続孔パターン２３ｃも再びエッチングが
進行して、その底部がＡｌ配線２に達する縦接続孔２３
ａが形成される〔図１０（ｂ）〕。
【０００９】Ｏ2 プラズマガスを用いて層間絶縁膜上の
フォトレジスト膜を除去し〔図１０（ｃ）〕、蒸着法あ
るいはスパッタ法により、層間絶縁膜２３に形成された
配線溝と縦接続孔とを埋め込みながらＡｌ等の金属膜２
７を成長させる〔図１１（ａ）〕。最後に、化学機械研
磨法で層間絶縁膜２３上の金属膜２７を選択的に除去し
て、縦接続配線２８と溝埋め込み配線２９とを形成する
〔図１１（ｂ）〕。
フォトレジスト膜を除去し〔図１０（ｃ）〕、蒸着法あ
るいはスパッタ法により、層間絶縁膜２３に形成された
配線溝と縦接続孔とを埋め込みながらＡｌ等の金属膜２
７を成長させる〔図１１（ａ）〕。最後に、化学機械研
磨法で層間絶縁膜２３上の金属膜２７を選択的に除去し
て、縦接続配線２８と溝埋め込み配線２９とを形成する
〔図１１（ｂ）〕。
【００１０】一方、配線間容量の抑制を目的とした多層
配線形成プロセスも提案されている。配線間容量の低減
には、層間絶縁膜の低誘電率化が有効である。第１およ
び第２の従来例で示したように、層間絶縁膜にはプラズ
マＣＶＤ法によるシリコン酸化膜が用いられているが、
その比誘電率（ε）は３．９〜４．５程度である。酸化
膜中にフッ素（Ｆ）を添加することにより、εは３．１
程度まで低減できるが、無機薄膜材料による層間絶縁膜
の誘電率を３．０以下にすることは難しいとされてい
る。
配線形成プロセスも提案されている。配線間容量の低減
には、層間絶縁膜の低誘電率化が有効である。第１およ
び第２の従来例で示したように、層間絶縁膜にはプラズ
マＣＶＤ法によるシリコン酸化膜が用いられているが、
その比誘電率（ε）は３．９〜４．５程度である。酸化
膜中にフッ素（Ｆ）を添加することにより、εは３．１
程度まで低減できるが、無機薄膜材料による層間絶縁膜
の誘電率を３．０以下にすることは難しいとされてい
る。
【００１１】このため、ポリイミド（ε＝２．５〜３．
５）に代表される有機材料が注目されている。図１２な
いし図１３は、特開平２−２３５３５９号公報にて提案
された、低比誘電率材料としてポリイミドを用いた多層
配線形成プロセスを説明するための工程順断面図である
（以下、この例を第３の従来例という）。まず、半導体
基板１上の下地層間絶縁膜２１上に第１のＡｌ配線２２
を形成し、その上にシリコン酸化膜からなる層間絶縁膜
２３を成長させる。さらに、その上にスピンコーティン
グ法によりポリイミド膜３０を成膜する〔図１２
（ａ）〕。ポリイミド膜３０上に第１のフォトレジスト
膜２４を塗付し、これに縦接続孔パターン２４ａを形成
する〔図１２（ｂ）〕。
５）に代表される有機材料が注目されている。図１２な
いし図１３は、特開平２−２３５３５９号公報にて提案
された、低比誘電率材料としてポリイミドを用いた多層
配線形成プロセスを説明するための工程順断面図である
（以下、この例を第３の従来例という）。まず、半導体
基板１上の下地層間絶縁膜２１上に第１のＡｌ配線２２
を形成し、その上にシリコン酸化膜からなる層間絶縁膜
２３を成長させる。さらに、その上にスピンコーティン
グ法によりポリイミド膜３０を成膜する〔図１２
（ａ）〕。ポリイミド膜３０上に第１のフォトレジスト
膜２４を塗付し、これに縦接続孔パターン２４ａを形成
する〔図１２（ｂ）〕。
【００１２】その後、Ｏ2 を反応ガスとするドライエッ
チングにより、ポリイミド膜３０に縦接続孔３０ａを形
成する〔図１２（ｃ）〕。この際、ポリイミド膜３０上
のフォトレジストは灰化除去される。ポリイミド膜３０
のエッチングにＯ2 プラズマガスを用いているため、ポ
リイミド下の無機の層間絶縁膜２３が現れると、エッチ
ングは停止する。次に、エッチングガスをＣＦ4 に切り
替えて、無機層間絶縁膜をも貫通する縦接続孔３０ｂを
形成する〔図１３（ａ）〕。
チングにより、ポリイミド膜３０に縦接続孔３０ａを形
成する〔図１２（ｃ）〕。この際、ポリイミド膜３０上
のフォトレジストは灰化除去される。ポリイミド膜３０
のエッチングにＯ2 プラズマガスを用いているため、ポ
リイミド下の無機の層間絶縁膜２３が現れると、エッチ
ングは停止する。次に、エッチングガスをＣＦ4 に切り
替えて、無機層間絶縁膜をも貫通する縦接続孔３０ｂを
形成する〔図１３（ａ）〕。
【００１３】Ａｌ膜を成膜し、配線パターン形状の第２
のフォトレジスト膜２６を形成した後、これをマスクと
した、Ｃｌ2 ガスを用いたドライエッチングにより第２
のＡｌ配線２５を形成する〔図１３（ｂ）〕。最後に、
Ｏ2 プラズマガスで第２のフォトレジスト膜２６を灰化
除去する〔図１３（ｃ）〕。
のフォトレジスト膜２６を形成した後、これをマスクと
した、Ｃｌ2 ガスを用いたドライエッチングにより第２
のＡｌ配線２５を形成する〔図１３（ｂ）〕。最後に、
Ｏ2 プラズマガスで第２のフォトレジスト膜２６を灰化
除去する〔図１３（ｃ）〕。
【００１４】
【発明が解決しようとする課題】しかしながら、第１、
第２および第３の従来例には、それぞれ以下に述べる課
題がある。まず、第１の従来例の方法は、多層配線形成
のプロセスステップ数が多い。少なくとも２回のフォト
リソグラフィ工程（縦接続孔パターンと第２の配線パタ
ーン）、２回の金属膜成長工程（タングステンとアルミ
ニウム）、２回のドライエッチング工程（縦接続孔形成
と第２のＡｌ配線形成）と、１回のＣＭＰ工程（層間絶
縁膜の平坦化）を必要としている。このため、多層配線
形成のプロセスがコスト高となってしまう。
第２および第３の従来例には、それぞれ以下に述べる課
題がある。まず、第１の従来例の方法は、多層配線形成
のプロセスステップ数が多い。少なくとも２回のフォト
リソグラフィ工程（縦接続孔パターンと第２の配線パタ
ーン）、２回の金属膜成長工程（タングステンとアルミ
ニウム）、２回のドライエッチング工程（縦接続孔形成
と第２のＡｌ配線形成）と、１回のＣＭＰ工程（層間絶
縁膜の平坦化）を必要としている。このため、多層配線
形成のプロセスがコスト高となってしまう。
【００１５】第２の従来例では、配線溝と縦接続孔に一
括して金属膜を形成することで、金属膜成膜工程が１回
となりプロセスステップ数が低減している。ところで、
第２の従来例の場合、第１のフォトレジスト膜に縦接続
孔パターンを形成した後、第２のフォトレジスト膜を塗
布し、露光・現像により第２のフォトレジスト膜に配線
溝パターンを形成している。このとき、第１のフォトレ
ジスト膜には縦接続孔パターンの段差があるため、第２
のフォトレジスト膜が局所的に厚くなってしまう。
括して金属膜を形成することで、金属膜成膜工程が１回
となりプロセスステップ数が低減している。ところで、
第２の従来例の場合、第１のフォトレジスト膜に縦接続
孔パターンを形成した後、第２のフォトレジスト膜を塗
布し、露光・現像により第２のフォトレジスト膜に配線
溝パターンを形成している。このとき、第１のフォトレ
ジスト膜には縦接続孔パターンの段差があるため、第２
のフォトレジスト膜が局所的に厚くなってしまう。
【００１６】第２のフォトレジスト膜に配線溝パターン
を形成する際、この局所的に厚くなった領域の第２のフ
ォトレジスト膜に対して十分な露光を行う必要がある
が、縦接続孔パターン形成領域以外の第２のフォトレジ
スト膜の露光量が過剰となり、配線溝パターン幅が増大
してしまう。特に、パターンが密集している領域では、
隣接するフォトレジスト膜パターンと重なり合い、一つ
のパターンになってしまうという問題が起こる。
を形成する際、この局所的に厚くなった領域の第２のフ
ォトレジスト膜に対して十分な露光を行う必要がある
が、縦接続孔パターン形成領域以外の第２のフォトレジ
スト膜の露光量が過剰となり、配線溝パターン幅が増大
してしまう。特に、パターンが密集している領域では、
隣接するフォトレジスト膜パターンと重なり合い、一つ
のパターンになってしまうという問題が起こる。
【００１７】また、第２の従来例では、第１のフォトレ
ジスト膜からなる縦接続孔パターンと第２のフォトレジ
スト膜からなる配線溝パターンを、ドライエッチングに
より層間絶縁膜に転写しているが、層間絶縁膜にシリコ
ン酸化膜を用いているためエッチングガスの切り替え回
数が多いといった欠点もある。ここでは、まずＣｌ系ガ
スで第１のフォトレジスト膜の縦接続孔パターンを層間
絶縁膜に転写する。
ジスト膜からなる縦接続孔パターンと第２のフォトレジ
スト膜からなる配線溝パターンを、ドライエッチングに
より層間絶縁膜に転写しているが、層間絶縁膜にシリコ
ン酸化膜を用いているためエッチングガスの切り替え回
数が多いといった欠点もある。ここでは、まずＣｌ系ガ
スで第１のフォトレジスト膜の縦接続孔パターンを層間
絶縁膜に転写する。
【００１８】次に、Ｏ2 プラズマガスで第２のフォトレ
ジスト膜の配線溝パターンを第１のフォトレジスト膜パ
ターンに転写し、Ｃｌ系ガスに再び切り替えて第１のフ
ォトレジスト膜に転写された配線溝パターンをマスクと
して層間絶縁膜に配線溝パターンを転写し、最後に再び
Ｏ2 プラズマガスで第１のフォトレジスト膜パターンを
除去している。すなわち、Ｃｌ系→Ｏ2 系→Ｃｌ系→Ｏ
2 系のエッチングガス切り替えが必要となっており、工
程が煩雑でまた時間も多くかかる。また、第１および第
２の従来例では、層間絶縁膜を無機材料を用いて形成し
ていたため、寄生容量を小さくすることはできず、回路
ブロック間のグローバルな配線を形成するのには不向き
であった。
ジスト膜の配線溝パターンを第１のフォトレジスト膜パ
ターンに転写し、Ｃｌ系ガスに再び切り替えて第１のフ
ォトレジスト膜に転写された配線溝パターンをマスクと
して層間絶縁膜に配線溝パターンを転写し、最後に再び
Ｏ2 プラズマガスで第１のフォトレジスト膜パターンを
除去している。すなわち、Ｃｌ系→Ｏ2 系→Ｃｌ系→Ｏ
2 系のエッチングガス切り替えが必要となっており、工
程が煩雑でまた時間も多くかかる。また、第１および第
２の従来例では、層間絶縁膜を無機材料を用いて形成し
ていたため、寄生容量を小さくすることはできず、回路
ブロック間のグローバルな配線を形成するのには不向き
であった。
【００１９】また、第３の従来例では、層間絶縁膜を低
誘電率有機材料であるポリイミドとシリコン酸化膜から
成る積層絶縁膜により形成し、第１のフォトレジスト膜
に形成した縦接続孔パターンのみを積層絶縁膜に転写し
ている。その後、Ａｌを成膜し、これを第２のフォトレ
ジストによりドライエッチングして配線パターンを形成
しているが、Ａｌのドライエッチングに使用した第２の
フォトレジスト膜の除去時には、Ｏ2 プラズマガスある
いはレジスト剥離液により、ポリイミドも一部除去さ
れ、膜減りとなる欠点があった〔図１３（ｃ）参照〕。
すなわち、有機層間絶縁膜上にＡｌ配線パターンを形成
した場合には、信頼性の高いデバイスを得ることは困難
である。
誘電率有機材料であるポリイミドとシリコン酸化膜から
成る積層絶縁膜により形成し、第１のフォトレジスト膜
に形成した縦接続孔パターンのみを積層絶縁膜に転写し
ている。その後、Ａｌを成膜し、これを第２のフォトレ
ジストによりドライエッチングして配線パターンを形成
しているが、Ａｌのドライエッチングに使用した第２の
フォトレジスト膜の除去時には、Ｏ2 プラズマガスある
いはレジスト剥離液により、ポリイミドも一部除去さ
れ、膜減りとなる欠点があった〔図１３（ｃ）参照〕。
すなわち、有機層間絶縁膜上にＡｌ配線パターンを形成
した場合には、信頼性の高いデバイスを得ることは困難
である。
【００２０】本発明は、上述した従来例の問題点に鑑み
てなされたものであって、その目的は、第１に、異なる
パターンを有する２層構造感光性樹脂膜を形成する際
に、上層感光性樹脂膜のパターン形成時に下層感光性樹
脂膜のパターンの影響を無くした半導体装置の構造とそ
の製造方法を提供することである。第２に、有機絶縁膜
への配線形成においてフォトリソグラフィやドライエッ
チングの工程を可能なかぎり低減することができる半導
体装置の構造およびその製造方法を提供することであ
る。第３に、大規模集積回路において高密度な局所配線
と低容量の長距離配線層からなる配線層構造とそれに適
した製造方法を提供することである。
てなされたものであって、その目的は、第１に、異なる
パターンを有する２層構造感光性樹脂膜を形成する際
に、上層感光性樹脂膜のパターン形成時に下層感光性樹
脂膜のパターンの影響を無くした半導体装置の構造とそ
の製造方法を提供することである。第２に、有機絶縁膜
への配線形成においてフォトリソグラフィやドライエッ
チングの工程を可能なかぎり低減することができる半導
体装置の構造およびその製造方法を提供することであ
る。第３に、大規模集積回路において高密度な局所配線
と低容量の長距離配線層からなる配線層構造とそれに適
した製造方法を提供することである。
【００２１】
【課題を解決するための手段】上記の目的を達成するた
めの本発明による半導体装置は、半導体基板上に、 （１）単層膜からなる樹脂層間絶縁膜と、 （２）該樹脂層間絶縁膜内を底部とする第１の開口部お
よび該第１の開口部の底部より該樹脂層間絶縁膜の残り
の部分を貫通して形成された第２の開口部の内部を一括
して埋め込む銅を主体とする導電材料よりなる導電体膜
と、を有する配線プラグ構造を複数層有し、該複数の配
線プラグ構造間にはシリコン窒化膜が形成され、下層配
線プラグ構造の導電体膜と上層配線プラグ構造の導電体
膜とは前記シリコン窒化膜に形成された開口内に埋め込
まれた銅を主体とする導電材料よりなる導電体膜によっ
て接続されていることを特徴とするものである。
めの本発明による半導体装置は、半導体基板上に、 （１）単層膜からなる樹脂層間絶縁膜と、 （２）該樹脂層間絶縁膜内を底部とする第１の開口部お
よび該第１の開口部の底部より該樹脂層間絶縁膜の残り
の部分を貫通して形成された第２の開口部の内部を一括
して埋め込む銅を主体とする導電材料よりなる導電体膜
と、を有する配線プラグ構造を複数層有し、該複数の配
線プラグ構造間にはシリコン窒化膜が形成され、下層配
線プラグ構造の導電体膜と上層配線プラグ構造の導電体
膜とは前記シリコン窒化膜に形成された開口内に埋め込
まれた銅を主体とする導電材料よりなる導電体膜によっ
て接続されていることを特徴とするものである。
【００２２】
【００２３】
【００２４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。本発明は、感光性樹脂膜の
感光特性の違いを利用する。図１は、本発明に用いる第
１および第２の感光性樹脂膜の感光特性を模式的に示し
たものである。第２の感光性樹脂膜の材料は、第１の感
光性樹脂膜の材料に比較して、相対的に高感度であるも
のを選択する。このように、感光特性の異なる２種類の
材料を用いると、第１の感光性樹脂膜は感光されない
が、第２の感光性樹脂膜は十分に感光する露光量条件範
囲が存在する。
て図面を参照して説明する。本発明は、感光性樹脂膜の
感光特性の違いを利用する。図１は、本発明に用いる第
１および第２の感光性樹脂膜の感光特性を模式的に示し
たものである。第２の感光性樹脂膜の材料は、第１の感
光性樹脂膜の材料に比較して、相対的に高感度であるも
のを選択する。このように、感光特性の異なる２種類の
材料を用いると、第１の感光性樹脂膜は感光されない
が、第２の感光性樹脂膜は十分に感光する露光量条件範
囲が存在する。
【００２５】本発明においては、まず、第１の感光性樹
脂膜を塗付し、これを露光して潜像を形成する。そし
て、現像を行うことなくその上に第２の感光性樹脂膜を
形成し上記の露光量条件範囲において露光を行う。これ
により第２の感光性樹脂膜のみを感光させることができ
る。その後、第１および第２の感光性樹脂膜を同時に現
像する。この手段を採ることにより、以下の効果を得る
ことができる。 第２の感光性樹脂膜の塗付時および露光時には、第
１の感光性樹脂膜は未現像状態であるため、その表面は
平坦であり第２の感光性樹脂膜を均一の膜厚に形成する
ことができる。その結果、第２の感光性樹脂膜の露光が
容易になり、露光量の過・不足を防止することができ
る。 １回の現像処理により、第１および第２の感光性樹
脂膜の現像を行うことができるため、工数を短縮するこ
とができる。
脂膜を塗付し、これを露光して潜像を形成する。そし
て、現像を行うことなくその上に第２の感光性樹脂膜を
形成し上記の露光量条件範囲において露光を行う。これ
により第２の感光性樹脂膜のみを感光させることができ
る。その後、第１および第２の感光性樹脂膜を同時に現
像する。この手段を採ることにより、以下の効果を得る
ことができる。 第２の感光性樹脂膜の塗付時および露光時には、第
１の感光性樹脂膜は未現像状態であるため、その表面は
平坦であり第２の感光性樹脂膜を均一の膜厚に形成する
ことができる。その結果、第２の感光性樹脂膜の露光が
容易になり、露光量の過・不足を防止することができ
る。 １回の現像処理により、第１および第２の感光性樹
脂膜の現像を行うことができるため、工数を短縮するこ
とができる。
【００２６】図２は、本発明の実施の形態を説明するた
めの工程順断面図である。シリコンからなる半導体基板
１００上に、直接あるいは他の層間絶縁膜を介して層間
絶縁膜２００を形成する。この層間絶縁膜にはすでに埋
め込み型の配線が形成されている場合と、これから形成
する場合とがある。これから埋め込み配線を形成する場
合には、有機材料の層間絶縁膜が用いられる。層間絶縁
膜２００上に、第１の感光性樹脂膜３００を形成し、マ
スクを介して露光を行い第１の開口パターン露光領域３
００ａを形成する〔図２（ａ）〕。
めの工程順断面図である。シリコンからなる半導体基板
１００上に、直接あるいは他の層間絶縁膜を介して層間
絶縁膜２００を形成する。この層間絶縁膜にはすでに埋
め込み型の配線が形成されている場合と、これから形成
する場合とがある。これから埋め込み配線を形成する場
合には、有機材料の層間絶縁膜が用いられる。層間絶縁
膜２００上に、第１の感光性樹脂膜３００を形成し、マ
スクを介して露光を行い第１の開口パターン露光領域３
００ａを形成する〔図２（ａ）〕。
【００２７】第１の感光性樹脂膜３００を現像すること
なく、その上に第２の感光性樹脂膜４００を塗付する。
この第２の感光性樹脂膜の材料には第１の感光性樹脂膜
より高感度のものが用いられる〔図２（ｂ）〕。次に、
第２の感光性樹脂膜用のマスクを介して露光を行い、第
２の感光性樹脂膜４００に第２の開口パターン露光領域
４００ａを形成する〔図２（ｃ）〕。このときの露光光
の強度および時間は第１の感光性樹脂膜が感光すること
がないように設定される。
なく、その上に第２の感光性樹脂膜４００を塗付する。
この第２の感光性樹脂膜の材料には第１の感光性樹脂膜
より高感度のものが用いられる〔図２（ｂ）〕。次に、
第２の感光性樹脂膜用のマスクを介して露光を行い、第
２の感光性樹脂膜４００に第２の開口パターン露光領域
４００ａを形成する〔図２（ｃ）〕。このときの露光光
の強度および時間は第１の感光性樹脂膜が感光すること
がないように設定される。
【００２８】次に、現像を行って第１の開口パターン３
００ｂおよび第２の開口パターン４００ｂを同時に形成
する〔図２（ｄ）〕。ここで、第１の開口パターンは縦
接続孔パターンとなるものであり、第２の開口パターン
は配線溝パターンとなるものである。
００ｂおよび第２の開口パターン４００ｂを同時に形成
する〔図２（ｄ）〕。ここで、第１の開口パターンは縦
接続孔パターンとなるものであり、第２の開口パターン
は配線溝パターンとなるものである。
【００２９】第１および第２の感光性樹脂膜はこのまま
層間絶縁膜として用いることができる。層間絶縁膜とし
て用いるのであれば、第１および第２の開口パターン内
に導電性材料を埋め込んで縦接続配線および溝埋め込み
配線を形成する。また、第１および第２の感光性樹脂膜
を下層の層間絶縁膜２００に開口パターンを転写するた
めの用途に用いることができる。その場合には、図２
（ｄ）の状態からドライエッチングを行い、第１および
第２の感光性樹脂膜を除去しつつそのパターンを層間絶
縁膜２００に転写する。しかる後、層間絶縁膜２００に
形成された開口内に導電性材料を埋め込み、縦接続配線
および溝埋め込み配線を形成する。
層間絶縁膜として用いることができる。層間絶縁膜とし
て用いるのであれば、第１および第２の開口パターン内
に導電性材料を埋め込んで縦接続配線および溝埋め込み
配線を形成する。また、第１および第２の感光性樹脂膜
を下層の層間絶縁膜２００に開口パターンを転写するた
めの用途に用いることができる。その場合には、図２
（ｄ）の状態からドライエッチングを行い、第１および
第２の感光性樹脂膜を除去しつつそのパターンを層間絶
縁膜２００に転写する。しかる後、層間絶縁膜２００に
形成された開口内に導電性材料を埋め込み、縦接続配線
および溝埋め込み配線を形成する。
【００３０】以上の手段により、少ない工数により低容
量で信頼性の高い溝埋め込み型配線を形成することがで
きる。したがって、本発明により長距離配線に適した低
寄生容量の配線構造を提供することができる。
量で信頼性の高い溝埋め込み型配線を形成することがで
きる。したがって、本発明により長距離配線に適した低
寄生容量の配線構造を提供することができる。
【００３１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図３は、本発明の第１の実施例を説明
するための工程断面図である。本実施例においては、感
光特性の異なる２種類の感光性ポリイミドを層間絶縁膜
として用いて多層配線を形成している。半導体基板１上
に形成されたシリコン酸化膜３とその中に埋め込まれた
溝埋め込みＡｌ配線２との上に、第１の感光性ポリイミ
ド膜４を塗布し、露光を行って、縦接続孔パターン露光
領域４ａを形成する〔図３（ａ）〕。次に、第１の感光
性ポリイミド膜の材料よりも高感度の感光性ポリイミド
を塗付して第２の感光性ポリイミド膜５を形成する〔図
３（ｂ）〕。次いで、露光を行って第２の感光性ポリイ
ミド膜５に配線溝パターン露光領域５ａを形成する〔図
３（ｃ）〕。このとき、下層の第１の感光性ポリイミド
膜が感光しない程度の露光量とすることが肝要である。
て説明する。 ［第１の実施例］図３は、本発明の第１の実施例を説明
するための工程断面図である。本実施例においては、感
光特性の異なる２種類の感光性ポリイミドを層間絶縁膜
として用いて多層配線を形成している。半導体基板１上
に形成されたシリコン酸化膜３とその中に埋め込まれた
溝埋め込みＡｌ配線２との上に、第１の感光性ポリイミ
ド膜４を塗布し、露光を行って、縦接続孔パターン露光
領域４ａを形成する〔図３（ａ）〕。次に、第１の感光
性ポリイミド膜の材料よりも高感度の感光性ポリイミド
を塗付して第２の感光性ポリイミド膜５を形成する〔図
３（ｂ）〕。次いで、露光を行って第２の感光性ポリイ
ミド膜５に配線溝パターン露光領域５ａを形成する〔図
３（ｃ）〕。このとき、下層の第１の感光性ポリイミド
膜が感光しない程度の露光量とすることが肝要である。
【００３２】しかる後、現像液に浸すことにより、第１
の感光性ポリイミド膜中の露光領域４ａと、第２の感光
性ポリイミド膜中の露光領域５ａとを同時に溶解させ
る。この時、第１の感光性ポリイミド膜の露光領域上に
第２の感光性ポリイミド膜の露光領域がない場合、第１
の感光性ポリイミド膜のこの露光領域には現像液がかか
らないため、未現像領域４ｃとして残される。このよう
にして、第２の感光性ポリイミド膜に形成された配線溝
５ｂの直下に、第１の感光性ポリイミド膜の縦接続孔４
ｂが形成される〔図３（ｄ）〕。
の感光性ポリイミド膜中の露光領域４ａと、第２の感光
性ポリイミド膜中の露光領域５ａとを同時に溶解させ
る。この時、第１の感光性ポリイミド膜の露光領域上に
第２の感光性ポリイミド膜の露光領域がない場合、第１
の感光性ポリイミド膜のこの露光領域には現像液がかか
らないため、未現像領域４ｃとして残される。このよう
にして、第２の感光性ポリイミド膜に形成された配線溝
５ｂの直下に、第１の感光性ポリイミド膜の縦接続孔４
ｂが形成される〔図３（ｄ）〕。
【００３３】さらに、この配線溝５ｂと縦接続孔４ｂと
を埋め込みながら、ＣＶＤ法によりバリア層としてのＴ
ｉＮ層（図示せず）と同じくＣＶＤ法により導電性膜と
してＡｌを成長させる。化学機械研磨（ＣＭＰ：Chemic
al Mechnical Polishing）法で、第２の感光性ポリイミ
ド膜上のＴｉＮ／Ａｌ膜を除去することにより、溝埋め
込みＡｌ配線７と、これを下層の溝埋め込みＡｌ配線２
と接続するための縦接続配線６とが、感光特性の異なる
積層ポリイミド膜中に形成される〔図３（ｅ）〕。
を埋め込みながら、ＣＶＤ法によりバリア層としてのＴ
ｉＮ層（図示せず）と同じくＣＶＤ法により導電性膜と
してＡｌを成長させる。化学機械研磨（ＣＭＰ：Chemic
al Mechnical Polishing）法で、第２の感光性ポリイミ
ド膜上のＴｉＮ／Ａｌ膜を除去することにより、溝埋め
込みＡｌ配線７と、これを下層の溝埋め込みＡｌ配線２
と接続するための縦接続配線６とが、感光特性の異なる
積層ポリイミド膜中に形成される〔図３（ｅ）〕。
【００３４】［第２の実施例］次に、低誘電率有機材料
膜としてベンゾシクロブテン（ＢＣＢ：benzocyclobute
ne）を用いる第２の実施例について説明する。ベンゾシ
クロブテンの比誘電率は２．７であり、またベンゾシク
ロブテン中への銅の拡散がないことから、銅配線のため
の低誘電率有機絶縁膜として用いることができる。ベン
ゾシクロブテンのパターニングにはエッチングマスク層
が必要である。第２の実施例では、マスク層として感光
特性の異なるポジ型フォトレジストを用いる。
膜としてベンゾシクロブテン（ＢＣＢ：benzocyclobute
ne）を用いる第２の実施例について説明する。ベンゾシ
クロブテンの比誘電率は２．７であり、またベンゾシク
ロブテン中への銅の拡散がないことから、銅配線のため
の低誘電率有機絶縁膜として用いることができる。ベン
ゾシクロブテンのパターニングにはエッチングマスク層
が必要である。第２の実施例では、マスク層として感光
特性の異なるポジ型フォトレジストを用いる。
【００３５】図４乃至図５は、第２の実施例を説明する
ための工程順断面図である。ここでは、第１のフォトレ
ジスト膜を形成する材料として、染料を添加して感度を
低下させたポジ型フォトレジストを用い、第２のフォト
レジスト膜を形成する材料としては、染料無添加の高感
度のポジ型フォトレジストを用いる。第１のフォトレジ
スト膜は７００〜８００ｍｓｅｃの露光時間で感光し、
一方、第２のフォトレジスト膜は１５０〜２００ｍｓｅ
ｃの露光時間で感光する。すなわち、第２のフォトジレ
スト膜の露光の際に、第１のフォトレジスト膜が感光し
てしまうことはない。
ための工程順断面図である。ここでは、第１のフォトレ
ジスト膜を形成する材料として、染料を添加して感度を
低下させたポジ型フォトレジストを用い、第２のフォト
レジスト膜を形成する材料としては、染料無添加の高感
度のポジ型フォトレジストを用いる。第１のフォトレジ
スト膜は７００〜８００ｍｓｅｃの露光時間で感光し、
一方、第２のフォトレジスト膜は１５０〜２００ｍｓｅ
ｃの露光時間で感光する。すなわち、第２のフォトジレ
スト膜の露光の際に、第１のフォトレジスト膜が感光し
てしまうことはない。
【００３６】まず、半導体基板１上に形成されたシリコ
ン酸化膜３とその中に埋め込まれた溝埋め込みＡｌ配線
２との上に、スピンコーティング法でベンゾシクロブテ
ンを塗布して低誘電率樹脂膜８を形成し、窒素雰囲気中
で２５０〜３００度で加熱処理を行う。ベンゾシクロブ
テンの好ましい膜厚は、２０００〜２００００Å程度で
あるが、ここでは膜厚を１００００Åとしたものとして
説明を進める。次に、５０００Åの第１のフォトレジス
ト膜９を塗布し、露光して縦接続孔パターン露光領域９
ａを形成する〔図４（ａ）〕。露光時間は約７５０ｍｓ
ｅｃである。露光後、１００℃程度でポスト・エクスポ
ージャー・ベークを行ってもよい。
ン酸化膜３とその中に埋め込まれた溝埋め込みＡｌ配線
２との上に、スピンコーティング法でベンゾシクロブテ
ンを塗布して低誘電率樹脂膜８を形成し、窒素雰囲気中
で２５０〜３００度で加熱処理を行う。ベンゾシクロブ
テンの好ましい膜厚は、２０００〜２００００Å程度で
あるが、ここでは膜厚を１００００Åとしたものとして
説明を進める。次に、５０００Åの第１のフォトレジス
ト膜９を塗布し、露光して縦接続孔パターン露光領域９
ａを形成する〔図４（ａ）〕。露光時間は約７５０ｍｓ
ｅｃである。露光後、１００℃程度でポスト・エクスポ
ージャー・ベークを行ってもよい。
【００３７】その上に高感度のフォトレジストを塗布し
て膜厚５０００Åの第２のフォトレジスト膜１０を形成
し、露光して配線溝パターン１０ａを形成する〔図４
（ｂ）〕。第２のフォトレジスト膜１０の露光時間は約
１５０ｍｓｅｃであり、下地に位置する第１のフォトレ
ジスト膜９の感度は十分に低いためこの露光時に感光し
てしまうことはない。仮に、第１のフォトレジスト膜９
が感光するにしても、第１のフォトレジスト膜の極表面
層に限られる。ここでも、露光後、１００℃程度でポス
ト・エクスポージャー・ベークを行ってもよい。次に、
現像液を塗布することにより、第２のフォトレジスト膜
１０には配線溝パターン１０ｂが、また第１のフォトレ
ジスト膜９には縦接続孔パターン９ｂが形成される〔図
４（ｃ）〕。
て膜厚５０００Åの第２のフォトレジスト膜１０を形成
し、露光して配線溝パターン１０ａを形成する〔図４
（ｂ）〕。第２のフォトレジスト膜１０の露光時間は約
１５０ｍｓｅｃであり、下地に位置する第１のフォトレ
ジスト膜９の感度は十分に低いためこの露光時に感光し
てしまうことはない。仮に、第１のフォトレジスト膜９
が感光するにしても、第１のフォトレジスト膜の極表面
層に限られる。ここでも、露光後、１００℃程度でポス
ト・エクスポージャー・ベークを行ってもよい。次に、
現像液を塗布することにより、第２のフォトレジスト膜
１０には配線溝パターン１０ｂが、また第１のフォトレ
ジスト膜９には縦接続孔パターン９ｂが形成される〔図
４（ｃ）〕。
【００３８】この時、第１のフォトレジスト膜９の露光
領域上に第２のフォトレジスト膜１０の露光領域がない
場合、下地に位置する第１のフォトレジスト膜に現像液
がかからないため、現像は進行しない。このようにし
て、第２のフォトレジスト膜１０の配線溝パターン１０
ｂの直下のみに、第１のフォトレジスト膜の縦接続孔パ
ターン９ｂが形成される。
領域上に第２のフォトレジスト膜１０の露光領域がない
場合、下地に位置する第１のフォトレジスト膜に現像液
がかからないため、現像は進行しない。このようにし
て、第２のフォトレジスト膜１０の配線溝パターン１０
ｂの直下のみに、第１のフォトレジスト膜の縦接続孔パ
ターン９ｂが形成される。
【００３９】しかる後、Ｏ2 −ＣＨＦ3 −Ａｒの混合ガ
スを用いて、ベンゾシクロブテンと第１および第２のフ
ォトレジスト膜の各エッチング速度が等しくなる条件
で、ドライエッチングを行う。このエッチング工程にお
いて、第１のフォトレジスト膜に形成された縦接続孔パ
ターン９ｂと第２のフォトレジスト膜に形成された配線
溝パターン１０ｂとが、ベンゾシクロブテン膜に縦接続
孔８ａおよび配線溝８ｂとして転写されると同時に、ベ
ンゾシクロブテン膜上の第１および第２のフォトレジス
ト膜が除去される〔図５（ａ）〕。
スを用いて、ベンゾシクロブテンと第１および第２のフ
ォトレジスト膜の各エッチング速度が等しくなる条件
で、ドライエッチングを行う。このエッチング工程にお
いて、第１のフォトレジスト膜に形成された縦接続孔パ
ターン９ｂと第２のフォトレジスト膜に形成された配線
溝パターン１０ｂとが、ベンゾシクロブテン膜に縦接続
孔８ａおよび配線溝８ｂとして転写されると同時に、ベ
ンゾシクロブテン膜上の第１および第２のフォトレジス
ト膜が除去される〔図５（ａ）〕。
【００４０】次に、ＣＶＤ法により、ベンゾシクロブテ
ン膜に転写された縦接続孔８ａと配線溝８ｂとを埋め込
みながら、ＣＶＤ−Ｃｕ膜１１を成長させる〔図５
（ｂ）〕。最後に、シリカ砥粒を用いた化学機械研磨法
により、ベンゾシクロブテン上のＣｕ膜を除去する。こ
れにより、溝埋め込みＣｕ配線１３と、これを下層の溝
埋め込みＡｌ配線２と接続するための縦接続配線１２と
を低誘電率樹脂膜８内に形成することができる〔図５
（ｃ）〕。
ン膜に転写された縦接続孔８ａと配線溝８ｂとを埋め込
みながら、ＣＶＤ−Ｃｕ膜１１を成長させる〔図５
（ｂ）〕。最後に、シリカ砥粒を用いた化学機械研磨法
により、ベンゾシクロブテン上のＣｕ膜を除去する。こ
れにより、溝埋め込みＣｕ配線１３と、これを下層の溝
埋め込みＡｌ配線２と接続するための縦接続配線１２と
を低誘電率樹脂膜８内に形成することができる〔図５
（ｃ）〕。
【００４１】ここでは、感光特性の異なる２種類のポジ
型フォトレジスト膜を用いた場合について説明したが、
感光特性の異なる２種類のネガ型フォトレジスト膜を用
いることもできる。また、第１のフォトレジスト膜の露
光後にベークして、感光剤を揮発させて露光感度を低下
させ、その後に第２のフォトレジスト膜を塗布するよう
にしても同様な結果が得られる。また、ここでは、ベン
ゾシクロブテン上にＣＶＤ−Ｃｕ膜を直接成長させる場
合について説明したが、下地に下層のＡｌ配線層との反
応を防止するための１００〜３００Å程度の膜厚のＴｉ
Ｎ膜などのバリア層を形成してもよい。
型フォトレジスト膜を用いた場合について説明したが、
感光特性の異なる２種類のネガ型フォトレジスト膜を用
いることもできる。また、第１のフォトレジスト膜の露
光後にベークして、感光剤を揮発させて露光感度を低下
させ、その後に第２のフォトレジスト膜を塗布するよう
にしても同様な結果が得られる。また、ここでは、ベン
ゾシクロブテン上にＣＶＤ−Ｃｕ膜を直接成長させる場
合について説明したが、下地に下層のＡｌ配線層との反
応を防止するための１００〜３００Å程度の膜厚のＴｉ
Ｎ膜などのバリア層を形成してもよい。
【００４２】［第３の実施例］第２の実施例では、溝埋
め込みＡｌ配線上にベンゾシクロブテン膜を形成してい
たが、第３の実施例では、Ａｌ薄膜をドライエッチング
して形成するＡｌ配線上にベンゾシクロブテン膜を形成
する。図６は、第３の実施例を説明するための工程順断
面図である。ドライエッチング法で形成した下地Ａｌ配
線１４上に、ＣＶＤ法でシリコン酸化膜３を成長させ
る。化学機械研磨法でシリコン酸化膜を平坦化した後、
スピンコーティング法でベンゾシクロブテンを塗布して
低誘電率樹脂膜８を形成する。
め込みＡｌ配線上にベンゾシクロブテン膜を形成してい
たが、第３の実施例では、Ａｌ薄膜をドライエッチング
して形成するＡｌ配線上にベンゾシクロブテン膜を形成
する。図６は、第３の実施例を説明するための工程順断
面図である。ドライエッチング法で形成した下地Ａｌ配
線１４上に、ＣＶＤ法でシリコン酸化膜３を成長させ
る。化学機械研磨法でシリコン酸化膜を平坦化した後、
スピンコーティング法でベンゾシクロブテンを塗布して
低誘電率樹脂膜８を形成する。
【００４３】ベンゾシクロブテン膜上に低感度の第１の
フォトレジスト膜９を形成し、これを露光して縦接続孔
パターン露光領域９ａを形成する〔図６（ａ）〕。高感
度の第２のフォトレジスト膜１０を塗布し、露光して配
線溝パターン露光領域１０ａを形成する〔図６
（ｂ）〕。縦接続孔パターンおよび配線溝パターンの露
光領域を同時に現像し、Ａｒ−Ｏ2 系ガスでエッチバッ
クすることにより第１および第２のフォトレジスト膜に
形成された縦接続孔パターンと配線溝パターンを、ベン
ゾシクロブテン膜に縦接続孔８ａ、配線溝８ｂと転写
し、さらにＡｒ−ＣＦ4 系ガスでエッチングを行ってシ
リコン酸化膜３に縦接続孔３ａを形成する〔図６
（ｃ）〕。ＣＶＤ法でＣｕ膜を成膜し、化学機械研磨法
でベンゾシクロブテン上のＣｕ膜を除去することによ
り、下地Ａｌ配線１４と縦接続配線１２により接続され
た溝埋め込みＣｕ配線１３を得ることができる〔図６
（ｄ）〕。
フォトレジスト膜９を形成し、これを露光して縦接続孔
パターン露光領域９ａを形成する〔図６（ａ）〕。高感
度の第２のフォトレジスト膜１０を塗布し、露光して配
線溝パターン露光領域１０ａを形成する〔図６
（ｂ）〕。縦接続孔パターンおよび配線溝パターンの露
光領域を同時に現像し、Ａｒ−Ｏ2 系ガスでエッチバッ
クすることにより第１および第２のフォトレジスト膜に
形成された縦接続孔パターンと配線溝パターンを、ベン
ゾシクロブテン膜に縦接続孔８ａ、配線溝８ｂと転写
し、さらにＡｒ−ＣＦ4 系ガスでエッチングを行ってシ
リコン酸化膜３に縦接続孔３ａを形成する〔図６
（ｃ）〕。ＣＶＤ法でＣｕ膜を成膜し、化学機械研磨法
でベンゾシクロブテン上のＣｕ膜を除去することによ
り、下地Ａｌ配線１４と縦接続配線１２により接続され
た溝埋め込みＣｕ配線１３を得ることができる〔図６
（ｄ）〕。
【００４４】［第４の実施例］図７は、第４の実施例を
説明するための断面図である。シリコン基板上の微細な
半導体素子、例えばＭＯＳＦＥＴを有する大規模半導体
集積回路（ＬＳＩ）では、複数のＭＯＳＦＥＴを接続し
て小規模ＣＭＯＳ回路ブロックを形成するための局所配
線（以下、ローカル配線という）と、このようなＣＭＯ
Ｓ回路ブロック間を接続する長距離配線（以下、グロー
バル配線という）とが必要となる。微細なＭＯＳＦＥＴ
を接続するローカル配線は狭ピッチ化が最優先課題であ
る。
説明するための断面図である。シリコン基板上の微細な
半導体素子、例えばＭＯＳＦＥＴを有する大規模半導体
集積回路（ＬＳＩ）では、複数のＭＯＳＦＥＴを接続し
て小規模ＣＭＯＳ回路ブロックを形成するための局所配
線（以下、ローカル配線という）と、このようなＣＭＯ
Ｓ回路ブロック間を接続する長距離配線（以下、グロー
バル配線という）とが必要となる。微細なＭＯＳＦＥＴ
を接続するローカル配線は狭ピッチ化が最優先課題であ
る。
【００４５】一方、ローカル配線層上に形成されるグロ
ーバル配線はチップ面積の増大により長くなり、ＣＲ遅
延の低減が最優先課題となっている。従って、第４の実
施例では、ローカル配線にはシリコン酸化膜に形成され
た配線溝にＡｌを埋め込んだ第１および第２の埋め込み
Ａｌ配線を配置し、またグローバル配線には、ベンゾシ
クロブテンに形成された配線溝にＣｕを埋め込んだ第１
および第２の埋め込みＣｕ配線を配置する。
ーバル配線はチップ面積の増大により長くなり、ＣＲ遅
延の低減が最優先課題となっている。従って、第４の実
施例では、ローカル配線にはシリコン酸化膜に形成され
た配線溝にＡｌを埋め込んだ第１および第２の埋め込み
Ａｌ配線を配置し、またグローバル配線には、ベンゾシ
クロブテンに形成された配線溝にＣｕを埋め込んだ第１
および第２の埋め込みＣｕ配線を配置する。
【００４６】この実施例の半導体装置を作製するには、
まず、半導体基板１に形成された素子分離用の深さ３０
００Å〜５０００Åの溝にシリコン酸化膜を埋め込んで
平坦化素子分離膜１５を形成する。具体的には、低圧Ｃ
ＶＤ法により素子分離溝を埋め込みながら、シリコン酸
化膜を成長させ、中性シリカ砥粒を用いた化学機械研磨
法によってシリコン酸化膜を平坦化する。素子分離され
たシリコン領域にサリサイド構造のＭＯＳトランジスタ
１６を形成し、ＣＶＤ法で５００Å程度のシリコン酸化
膜あるいはシリコン窒化膜（図示せず）と５０００Å程
度のＢＰＳＧ（ボロン・リン・シリケイトガラス）膜１
７を成長させ、８００〜９００度の窒素雰囲気でリフロ
ーアニールする。
まず、半導体基板１に形成された素子分離用の深さ３０
００Å〜５０００Åの溝にシリコン酸化膜を埋め込んで
平坦化素子分離膜１５を形成する。具体的には、低圧Ｃ
ＶＤ法により素子分離溝を埋め込みながら、シリコン酸
化膜を成長させ、中性シリカ砥粒を用いた化学機械研磨
法によってシリコン酸化膜を平坦化する。素子分離され
たシリコン領域にサリサイド構造のＭＯＳトランジスタ
１６を形成し、ＣＶＤ法で５００Å程度のシリコン酸化
膜あるいはシリコン窒化膜（図示せず）と５０００Å程
度のＢＰＳＧ（ボロン・リン・シリケイトガラス）膜１
７を成長させ、８００〜９００度の窒素雰囲気でリフロ
ーアニールする。
【００４７】シリカ砥粒を用いた化学機械研磨法でＢＰ
ＳＧ膜表面を平坦化研磨した後、ＭＯＳＦＥＴの拡散層
とゲート電極の表面に形成されたシリサイド膜上にコン
タクトホールを形成する。コリメートスパッタ法で、Ｔ
ｉ（１００Å）／ＴｉＮ（５００Å）のバリア膜（図示
せず）を成長させ、さらにＣＶＤ法でタングステン膜を
成長させる。ｐＨ９程度のシリカ砥粒を用いた化学機械
研磨法でタングステンを研磨し、コンタクトホール内に
タングステンプラグ１８を形成する。
ＳＧ膜表面を平坦化研磨した後、ＭＯＳＦＥＴの拡散層
とゲート電極の表面に形成されたシリサイド膜上にコン
タクトホールを形成する。コリメートスパッタ法で、Ｔ
ｉ（１００Å）／ＴｉＮ（５００Å）のバリア膜（図示
せず）を成長させ、さらにＣＶＤ法でタングステン膜を
成長させる。ｐＨ９程度のシリカ砥粒を用いた化学機械
研磨法でタングステンを研磨し、コンタクトホール内に
タングステンプラグ１８を形成する。
【００４８】次に、ローカル配線形成工程を行う。ま
ず、ＣＶＤ法で５０００Å程度の第１のシリコン酸化膜
３Ａを成長させ、この第１のシリコン酸化膜３Ａに第１
の配線溝を形成する。コリメートスパッタ法で５００Å
のＴｉＮ（図示せず）を成膜し、高温スパッタ法で配線
溝を埋め込みながら８０００Å程度のＡｌを成長させ
る。しかる後、シリカ砥粒を用いた化学機械研磨法で、
第１のシリコン酸化膜３Ａ上のＡｌ膜を研磨することに
より、第１の埋め込みＡｌ配線２ａを形成する。さら
に、１００００Åの第２のシリコン酸化膜３Ｂを成長さ
せ、縦接続孔（スルーホール）および第２の配線溝を形
成する。５００ÅのＴｉＮ膜（図示せず）を形成した
後、上記した高温スパッタ法によるＡｌの成膜と化学機
械研磨法による第２のシリコン酸化膜３Ｂ上のＡｌ膜の
除去により、縦接続配線６および第２の埋め込みＡｌ配
線２ｂを形成する。
ず、ＣＶＤ法で５０００Å程度の第１のシリコン酸化膜
３Ａを成長させ、この第１のシリコン酸化膜３Ａに第１
の配線溝を形成する。コリメートスパッタ法で５００Å
のＴｉＮ（図示せず）を成膜し、高温スパッタ法で配線
溝を埋め込みながら８０００Å程度のＡｌを成長させ
る。しかる後、シリカ砥粒を用いた化学機械研磨法で、
第１のシリコン酸化膜３Ａ上のＡｌ膜を研磨することに
より、第１の埋め込みＡｌ配線２ａを形成する。さら
に、１００００Åの第２のシリコン酸化膜３Ｂを成長さ
せ、縦接続孔（スルーホール）および第２の配線溝を形
成する。５００ÅのＴｉＮ膜（図示せず）を形成した
後、上記した高温スパッタ法によるＡｌの成膜と化学機
械研磨法による第２のシリコン酸化膜３Ｂ上のＡｌ膜の
除去により、縦接続配線６および第２の埋め込みＡｌ配
線２ｂを形成する。
【００４９】最後に、グローバル配線形成工程を行う。
グローバル配線には層間絶縁膜として低誘電率のベンゾ
シクロブテンを用い、また配線材料には低抵抗のＣｕを
用いる。まず、上層のシリコン酸化膜３に形成された第
２の埋め込みＡｌ配線２ｂ上に、ベンゾシクロブテンを
用いて膜厚１００００Åの第１の低誘電率樹脂膜８Ａを
形成する。次に、図４および図５に示した第３の実施例
による製造方法で、第１の低誘電率樹脂膜８Ａに第３の
配線溝と縦接続孔を形成し、ＣＶＤ法によるＣｕ膜の成
長と化学機械研磨法による第１の低誘電率樹脂膜８Ａ上
のＣｕの研磨により、縦接続孔と第３の配線溝にＣｕを
埋め込んだ縦接続配線１２および第１の埋め込みＣｕ配
線１３ａを形成する。
グローバル配線には層間絶縁膜として低誘電率のベンゾ
シクロブテンを用い、また配線材料には低抵抗のＣｕを
用いる。まず、上層のシリコン酸化膜３に形成された第
２の埋め込みＡｌ配線２ｂ上に、ベンゾシクロブテンを
用いて膜厚１００００Åの第１の低誘電率樹脂膜８Ａを
形成する。次に、図４および図５に示した第３の実施例
による製造方法で、第１の低誘電率樹脂膜８Ａに第３の
配線溝と縦接続孔を形成し、ＣＶＤ法によるＣｕ膜の成
長と化学機械研磨法による第１の低誘電率樹脂膜８Ａ上
のＣｕの研磨により、縦接続孔と第３の配線溝にＣｕを
埋め込んだ縦接続配線１２および第１の埋め込みＣｕ配
線１３ａを形成する。
【００５０】第１の低誘電率樹脂膜８Ａ上に１０００Å
程度の薄いシリコン窒化膜１９を成長させた後、ベンゾ
シクロブテンおよびＣｕを用い同様の方法で第２の低誘
電率樹脂膜８Ｂ、縦接続配線１２および第２の埋め込み
Ｃｕ配線１３ｂを形成する。Ｃｕの酸化を防止するた
め、第２溝埋め込みＣｕ配線１３ｂ上にシリコン窒化膜
１９およびシリコン酸化膜２０からなる積層構造パッシ
ベーション膜を形成する。以上の工程により、半導体基
板に形成されたＭＯＳＦＥＴ上に、シリコン酸化膜に形
成された第１および第２の埋め込みＡｌ配線からなるロ
ーカル配線と、低誘電率の有機絶縁膜であるベンゾシク
ロブテンに形成された第１および第２の埋め込みＣｕ配
線からなるグローバル配線が形成される。
程度の薄いシリコン窒化膜１９を成長させた後、ベンゾ
シクロブテンおよびＣｕを用い同様の方法で第２の低誘
電率樹脂膜８Ｂ、縦接続配線１２および第２の埋め込み
Ｃｕ配線１３ｂを形成する。Ｃｕの酸化を防止するた
め、第２溝埋め込みＣｕ配線１３ｂ上にシリコン窒化膜
１９およびシリコン酸化膜２０からなる積層構造パッシ
ベーション膜を形成する。以上の工程により、半導体基
板に形成されたＭＯＳＦＥＴ上に、シリコン酸化膜に形
成された第１および第２の埋め込みＡｌ配線からなるロ
ーカル配線と、低誘電率の有機絶縁膜であるベンゾシク
ロブテンに形成された第１および第２の埋め込みＣｕ配
線からなるグローバル配線が形成される。
【００５１】
【発明の効果】以上説明したように、本発明によれば、
第１の感光性樹脂膜と第２の感光性樹脂膜との感度差を
利用することにより、１回の現像処理で第１および第２
の感光性樹脂膜に一括してパターンを形成することがで
きる。また、下層感光性樹脂膜に露光・現像によりパタ
ーンを形成した後に上層感光性樹脂膜の露光を行う場合
と異なり、パターンが形成されていない平坦な下層感光
性樹脂膜上に上層感光性樹脂膜を形成できることによ
り、下地段差の影響による寸法シフトのない露光パター
ンの形成が可能となる。
第１の感光性樹脂膜と第２の感光性樹脂膜との感度差を
利用することにより、１回の現像処理で第１および第２
の感光性樹脂膜に一括してパターンを形成することがで
きる。また、下層感光性樹脂膜に露光・現像によりパタ
ーンを形成した後に上層感光性樹脂膜の露光を行う場合
と異なり、パターンが形成されていない平坦な下層感光
性樹脂膜上に上層感光性樹脂膜を形成できることによ
り、下地段差の影響による寸法シフトのない露光パター
ンの形成が可能となる。
【００５２】さらに、本発明によれば、層間絶縁膜に低
誘電率有機膜を用い、その上に設けられた、縦接続孔パ
ターンおよび配線溝パターンが形成された感光度の異な
る第１および第２の感光性樹脂膜を、酸素含プラズマガ
スでエッチバックすることにより、感光性樹脂膜の除去
とともに低誘電率有機膜に一括して縦接続孔と配線溝と
を形成することが可能になる。そして、この縦接続孔と
配線溝とに金属を埋め込むことにより多層配線を形成で
きることから、多層配線の形成プロセスステップを大幅
に低減させることができる。したがって、本発明によれ
ば、層間絶縁膜の低誘電率化による配線間容量の低減効
果に基づく性能向上と、多層配線形成の工程数削減によ
る製造コスト低減とを、同時に達成することができる。
特に、層間絶縁膜の低誘電率化は回路ブロック間を結ぶ
長距離配線に対して有効であり、長距離配線の信号漏洩
ノイズを低減し、信号遅延を抑制した高性能半導体集積
回路を実現することができる。
誘電率有機膜を用い、その上に設けられた、縦接続孔パ
ターンおよび配線溝パターンが形成された感光度の異な
る第１および第２の感光性樹脂膜を、酸素含プラズマガ
スでエッチバックすることにより、感光性樹脂膜の除去
とともに低誘電率有機膜に一括して縦接続孔と配線溝と
を形成することが可能になる。そして、この縦接続孔と
配線溝とに金属を埋め込むことにより多層配線を形成で
きることから、多層配線の形成プロセスステップを大幅
に低減させることができる。したがって、本発明によれ
ば、層間絶縁膜の低誘電率化による配線間容量の低減効
果に基づく性能向上と、多層配線形成の工程数削減によ
る製造コスト低減とを、同時に達成することができる。
特に、層間絶縁膜の低誘電率化は回路ブロック間を結ぶ
長距離配線に対して有効であり、長距離配線の信号漏洩
ノイズを低減し、信号遅延を抑制した高性能半導体集積
回路を実現することができる。
【図１】 本発明の実施の形態を説明するための感光性
樹脂膜の特性図である。
樹脂膜の特性図である。
【図２】 本発明の実施の形態を説明するための工程順
断面図である。
断面図である。
【図３】 本発明の第１の実施例の製造方法を説明する
ための工程順断面図である。
ための工程順断面図である。
【図４】 本発明の第２の実施例の製造方法を説明する
ための工程順断面図の一部である。
ための工程順断面図の一部である。
【図５】 本発明の第２の実施例の製造方法を説明する
ための、図４の工程に続く工程での工程順断面図であ
る。
ための、図４の工程に続く工程での工程順断面図であ
る。
【図６】 本発明の第３の実施例の製造方法を説明する
ための工程順断面図である。
ための工程順断面図である。
【図７】 本発明の第４実施例の構造およびその製造方
法を説明するための断面図である。
法を説明するための断面図である。
【図８】 第１の従来例を説明するための工程順断面図
である。
である。
【図９】 第２の従来例を説明するための工程順断面図
の一部である。
の一部である。
【図１０】 第２の従来例を説明するための、図９の工
程に続く工程での工程順断面図の一部である。
程に続く工程での工程順断面図の一部である。
【図１１】 第２の従来例を説明するための、図１０の
工程に続く工程での工程順断面図である。
工程に続く工程での工程順断面図である。
【図１２】 第３の従来例を説明するための工程順断面
図の一部である。
図の一部である。
【図１３】 第３の従来例を説明するための、図１２の
工程に続く工程での工程順断面図である。
工程に続く工程での工程順断面図である。
１ 半導体基板 ２ 溝埋め込みＡｌ配線 ２ａ 第１の埋め込みＡｌ配線 ２ｂ 第２の埋め込みＡｌ配線 ３ シリコン酸化膜 ３ａ 縦接続孔 ３Ａ 第１のシリコン酸化膜 ３Ｂ 第２のシリコン酸化膜 ４ 第１の感光性ポリイミド膜 ４ａ 縦接続孔パターン露光領域 ４ｂ 縦接続孔 ４ｃ 未現像領域 ５ 第２の感光性ポリイミド膜 ５ａ 配線溝パターン露光領域 ５ｂ 配線溝 ６、１２ 縦接続配線 ７ 溝埋め込みＡｌ配線 ８ 低誘電率樹脂膜（ベンゾシクロブテン） ８ａ 縦接続孔 ８ｂ 配線溝 ８Ａ 第１の低誘電率樹脂膜 ８Ｂ 第２の低誘電率樹脂膜 ９ 第１のフォトレジスト膜 ９ａ 縦接続孔パターン露光領域 ９ｂ 縦接続孔パターン １０ 第２のフォトレジスト膜 １０ａ 配線溝パターン露光領域 １０ｂ 配線溝パターン １１ ＣＶＤ−Ｃｕ膜 １３ 溝埋め込みＣｕ配線 １３ａ 第１の埋め込みＣｕ配線 １３ｂ 第２の埋め込みＣｕ配線 １４ 下地Ａｌ配線 １５ 平坦化素子分離膜 １６ ＭＯＳトランジスタ １７ ＢＰＳＧ膜 １８ タングステンプラグ １８ａ タングステン膜 １９ シリコン窒化膜 ２０ シリコン酸化膜 ２１ 下地層間絶縁膜 ２２ 第１のＡｌ配線 ２３ 層間絶縁膜 ２３ａ 縦接続孔 ２３ｂ 配線溝 ２３ｃ 縦接続孔パターン ２４ 第１のフォトレジスト膜 ２４ａ 縦接続孔パターン ２４ｂ 配線溝パターン ２５ 第２のＡｌ配線 ２５ａ 積層Ａｌ膜 ２６ 第２のフォトレジスト膜 ２６ａ 配線溝パターン ２７ 金属膜 ２８ 縦接続配線 ２９ 溝埋め込み配線 ３０ ポリイミド膜 ３０ａ、３０ｂ 縦接続孔 １００ 半導体基板 ２００ 層間絶縁膜 ３００ 第１の感光性樹脂膜 ３００ａ 第１の開口パターン露光領域 ３００ｂ 第１の開口パターン ４００ 第２の感光性樹脂膜 ４００ａ 第２の開口パターン露光領域 ４００ｂ 第２の開口パターン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768
Claims (2)
- 【請求項１】 半導体基板上に、 （１）単層膜からなる樹脂層間絶縁膜と、 （２）該樹脂層間絶縁膜内を底部とする第１の開口部お
よび該第１の開口部の底部より該樹脂層間絶縁膜の残り
の部分を貫通して形成された第２の開口部の内部を一括
して埋め込む銅を主体とする導電材料よりなる導電体膜
と、 を有する配線プラグ構造を複数層有し、該複数の配線プ
ラグ構造間にはシリコン窒化膜が形成され、下層配線プ
ラグ構造の導電体膜と上層配線プラグ構造の導電体膜と
は前記シリコン窒化膜に形成された開口内に埋め込まれ
た銅を主体とする導電材料よりなる導電体膜によって接
続されていることを特徴とする半導体装置。 - 【請求項２】 前記樹脂層間絶縁膜がベンゾシクロブテ
ンにより形成されていることを特徴とする請求項１記載
の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7224539A JP2845176B2 (ja) | 1995-08-10 | 1995-08-10 | 半導体装置 |
| US08/689,088 US5717251A (en) | 1995-08-10 | 1996-08-05 | Semiconductor integrated circuit device having minature multi-level wiring structure low in parasitic capacitance |
| KR1019960033112A KR100215613B1 (ko) | 1995-08-10 | 1996-08-09 | 기생 커패시턴스가 낮은 소형 다중 레벨 배선 구조를 갖는 반도 체 집적 회로 장치 및 그의 제조 방법 |
| GB9616894A GB2304231B (en) | 1995-08-10 | 1996-08-12 | Semiconductor integrated circuit device and method of manufacturing the same |
| GB9924372A GB2340306B (en) | 1995-08-10 | 1996-08-12 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7224539A JP2845176B2 (ja) | 1995-08-10 | 1995-08-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0955429A JPH0955429A (ja) | 1997-02-25 |
| JP2845176B2 true JP2845176B2 (ja) | 1999-01-13 |
Family
ID=16815391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7224539A Expired - Lifetime JP2845176B2 (ja) | 1995-08-10 | 1995-08-10 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5717251A (ja) |
| JP (1) | JP2845176B2 (ja) |
| KR (1) | KR100215613B1 (ja) |
| GB (1) | GB2304231B (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307633A (ja) * | 1997-11-17 | 1999-11-05 | Sony Corp | 低誘電率膜を有する半導体装置、およびその製造方法 |
| US5872393A (en) * | 1995-10-30 | 1999-02-16 | Matsushita Electric Industrial Co., Ltd. | RF semiconductor device and a method for manufacturing the same |
| JPH09283751A (ja) * | 1996-04-11 | 1997-10-31 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2809200B2 (ja) | 1996-06-03 | 1998-10-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH1065118A (ja) * | 1996-08-19 | 1998-03-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| TW377495B (en) | 1996-10-04 | 1999-12-21 | Hitachi Ltd | Method of manufacturing semiconductor memory cells and the same apparatus |
| JPH10135425A (ja) * | 1996-11-05 | 1998-05-22 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH10150198A (ja) * | 1996-11-18 | 1998-06-02 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| JP3600393B2 (ja) * | 1997-02-10 | 2004-12-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
| DE19811023A1 (de) * | 1997-03-31 | 1998-10-01 | Hewlett Packard Co | Laminiertes Dielektrikum für verlustarme, passive Komponenten |
| US5970375A (en) * | 1997-05-03 | 1999-10-19 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing a local interconnect |
| WO1999050903A1 (fr) * | 1998-03-30 | 1999-10-07 | Hitachi, Ltd. | Circuit integre a semi-conducteur et procede de fabrication correspondant |
| TW367603B (en) * | 1998-06-20 | 1999-08-21 | United Microelectronics Corp | Electrostatic discharge protection circuit for SRAM |
| JP3219056B2 (ja) | 1998-08-12 | 2001-10-15 | 日本電気株式会社 | 有機絶縁膜の加工方法 |
| JP2000150516A (ja) * | 1998-09-02 | 2000-05-30 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| DE69828968D1 (de) * | 1998-09-25 | 2005-03-17 | St Microelectronics Srl | Verbindungsstruktur in mehreren Ebenen |
| US6965165B2 (en) * | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US6429132B1 (en) * | 1998-12-23 | 2002-08-06 | Aurora Systems, Inc. | Combination CMP-etch method for forming a thin planar layer over the surface of a device |
| US6420251B1 (en) * | 1999-01-05 | 2002-07-16 | Trw Inc. | Method for fabricating a microelectronic integrated circuit with improved step coverage |
| US6329695B1 (en) * | 1999-01-06 | 2001-12-11 | Advanced Micro Devices, Inc. | Merged sidewall spacer formed between series-connected MOSFETs for improved integrated circuit operation |
| JP2000311939A (ja) | 1999-04-27 | 2000-11-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6444138B1 (en) | 1999-06-16 | 2002-09-03 | James E. Moon | Method of fabricating microelectromechanical and microfluidic devices |
| JP3430091B2 (ja) | 1999-12-01 | 2003-07-28 | Ｎｅｃエレクトロニクス株式会社 | エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置 |
| US6653244B2 (en) * | 2001-09-19 | 2003-11-25 | Binoptics Corporation | Monolithic three-dimensional structures |
| JP2003297919A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 半導体装置の製造方法 |
| US20040132280A1 (en) * | 2002-07-26 | 2004-07-08 | Dongbu Electronics Co. Ltd. | Method of forming metal wiring in a semiconductor device |
| KR100506940B1 (ko) * | 2003-08-07 | 2005-08-05 | 삼성전자주식회사 | 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는방법 |
| JP2005057252A (ja) * | 2003-08-07 | 2005-03-03 | Samsung Electronics Co Ltd | 感光性ポリイミド膜を有する半導体装置の製造方法及びそれにより製造される半導体装置 |
| TWI285938B (en) * | 2003-08-28 | 2007-08-21 | Fujitsu Ltd | Semiconductor device |
| KR100629359B1 (ko) * | 2005-08-09 | 2006-10-02 | 삼성전자주식회사 | 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는방법들 및 그에 의해 제조된 반도체소자들 |
| US8258057B2 (en) * | 2006-03-30 | 2012-09-04 | Intel Corporation | Copper-filled trench contact for transistor performance improvement |
| JP2008270277A (ja) * | 2007-04-16 | 2008-11-06 | Nec Electronics Corp | 位置ずれ検出パターン、位置ずれ検出方法および半導体装置 |
| US9186136B2 (en) * | 2009-12-09 | 2015-11-17 | Covidien Lp | Surgical clip applier |
| JP5966808B2 (ja) * | 2012-09-21 | 2016-08-10 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US11749563B2 (en) * | 2018-06-27 | 2023-09-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interlayer dielectric layer |
| US11600519B2 (en) * | 2019-09-16 | 2023-03-07 | International Business Machines Corporation | Skip-via proximity interconnect |
| CN110828372A (zh) * | 2019-11-11 | 2020-02-21 | 武汉新芯集成电路制造有限公司 | 金属引线、半导体器件及其制作方法 |
| US11476387B2 (en) | 2019-11-22 | 2022-10-18 | Tectus Corporation | Ultra-dense array of LEDs with half cavities and reflective sidewalls, and hybrid bonding methods |
| US11127881B2 (en) | 2019-11-22 | 2021-09-21 | Tectus Corporation | Ultra-dense array of LEDs with half cavities and reflective sidewalls |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220829A (ja) * | 1988-02-29 | 1989-09-04 | Nec Corp | パターン形成方法 |
| JPH01302842A (ja) * | 1988-05-31 | 1989-12-06 | Nec Corp | 多層配線構造の半導体装置 |
| JPH02208933A (ja) * | 1989-02-08 | 1990-08-20 | Mitsubishi Electric Corp | コンタクトホールの形成方法 |
| JPH02235359A (ja) * | 1989-03-09 | 1990-09-18 | Oki Electric Ind Co Ltd | 多層配線形成方法 |
| JP3126726B2 (ja) * | 1990-11-30 | 2001-01-22 | 株式会社日立製作所 | 配線構造体とその製造方法 |
| US5229257A (en) * | 1990-04-30 | 1993-07-20 | International Business Machines Corporation | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polymide polymer compositions |
| DE69123175T2 (de) * | 1990-05-31 | 1997-04-03 | Canon Kk | Verfahren zur Verdrahtung einer Halbleiterschaltung |
| US5173442A (en) * | 1990-07-23 | 1992-12-22 | Microelectronics And Computer Technology Corporation | Methods of forming channels and vias in insulating layers |
| JP2894165B2 (ja) * | 1993-07-24 | 1999-05-24 | ヤマハ株式会社 | 半導体装置 |
| US5486493A (en) * | 1994-02-25 | 1996-01-23 | Jeng; Shin-Puu | Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators |
| US5366911A (en) * | 1994-05-11 | 1994-11-22 | United Microelectronics Corporation | VLSI process with global planarization |
| US5625232A (en) * | 1994-07-15 | 1997-04-29 | Texas Instruments Incorporated | Reliability of metal leads in high speed LSI semiconductors using dummy vias |
| US5472913A (en) * | 1994-08-05 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating porous dielectric material with a passivation layer for electronics applications |
| US5471093A (en) * | 1994-10-28 | 1995-11-28 | Advanced Micro Devices, Inc. | Pseudo-low dielectric constant technology |
| US5550405A (en) * | 1994-12-21 | 1996-08-27 | Advanced Micro Devices, Incorporated | Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS |
-
1995
- 1995-08-10 JP JP7224539A patent/JP2845176B2/ja not_active Expired - Lifetime
-
1996
- 1996-08-05 US US08/689,088 patent/US5717251A/en not_active Expired - Lifetime
- 1996-08-09 KR KR1019960033112A patent/KR100215613B1/ko not_active IP Right Cessation
- 1996-08-12 GB GB9616894A patent/GB2304231B/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5717251A (en) | 1998-02-10 |
| GB2304231B (en) | 2000-02-23 |
| GB9616894D0 (en) | 1996-09-25 |
| JPH0955429A (ja) | 1997-02-25 |
| GB2304231A (en) | 1997-03-12 |
| KR100215613B1 (ko) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845176B2 (ja) | 半導体装置 | |
| US5494853A (en) | Method to solve holes in passivation by metal layout | |
| US6294315B2 (en) | Method of forming a metal wiring by a dual damascene process using a photosensitive polymer | |
| JPH09153545A (ja) | 半導体装置及びその製造方法 | |
| JPH09237834A (ja) | 半導体装置の製造方法 | |
| JP3502750B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2537467B2 (ja) | 半導体装置の製造方法 | |
| JP4031148B2 (ja) | コンタクトプラグを含む集積回路の形成方法 | |
| JP3815889B2 (ja) | 多層配線の形成方法 | |
| JPH10189709A (ja) | 集積回路装置の製造方法 | |
| KR100257762B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| JPH11186274A (ja) | デュアル・ダマスク技術 | |
| US7884476B2 (en) | Semiconductor device | |
| KR100349696B1 (ko) | 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법 | |
| JP3831966B2 (ja) | 半導体装置とその製造方法 | |
| KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 | |
| KR100393966B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR20040017905A (ko) | 반도체 소자의 금속 패턴 형성방법 | |
| KR100338109B1 (ko) | 반도체소자의금속배선제조방법 | |
| KR100275127B1 (ko) | 반도체 소자의 다층 금속 배선 평탄화방법 | |
| KR0172756B1 (ko) | 평탄화된 비트라인 형성방법 | |
| KR20030066999A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH04359544A (ja) | 平坦型配線層の形成法 | |
| KR100198653B1 (ko) | 반도체 소자의 금속배선방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101030 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |