KR100215613B1 - 기생 커패시턴스가 낮은 소형 다중 레벨 배선 구조를 갖는 반도 체 집적 회로 장치 및 그의 제조 방법 - Google Patents

기생 커패시턴스가 낮은 소형 다중 레벨 배선 구조를 갖는 반도 체 집적 회로 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR100215613B1
KR100215613B1 KR1019960033112A KR19960033112A KR100215613B1 KR 100215613 B1 KR100215613 B1 KR 100215613B1 KR 1019960033112 A KR1019960033112 A KR 1019960033112A KR 19960033112 A KR19960033112 A KR 19960033112A KR 100215613 B1 KR100215613 B1 KR 100215613B1
Authority
KR
South Korea
Prior art keywords
layer
photosensitive
insulating layer
interlevel
photo
Prior art date
Application number
KR1019960033112A
Other languages
English (en)
Inventor
요시히로 하아시
타카히로 오노데라
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Application granted granted Critical
Publication of KR100215613B1 publication Critical patent/KR100215613B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

제 1 패턴 상(33a)를 제 1 재료의 하부 감광충(33)으로 패턴이전시킨 후, 그 제 1 재료보다 감광도가 더 높은 제 2 재료의 상부 감광층(34)으로 제 2 패턴 상(34a)를 이전시키고, 제 1 패턴 상 및 제 2 패턴 상을 동시에 형상시켜서 간단한 방법을 통해서 복합 에칭 마스크를 형성한다.

Description

기생 커패시턴스가 낮은 소형 다중 레벨 배선 구조를 갖는 반도체 집적 회로 장치 및 그의 제조방법
도 1a 내지 도 1d는 표준 선행 기술 방법의 공정 순서를 도시한 단면도.
도 2a 내지 도 2h는 C.W. 카안타 등이 제안한 공정 순서를 도시한 단면도.
도 3a 내지 도 3f은 심사되지 않은 일본 특허 공개 제 평2-235359호에 기재된 공정 순서를 도시한 단면도.
도 4는 감광층으로 이전된 패턴 크기와 그 감광층 상에 입사한 노출광의 양 사이의 관계를 설명하는 그래프.
도 5a 내지 도 5f는 본 발명에 다른 다중 레벨 배선 구조를 제조하는 방법을 설명하는 단면도.
도 6a 내지 도 6d는 본 발명에 따른 다중 레벨 배선 구조를 제조하는 또다른 방법의 필수 단계를 설명하는 단면도.
도 7a 내지 도 7f는 본 발명에 따른 반도체 집적 회로 장치를 제조하는 프로세서를 설명하는 단면도.
도 8a 내지 도 8h는 본 발명에 따른 또다른 프로세서를 설명하는 단면도.
도 9a 내지 도 9e는 본 발명에 따른 또다른 프로세서를 설명하는 단면도.
도 10은 본 발명에 따른 반도체 집적 회로 장치의 구조를 설명하는 단면도.
도면의 주요부분에 대한 부호의 설명
1a,1b,1c : 알루미늄 배선 2 : 하부 레벨간 절연층
3,22,32 : 반도체 기판 4,31 : 레벨간 절연층
4a,4b : 수직 스루홀 5 : 에칭 마스크
6 : 텅스텐층 7 : 복합 반도체층
8,14,15 : 포토-레지스트 에칭 마스크
16 : 복합 에칭 마스크 구조물 21 : 하부 절연층
23b,23c : 하부 알루미늄 배선 24 : 실리콘 산화물층
25 : 폴리이미드층 30a,30b,30c : 상부 알루미늄 배선
[발명의 목적]
본 발명은 주 목적은 신뢰성있고 기생 커패시턴스가 낮은 다중 레벨 배선 구조를 갖는 반도체 집적 회로 장치를 제공하는 것이다.
본 발명의 또다른 중요한 목적은 단순하고, 극히 좁은 배선을 형성할 수 있는 반도체 집적 회로 장치를 제조하는 방법을 제공하는 것이다.
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명은 반도체 장치 및 그의 제조방법에 관한 것으로서, 더욱 특히, 반도체 집적 회로 장치에 포함된 배선 구조 및 그의 제조방법에 관한 것이다.
대규모 집적은 필드 효과 트랜지스터와 같은 수많은 회로 성분을 함유하며, 회로 부품은 배선을 통해서 접속된다. 대형 집적은 통상 다수개의 회로 블록, 및 그 회로 부품은 회로 블록을 형성한다. 따라서, 배선은 두 범주로 절단된다. 제 1 범주의 배선은 국부 배선으로서 불리어지며, 제 2 범주의 배선은 이하에서 글로벌 배선으로서 언급된다. 회로 성분은 국부 배선을 통해서 접속되며, 회로 블록을 형성한다. 한편, 회로 블록은 대규모 집적을 형성하도록 글로발 배선을 통해서 접속된다.
회로 블록은 가능한한 좁은 부동산을 양도하므로, 국부 배선은 가능한한 밀집하여 정리된다. 이러한 이유 때문에, 기술적 문제 중의 하나는 배선 피치를 감소시키는 것이다. 한편, 배선 피치는 글로발 배선에 대해서 덜 심각하다. 글로발 배선에서 가장 심각한 기술적 문제는 신호 전파를 가속시키는 것이다. 대규모 집적은 큰 반도체 칩을 필요로 하며, 회로 블록은 다른 것으로부터 떨어지는 경향이 있다. 글로발 배선은 넓은 공간을 갖는 회로 블록들 사이에 신호를 전파하는 것으로 기대되며, 연장되는 경향이 있다. 배선 정리의 복잡성은 또한 신호 전파 경로를 증가시키며, 기생 커패시턴스는 신호 전파 경로와 함께 증가된다. 그 신호는 긴 신호 전파 경로를 따라서 전파되고, 레벨간 커플링 노이즈 및 그 글로발 배선에 접속된 큰 시간 상수는 그 신호의 파형에 영향을 미치며, 신호 전파속도를 늦춘다. 신호 전파 경로를 축소시키기 위해서, 글로발 배선에서 다중 레벨 구조가 사용되며, 제조업자는 다중 레벨 구조의 레벨간 절연층의 유전상수를 감소시키기 위해서 노력한다.
도 1a 내지 도 1d는 다중 배선 구조물을 제조하는 선행 기술 방법의 전형적인 예를 설명하는 것이다. 우선, 알루미늄 배선(1a,1b 및 1c)는 반도체 기판(3)의 주요 표면 상에서 성장된 실리콘 산화물의 하부 레벨간 절연층(2) 상에 패턴화된다. 실리콘 산화물의 레벨간 절연층(4)는 화학적 증착법을 사용하여 하부 알루미늄 배선(1a 내지 1c) 상에 증착된다. 레벨간 절연층(4)는 화학적 기계적 연마 기술을 사용하여 연마된다. 매끄러운 상부 표면이 만들어진다.
포토-레지스트 에칭 마스크(5)는 사진인쇄 기술을 사용함으로써 레벨간 절연층(4) 위에 제공된다. 상세하게는, 포토-레지스트 용액은 레벨간 절연층(4)의 전체 상부 표면 상에 퍼지고, 수루홀(through-hole)을 위한 패턴 상은 포토-레지스트층으로 임의로 이전시킨다. 포토-레지스트층을 현상하면, 포토-레지스트층(5) 내에 홀(5a)가 형성되고, 레벨간 절연층(4) 위에 포토-레지스트 에칭 마스크가 제공된다.
포토-레지스트 에칭 마스크(5)는 부분적으로 주로 테트라플루오라이드(CF4)로 구성된 건식 에칭 가스에 레벨간 절연층(4)를 노출시키고, 그 건식 에칭 가스는 레벨간 절연층(4) 내에 수직 스루홀(4a 및 4b)를 형성한다. 수직 스루홀(4a 및 4b)는 도 1a에 도시된 바와 같이, 각각 하부 알루미늄 배선(1b 및 1c)의 상부 표면을 도달한다.
결과적으로, 포토-레지스트 에칭 마스크(5)는 산소 플라즈마 가스에 노출되고, 그 산소 플라즈마 가스는 생성되는 구조로부터 그것을 제거할 수 있도록 포토-레지스트 에칭 마스크(5)를 연소한다.
티타늄 및 티타늄 질화물은 각각 100Å 내지 500Å으로 생성되는 구조의 전체 표면 상에 연속적으로 퇴적되고, 그 티타늄 필름 및 티타늄 질화물층은 제 1 배리어층을 형성한다(도시되지 않음). 제 1 배리어층은 그 구조의 노출된 표면 위에 지형학적으로 연장되고, 수직 스루홀(4a 및 4b)를 한정하는 표면을 덮는다. 화학적 증착법을 사용하여 제 1 배리어층위에 텅스텐이 퇴적되고, 그 제 1 배리어층 위에 블랭킷 텅스텐층이 지형학적으로 연장된다. 텅스텐층(6)은, 도 1b에 도시된 바와 같이, 수직 스루홀(4a 및 4b)을 채울 뿐만 아니라, 레벨간 절연층(4)의 상부 표면을 오버레이한다.
텅스텐층(6)은 레벨간 절연층의 상부 표면이 다시 노출될 때까지 에칭 마스크 없이 균일하게 에칭된다. 그 결과, 텅스텐 프러그(6a 및 6b)는 각각 수직 스루홀(4a 및 4b)내에 남아있다.
티타늄 및 티타늄 질화물은 각각 100Å 내지 500Å으로 생성되는 구조의 전체 표면 상에 연속적으로 퇴적되고, 레벨간 절연층(4)의 상부 표면 및 텅스텐 플러그(6a 및 6b)의 상부 표면을 덮는 제 2 배리어층(도시되지 않음)을 형성한다. 제 2 배리어층 위에 알루미늄이 퇴적되고, 그 알루미늄층과 제 2 배리어층은 복합 반도체층(7)을 형성한다.
포토-레지스트 용액은 복합 도전층(7)의 전체 표면 상에 퍼지고, 상부 배선용 패턴 상을 포토-레지스트층으로 광학적으로 이전시킨다. 포토-레지스트층을 현상하면, 포토-레지스트는 부분적으로 제거되고, 도 1C에 도시된 바와 같이 복합 도전층(7) 상에 포토-레지스트 에칭 마스크(8)이 제공된다.
포토-레지스트 에칭 마스크(8)은 염소-함유 에칭 가스에 그 복합 도전층(7)을 노출하고, 상부 배선(7a, 7b 및 7c)는 그 복합 도전층(7)로부터 패턴화된다. 상부 배선(7b 및 7c)는 각각 텅스텐 플러그(6a 및 6b)의 상부 표면과 접촉한 상태를 유지하며, 각각 텅스텐 플러그(6a 및 6b)를 통해서 하부 알루미늄 배선(1b 및 1c)에 전기적으로 접속된다. 결국, 그 포토-레지스트 에칭 마스크는 산소 플라즈마 가스에 노출되고, 산소 플라즈마 가스는 그 구조로부터 그것을 제거할 수 있도록 포토-레지스트 마스크(8)을 연소한다. 그 결과 생성되는 구조는 도 1d에 설명되어 있다.
도 1a 내지 1d에 도시된 선행기술의 방법은 너무 복잡하여, 카안타 등은 [IEEE 1991 VMIC 회의, 6월 11일-12일, 144페이지 내지 153페이지, 카안타 등]에 다중 레벨 배선 구조를 제조하는 방법을 제안하고, 동시에 상부 배선을 형성하고, 수직 스루홀을 형성하여 그 방법의 단계들을 감소시킬 수 있다. 이하에서 도 2a 내지 2h를 참고하여 카안타 등이 제안한 선행 기술 방법을 설명하고자 한다.
그 선행기술은 반도체 기판(10)의 제조와 함께 시작한다. 실리콘 산화물층의 하부 절연층(11)은 반도체 기판(10) 위에 형성되고, 하부 배선(12a 및 12b)는 그 하부 절연층(11)의 홈(11a 및 11b) 내에 형성된다. 하부 절연층(11)과 하부 배선(12a/12b)를 실리콘 산화물의 레벨간 절연층(13)에 의해서 오버레이시키며, 도 2a에 도시된 바와 같이 포토-레지스트 에칭 마스크(14)가 광학 패턴 이동을 통해서 레벨간 절연층(13) 위에 제공되고, 포토-레지스트층이 현상된다. 포토-레지스트 에칭 마스크(14)는 수직 수루홀을 위한 패턴을 갖는다.
결과적으로, 포토-레지스트 용액은 포토-레지스트 에칭 마스크(14)상에 퍼지고, 수직 수루홀에 대한 패턴 상 및 상부 배선은 포토-레지스트층으로 광학적으로 전달된다. 포토-레지스트층이 현상되고, 포토-레지스트 에칭 마스크(15)는 포토-레지스트층으로부터 형성된다. 포토-레지스트 에칭 마스크(15)는 상부 배선을 위한 제 1 패턴 및 그 패턴(14a)으로 정렬된 제 2 패턴을 갖는다. 포토-레지스트 에칭 마스크(14 및 15)는 복합 에칭 마스크 구조물(16)을 형성하고, 레벨간 절연층(13)이 패턴(14a 및 15b)에 부분적으로 노출된다. 생성되는 구조는 도 2b에 설명되어 있다.
복합 에칭 마스크 구조물(15)는 레벨간 절연층(13)의 일부를 염소-함유 에칭가스에 노출하고, 도 2c에 도시된 바와 같이 레벨간 절연층(13)에는 홈(13a)가 형성된다. 건식 에칭은 적합한 깊이로 종결되어야 하며, 홈(13a)는 하부배선(12b)에 도달하지 않다는 것을 주의해야 한다.
에칭 가스는 산소 플라즈마 가스로 변경되고, 산소 플라즈마 가스는 포토-레지스트 에칭 마스크(15)를 연소한다. 산소 플라즈마 가스가 포토-레지스트 에칭 마스크(15)를 연소하고 있는 동안, 제 1 패턴(15a)에 노출된 포토-레지스트 에칭 마스크(14)의 일부는 또한 산소 플라즈마 가스에 의해서 연소되고, 제 1 패턴(15a)는 포토-레지스트 에칭 마스크(14)로 이전시킨다. 따라서, 포토-레지스트 에칭 마스크(14')는 도 2d에 도시된 바와 같이 상부 배선을 위한 패턴(14b) 및 수직 스루홀을 위한 패턴(14a)를 갖는다.
산소 플라즈마는 염소-함유 에칭 가스로 대체되고, 다시 포토-레지스트 마스크(14)를 사용함으로써 레벨간 절연층(13)이 부분적으로 에칭된다. 홈(13a)는 깊이를 증가시키고, 하부 배선(12b)에 도착한다. 홈(13a)는 레벨간 절연층(13)을 투과하고, 스루홀(13b)는 그 패턴(14a) 하에서 형성된다. 반면, 홈(13c)는 그 패턴(14b) 하에서 형성된다. 따라서, 스루홀(13b) 및 홈(13c) 모두는 포토-레지스트 에칭 마스크(14')를 사용한 에칭을 통해서 동시에 완성된다. 생성도 구조는 도 2e에 도시되어 있다.
포토-레지스트 에칭 마스크(14')는 산소 플라즈마 가스에 노출되고, 그 산소 플라즈마 가스 내에서 연소된다. 그 결과로서, 포토-레지스트 에칭 마스크는 도 2f에 도시된 바와 같이 제거된다.
증발 또는 스퍼터링을 사용함으로써 도 2f에 도시된 생성된 구조물 상에 알루미늄과 같은 적합한 금속이 퇴적된다. 그 금속은 수직 스루홀(13b) 및 홈(13c)를 채우고, 도 2g에 도시된 바오 같은 금속층(15)로 팽창한다.
금속층(15)는 레벨간 절연층(13)이 다시 노출될 때까지 화학적으로 기계적으로 연마된다. 그 결과, 상부 배선(15a) 및 수직 레벨간 접속(15b)는 도 2H에 도시된 바와 같이 각각 홈(13a)과 수직 스루홀(13b)에 머무른다. 따라서, 카안타의 방법은 상부 배선(15a) 및 레벨간 접속을 동시에 형성하고, 따라서 표준 선행기술 방법보다 더 간단하다.
또다른 기술적인 목적, 즉 적은 유전상수를 갖는 절연 재료를 사용함으로써 기생 커패시턴스를 줄일 수 있다. 플라즈마 화학적 증착을 사용하여 퇴적된 실리콘 산화물은 통상 레벨간 절연층을 형성하며, 실리콘 산화물의 유전상수는 3.9 내지 4.5의 범위이다. 실리콘 산화물에 첨가된 불소는 유전상수를 3.1로 감소시킨다는 것이 공지되어 있다. 그런, 무기(inorganic) 재료의 유전상수를 3.0 이하로 감소시키는 것은 어렵다. 이러한 이유 때문에, 폴리이미드와 같은 유기 재료에 초점을 맞추고 있다. 폴리이미드의 유전상수는 2.5 내지 3.5이고, 레벨간 유기물 절연층은 하부 배선과 상부 배선 사이에 연결된 기생 커패시턴스를 크게 감소시키는 것으로 기대된다.
심사되지 않은 일본 특허공개 출원 제 평2-235359호에는 레벨간 유기물 절연층을 갖는 다중 레벨 배선 구조를 제조하는 방법의 전형적인 예가 설명되어 있으며, 도 3a 내지 도 3f는 선행 기술의 방법을 설명한다.
우선, 반도체 기판(22) 상에 하부 절연층(21)을 형성하고, 그 하부 절연층(21) 상에 퇴적된 알루미늄층으로부터 알루미늄 배선(23a, 23b 및 23c)를 패턴화시킨다. 그 구조의 전체 표면 상에 실리콘 산화물을 증착시키고, 알루미늄 배선(23a 내지 23c)를 실리콘 산화물층(24)로 피복한다.
후속해서, 실리콘 산화물층(24) 위에 폴리이미드를 방사시키고, 실리콘 산화물층(24)를 폴리이미드층(25)로 피복시킨다. 실리콘 산화물층(24)및 폴리이미드층(25)를 레벨간 절연 구조물(26)과 함께 형성한다. 생성되는 구조는 도 3a에 설명되어 있다.
포토-레지스트 용액을 폴리이미드층(25) 상에 퍼지게 하고, 스루홀을 위한 패턴 상을 포토-레지스트층으로 광학적으로 이전시킨다. 포토-레지스트층을 현상하고, 도 3b에 도시된 바와 같이 포토-레지스트층으로부터 포토-레지스트 에칭 마스크(27)을 형성한다.
건식 에칭 시스템은 산소로부터 산소 플라즈마를 발생하고, 그 포토-레지스트 에칭 마스크(27)은 폴리이미드층(25)의 부분을 산소 플라즈마에 노출시킨다. 그 산소 플라즈마는 폴리이미드층(25)의 노출된 부분을 연소하지만, 그 산소 플라즈마는 실리콘 산화물을 에칭시키지 않으며, 폴리이미드층(25) 내에서 홀(25a 및 25b)가 형성된다. 생성되는 구조는 도 3c에 설명되어 있다.
홀(25a 및 25b)가 폴리이미드층(25) 내에서 형성되는 동안, 산소 플라즈마는 포토-레지스트 에칭 마스크(27)을 연소하고, 포토-레지스트 에칭마스크(25)는 자동적으로 제거된다.
건식 에칭 가스는 산소 가스로부터 테트라플루오라이드 가스(CF4)로 변경되고, 그 테트라플루오로라이드 가스는 홀(25a 및 25b)에 노출된 실리콘 산화물층(24)를 선택적으로 에칭시킨다. 그 결과, 레벨간 절연 구조물(26) 내에 수직 스루홀(28a 및 28b)가 형성되고, 하부 알루미늄 배선(23b 및 23c)는 도 3d에 도시된 바와 같이, 각각 수직 스루홀(28a)와 (28b)로 노출된다.
그 구조의 전체 표면 상에 알루미늄을 퇴적시킨다. 그 알루미늄은 스루홀(28a 및 28b)를 채우고, 폴리이미드층(25) 상에 알루미늄층으로 팽창한다.
포토-레지스트 용액은 알루미늄층으로 방사되고, 상부 배선을 위한 패턴 상을 포토-레지스트층으로 광학적으로 이전시킨다. 포토-레지스트층을 현상하고, 포토-레지스트 에칭 마스크(29)는 포토-레지스트층으로부터 형성된다.
포토-레지스트 에칭 마스크(29)는 알루미늄층을 염소 가스(Cl2)에 선택적으로 노출하고, 알루미늄층은 상부 알루미늄 배선(30a, 30b 및 30c)로 패턴화된다. 상부 알루미늄 배선(30b 및 30c)는 수직 스루홀(28a 및 28b)를 통과하고, 각각 하부 알루미늄 배선(23b 및 23c)와 접촉하여 유지된다. 생성되는 구조는 도 3e에 설명되어 있다.
결국, 포토-레지스트 에칭 마스크(29)는 산소 플라즈마에 노출되고, 연소되어 버린다. 생성되는 다중 레벨 배선 구조는 도 3f에 설명되어 있다.
도 1a 도 내지 1d 도, 도 2a 도 내지 2h 도 및 도 3a 도 내지 3f 도에 나타낸 선행 기술 방법은 이하에서 각각 제 1 선행기술 방법, 제 2 선행기술 방법 및 제 3 선행기술 방법으로 언급된다.
제 1 선행기술 방법에 내포된 문제점은 방법이 복잡한 것이다.
제 1 선행기술 방법은 수직 스루홀을 위한 패턴 상과 상부 배선에 대한 패턴 상의 두가지 석판인쇄 방법, 텅스텐과 알루미늄을 위한 두가지 금속 성장 단계, 수직 스루홀 및 상부 배선 및 단일의 화학적 기계적 연마를 위한 두가지 건식 에칭 단계를 포함한다. 따라서, 다중 레벨 배선 구조는 여러 단계를 통해서 제조되며, 따라서, 제 1 선행기술방법은 반도체 장치의 제조비용을 증가시킨다.
제 1 선행기술 방법에서 내포된 또다른 문제점은 레벨간 절연층(4)에 대한 무기 재료에 기인한 하부 배선(1a)과 상부 배선(7a) 사이에 연결된 큰 기생 커패시턴스이다. 따라서, 제 1 선행기술 방법은 회로 블록들 사이의 글로발 배선을 형성하는 데에 적합하지 않다.
제 2 선행기술 방법은 단 하나의 금속 성장단계를 필요로 하기 때문에, 제 1 선행기술 방법보다 단계가 더 작다. 그러나, 제 2 선행기술 방법은 포토-레지스트 에칭 마스크(14) 상에 포토-레지스트층으로의 패턴 이전의 문제점에 봉착한다.
앞에서 설명한 바와 같이, 제 2 선행 기술방법은 복합 에칭 마스크 구조물(16)을 필요로 하며, 석판 인쇄술 단계는 복합 에칭 마스크 구조물(16)에 대해 2 회 반복된다. 포토-레지스트층은 이미 패턴화된 하부 포토-레지스트 에칭 마스크(14) 상에 퍼지고, 배선 홈을 위한 제 1 패턴(15a)뿐만 아니라 스루홀을 위한 제 2 패턴(15b)가 광학 패턴 이전 및 현상을 통해서 포토-레지스트층에서 형성된다. 그러나, 패턴(14a)는 포토-레지스트 에칭 마스크(14)에서의 한 단계를 만들고, 상부 포토-레지스트층은 국부적으로 두께를 증가시키는 경향이 있다. 포토-레지스트층이 두꺼울수록, 노출광이 더 많다. 이러한 이유 때문에, 상부 포토-레지스트층을 다량의 광에 노출시킨다. 그러나, 그 광은 제 1 패턴(15a)를 상부 포토-레지스트층으로 정확히 이전시키기 어렵고, 제 1 패턴(15a)는 넓히기 쉽다. 특히, 홈이 함께 밀집되면, 인접한 두 홈은 함께 집적되는 경향이 있다. 따라서, 제 2 선행 기술 방법에 내포된 제 1 문제점은 상부 포토-레지스트층으로의 불충실한 패턴 이전이다.
제 2 선행 기술 방법에 포함된 또다른 문제점은 복잡한 건식 에칭 방법이다. 복합 에칭 마스크 구조물(16)의 완료후, 염소-함유 에칭 가스는 레벨간 절연층(13)에 있는 홈(13a)를 형성할 수 있도록 도입되며, 그 다음에 에칭 가스를 염소-함유 가스로부터 산소로 변경시켜서 포토-레지스트 에칭 마스크(15)로부터 포토-레지스트 에칭 마스크(14)로 제 1 패턴(15a)를 이전시킬 수 있도록 한다. 포토-레지스트 에칭 마스크(15)로부터 포토-레지스트 에칭 마스크(14)로의 패턴 이전후, 에칭 가스를 산소로부터 염소-함유 가스로 변경시켜서, 레벨간 절연층(13) 내에 있는 수직 스루홀(13b) 및 홈(13c)를 형성할 수 있도록 한다. 에칭 가스를 염소-함유 가스로부터 산소로 변경시키고, 다시, 포토-레지스트 에칭 마스크(14')를 산소 플라즈마 내에서 연소시킨다. 그렇게 하여, 에칭 가스를 자주 변경시키고, 건식 에칭 방법을 복잡하게 한다.
제 2 선행 기술방법이 가지고 있는 또다른 문제점은 제 1 선행기술 방법의 제 2 문제점과 유사하며, 레벨간 절연층(13)을 위한 무기 재료에 기인한 하부 배선(11a) 및 상부 배선(15a) 사이에 연결된 큰 기생 커패시턴스이다. 따라서, 제 2 선행 기술 방법은 또한 장기간 배선 또는 글로발 배선에 적합하지 않다.
제 3 선행 기술 방법은 레벨간 유기물 절연층(25)에 의한 기생 커패시턴스에서 감소된 배선 구조를 달성한다. 그러나, 제 3 선행기술방법은 그 배선 구조의 낮은 신뢰도의 문제점이 있다.
[발명이 이루고자 하는 기술적 과제]
상세하게는, 제 3 선행기술 방법은 실리콘 산화물층(24) 및 폴리이미드층(25)로 구성된 복합 레벨간 절연 구조물(26)을 달성한다. 패턴을 상부 배선(30a 내지 30c)에 대해 패턴화시킨 후, 포토-레지스트 에칭 마스크(29)는 산소 플라즈마 내에서 연소된다. 그러나, 산소 플라즈마는 또한 그 폴리이미드층(25)를 연소시킨다. 폴리이미드층(25)는 도 3f에 도시된 것과 같이 부분적으로 감소된다. 상부 배선(30a 내지 30c)는 폴리이미드층(25)에 의해서 불안정하게 지지되고, 단절되기 쉽다. 이러한 이유 때문에, 제 3 선행기술 방법을 통해서 제조된 다중 배선 구조는 신뢰성이 적다.
[발명의 구성 및 작용]
본 발명의 일면에 따라, 적어도 하나의 회로 부품; 및 적어도 하나의 하부 배선, 상기 적어도 하나의 하부 배선 상에 형성된 레벨간 절연 구조물, 상기 레벨간 절연 구조물에 형성되고 상기 적어도 하나의 하부 배선과 접촉을 유지하는 연계선, 및 상기 레벨간 절연 구조물에 형성된 다수개의 상부 배선(여기서, 다수개의 상부 배선 중의 하나는 상기 연계선과 접촉을 유지함)을 포함하고 집적회로를 형성하기 위한 적어도 하나의 회로 부품에 연결된 다중 레벨 배선 구조물을 포함하는 반도체 집적 회로 장치에 있어서, 상기 레벨간 절연 구조물이, 제 1 감광성 유기 재료로 형성되고 상기 적어도 하나의 하부 배선 상에 있으며 상기 연계선으로 채워진 홀을 갖는 하부 레벨간 절연층, 및 상기 제 1 감광성 유기 재료보다 감광성이 높은 제 2 감광성 유기 재료로 형성되고 상기 다수개의 상부 배선에 의해서 점유된 다수개의 홈을 갖는 상부 레벨간 절연층을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치가 제공된다.
본 발명의 또다른 일면에 따라, 각각 다수개의 회로 부품을 갖는 다수개의 회로 블록; 및 집적 회로를 형성하기 위한 상기 적어도 하나의 회로 부품에 연결된 다중 레벨 배선 구조물을 포함하는 반도체 집적 회로 장치에 있어서, 상기 다중 레벨 배선 구조물이 상기 다수개의 회로 블록 중의 하나의 다수개의 회로 부품 중의 두 개를 연계시키기 위한 레벨간 무기물 절연층에 삽입되고 상기 레벨간 무기물 절연층과 함께 평평한 상부 표면을 형성하는 적어도 하나의 하부 배선, 상기 레벨간 무기물 절연층 상에 형성되고 그의 상부 표면으로 개방된 홈과 그의 하부 단부에서 상기 적어도 하나의 하부 배선에 개방되고 그의 상부 단부에서 상기 홈에 개방된 스루홀을 갖는 레벨간 유기물 절연층, 상기 스루홀 내에 형성되고 상기 적어도 하나의 하부 배선과 접촉을 유지하는 연계선(58b; 69a의 하부; 80a의 하부), 및 상기 다수개의 회로 블록 중의 하나와 상기 다수개의 회로 블록중의 다른 것을 연계시키기 위한 상기 연계선과 접촉을 유지하고 있고 상기 홈 내에 형성된 적어도 하나의 배선(58b; 69c의 상부; 80a의 상부)를 포함하는 것을 특징으로 하는 반도체 집적 회로 장치가 제공된다.
본 발명의 또다른 일면에 따라, a) 기판을 제조하는 단계, b) 상기 기판 상에 적어도 하나의 하부 배선을 형성하는 단계, c) 상기 기판 상에 제 1 감광성 재료로 형성된 제 1 감광층을 형성하는 단계, d) 상기 제 1 감광층으로 제 1 패턴을 광학적으로 이전시켜서 그 안에 제 1 의 잠상을 형성하는 단계, e) 상기 제 1 감광층 상에 상기 제 1 의 감광성 2 감광성 재료로 형성된 제 2 감광층을 형성하는 단계, f) 제 2 패턴을 상기 제 2 감광층으로 광학적으로 이전시켜서 상기 제 1 감광층에 대한 실질적인 광학적 영향 없이 그 안에 제 2 잠상을 형성하는 단계, g) 상기 제 1 잠상 및 제 2 잠상을 동시에 현상하여 패턴화된 구조를 형성하는 단계; 및 h) 상기 패턴화된 구조를 사용하여, 적어도 하나의 하부 배선, 레벨간 절연층, 적어도 하나의 하부 배선과 접촉을 유지하고 상기 제 1 잠상에 상응하는 구조를 갖는 적어도 하나의 연계선, 및 상기 제 2 잠상에 상응하는 각 구조를 갖는 다수개의 상부 배선(여기서, 다수개의 상기 배선 중의 하나는 상기 연계선과 접촉을 유지함)을 포함하는 다중 레벨 배선 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법이 제공된다.
[패턴 이전의 원리]
도 4는 감광층으로 이전된 패턴크기와 감광층 상으로 입사한 노출광의 양 사이의 관계를 설명하는 것이다.
제 1 감광 재료의 감광 특성은 플롯 PL1로 나타내고, 다른 플롯 PL2는 제 2 감광 재료의 감광 특성을 의미한다. 패턴 상을 노출광 위로 이전시키고, 그 노출광은 제1 감광 재료의 제 1 감광층과 제 2 감광 재료의 제 2 감광층으로 그 패턴 상을 이전한다. 노출광을 P1로 조정하면, 그 패턴 상과 동일한 패턴 크기의 잠상이 제 1 감광층 내에 형성된다. 마찬가지로, 노출광을 P2로 조정하면 제 2 감광층의 잠상은 그 패턴 상과 패턴 크기가 동일하다.
따라서, 제 1 감광 재료와 제 2 감광재료 사이에서 감광 특성은 상이하며, 대략적으로 노출광을 조정하면 제 2 감광층만이 제 1 감광층 상에 영향을 미치지 않고 잠상을 형성하게 된다.
본 발명에 따른 선택적 패턴 이전은 하부 감광층과 상부 감광층 사이의 상이한 가광 특성에 기초해서 수행된다. 우선, 반도체 기판(32)상에 레벨간 절연층(31)이 형성된다. 반도체 기판(32)와 레벨간 절연층(31) 사이에 또다른 레벨간 절연층이 삽입될 수도 있다. 이 경우에, 레벨간 절연층(31) 내에 배선이 형성되지 않으며, 레벨간 유기물 절연층 내에 배선이 형성된다. 그러나, 레벨간 절연층(31) 내에 배선이 형성될 수도 있다. 배선이 레벨간 절연층(31) 내에 형성되는 경우, 그 레벨간 절연층(31)은 유기 재료로 형성된다. 레벨간 절연층(31)을 하부 감광성 수지층(33)에 의해서 오버레이시키며, 제 1 패턴 상은 그 하부 감광성 수지층(33)으로 광학적으로 이전된다. 다음에, 도 5a에 도시된 바와같이, 하부 감광성 수지층(33)내에 제 1 잠상(33a)가 형성된다.
도 5b에 도시된 바와 같이, 상부 감광성 수지층(34)는 제 1 잠상(33a)의 현상 없이 하부 감광성 수지층(33) 상에 적층된다. 하부 감광성 수지층(33)은 아직 패턴화되지 않았기 때문에, 상부 감광성 수지층(34)는 감광도에서 하부 감광성 수지층(33)보다 더 크며, 두께가 균일하다.
그 다음에, 제 2 패턴 상을 상부 감광성 수지층(34)로 광학적으로 이전시키고, 제 2 잠재 수지층(34)를 도 5c에 도시된 바와 같이 일정한 두께로 적당하게 형성시킨다. 노출광의 세기 및 노출 시간은, 그 노출광이 하부 감광성 수지층(33)에 영향을 미치지 않도록 하는 방법으로 적당히 조정된다.
제 1 및 제 2 잠상은 도 5d에 도시된 바와 같이 동시에 현상된다. 다음에, 하부 감광성 수지층(33) 및 하부 감광성 수지층(34)는 패턴화된 수지층(33b 및 34b)로 상이하게 패턴화되고, 그 패턴화된 수지층(33b 및 34b)는 레벨간 유기물 절연층(35)를 함께 형성한다. 배선 홈으로서 얕은 패턴(35a)이 사용되고, 부분적으로 깊은 패턴(35b) 안에 수직 연계선을 갖는 또다른 배선이 형성된다. 그렇게 하여, 하부 및 상부 감광성 수지층(33 및 34)는 동시에 현상되고, 그러한 동시에 영상을 현상시키는 것은 패턴 이전을 간단하게 해준다.
도 5d에 도시된 생성된 구조의 전체 표면 상에 도전성 물질을 퇴적시킨다. 그 도전성 물질은 얕은 패턴(35a) 및 부분적으로는 깊은 패턴(35b)를 채우고, 도 5e에 도시된 바와 같은 도전층(36)으로 팽창한다.
도전층(36)은, 상부 감광성 수지층(34b)가 노출될 때까지 에칭 마스크 없이 일정하게 에칭된다. 그 결과, 얕은 패턴으로 배선(36a)가 형성되고, 또다른 배선(36b)는 부분적으로 깊은 패턴으로 형성된다. 배선(36b)의 일부는 도 5f에 도시된 바와 같이 레벨간 유기물 절연층(35)를 관통하고, 레벨간 절연층(31) 상에 있는 하부 배선(도시되지 않음)과 접촉을 유지한다.
복합 감광성 에칭 마스크(37)로서 패턴화된 수지층(33b 및 34b)가 사용된다. 패턴화된 수지층은 다음과 같이 다른 공정 순서에 의해서 만들어진다. 감광성 에칭 마스크의 수지층(33b)가 패턴화되어 홀(35b)를 만든다. 다음에, (33b)와 동일한 감광성 에칭 마스크의 수지층(34b)를 코팅시키고, 패턴화시켜서 배선 트렌치(35a 및 35b)로서 얕은 패턴을 만든다.
이 경우에, 레벨간 절연층(31')은 유기 재료로 만들어지고, 게이트 전극(38)과 같은 하부 도전층은 도 6a에 도시된 바와 같이, 깊은 패턴 하에 게이트 절연층(39) 상에 형성된다. 도 6a에 도시된 구조는 도 5d에 도시된 구조에 상응하고, 하부 및 상부 감광층(33 및 34)는 그 사이의 감광성의 차이에 기초해서 레벨간 절연층(35)와 유사한 복합 감광성 에칭 마스크(37)로 패턴화된다.
건식 에칭 시스템에(도시되지 않음) 도 6a의 구조물을 놓고, O2농도가 30% 미만인 CHF3과 O2의 혼합 가스 플라즈마 또는 산소 플라즈마에 노출시킨다. (ⅰ) CHF3-O2-Ar, (ⅱ) CHF4-O2-Ar 또는 (ⅲ) CHF3-Ar의 조성물은 O2-CHF3과 동일한 성질을 나타낸다. 그 산소 플라즈마는 복합 감광성 에칭 마스크(37) 및 거기에 부분적으로 노출된 레벨간 절연층(31')을 연소시키고, 얕은 패턴(35)와 깊은 패턴(35b)를 레벨간 절연층(31')로 이전시킨다. 그 결과, 도 6b에 도시된 바와 같이 레벨간 절연층(31')내에 얕은 홈(38a)와 부분적으로 깊은 홈(38b)가 형성된다. 그 부분적으로 깊은 홈을 스루홀을 가지며 게이트 전극(39)는 그 스루홀에 노출시킨다.
후속해서, 도 6b에 도시된 바와 같이, 생성되는 구조물의 전체 표면 위에 도전성 물질을 퇴적시킨다. 도 6c에 도시된 바와 같이 그 도전성 물질은 얕은 홈(38a) 및 부분적으로 깊은 홈(38b)을 채우고, 도전층(39)로 팽창한다.
레벨간 절연층(31')이 노출될 때까지 도전층(39)를 화학적 기계적으로 연마하고, 얕은 홈(38a) 및 부분적으로 깊은 홈(38b) 내에 각각 상부 배선(39a)와 (39b)를 놓는다. 그렇게 해서 생성된 구조가 도 6d에 도시되어 있다.
그렇게 하여, 감광성 수지층(33 및 34)내에 제 1 및 제 2 잠상이 동시에 현상되고, 복합 감광성 에칭 마스크(37) 및 레벨간 유기층(35)로부터 패턴화된 수지층(33b 및 34b)이 형성된다.
[바람직한 실시예의 설명]
[제 1 실시예]
도 7a 내지 7f는 본 발명에 따른 반도체 집적 회로 장치를 제조하는 방법을 설명하는 도면이다. 공정 순서는 실리콘 기판(41)과 같은 반도체 기판의 제조로 시작하고, 필드 산화물층(42)를 선택적으로 성장시켜 주요 표면안에 활성층을 정한다. 그 활성 영역을 선택적으로 집적 회로의 회로 부품으로 정하고, 그 활성 영역(41a)의 하나 위에 필드 효과 트랜지스터(43)을 제조한다. 그 필드 효과 트랜지스터(43)과 함께 다른 회로 부품을 실리콘 기판(41) 위에 제조하는데, 필드 효과 트랜지스터(43) 위에 하는 것은 순전히 단순성을 위한 것이다.
활성 영역(41a) 위에 얇은 실리콘 산화물 층(43a)를 열적으로 성장시키고, 그 실리콘층(43a) 위에 도전층으로 부터 게이트 전극(43b)를 패턴화시킨다. 그 게이트 전극(43b)와 함께 자기-정렬 방법으로 활성층(41a)로 도펀트 불순물을 주입시키면, 그 활성 영역(41a)에 소스 및 드레인 영역(43c 및 43d)가 형성된다.
그 구조물의 전체 표면 상에 실리콘 산화물을 퇴적시키고, 실리콘 산화물 층(44)에 의해서 필드 효과 트랜지스터(43) 및 필드 산화물 층(42)를 오버레이시킨다. 실리콘 산화물 층(44)에 하부 배선(45a 및 45b)를 매립한다. 하부 배선(45a/45b)의 상부 표면은 실리콘 산화물 층(44)의 상부 표면과 실질적으로 동일한 평면에 있다. 그렇게 해서 생성된 구조가 도 7a에 도시되어 있다.
다음에, 두 종류의 감광성 폴리이미드를 제조한다. 제 1 감광성 폴리이미드는 제 2 감광성 폴리이미드보다 감광도가 낮다.
먼저, 하부 배선(45a 및 45b)과 실리콘 산화물 층(44)의 전체 표면 위에 제 1 감광성 폴리이미드를 깔고, 그 실리콘 산화물 층(44) 및 하부배선(45a/45b) 위에 제 1 감광성 폴리이미드층을 연장시킨다. 제 1 감광성 폴리이미드층(46)은 실리콘 산화물 층(44) 및 하부배선(45a/45b)의 동일 평면의 평평한 표면에 의해 두께가 균일하다.
스루홀을 위한 제 1 패턴의 광학 영상을 운반하는 광에 제 1 감광성 폴리이미드층(46)을 노출시키면, 도 7b에 도시된 바와 같이 제 1 감광성 폴리이미드층(46)에 제 1 패턴의 잠상(46a)가 형성된다. 제 1 감광성 폴리이미드층(46)의 균일한 두께에 의해서 제 1 감광성 폴리이미드층(46)으로 제 1 패턴을 정확히 이전시킨다.
잠상(46a)는 현상시키지 않고, 따라서, 제 1 감광성 폴리이미드층(46)의 상부 표면은 평평하고 매끄럽다. 도 7c에서 도시된 바와 같이 제 1 감광성 폴리이미드층(44) 위에 제 2 감광성 폴리이미드층(47)을 형성시킨다. 제 2 감광성 폴리이미드를 스프레드시키고, 제 1 감광성 폴리이미드층(41)위에 제 2 감광성 폴리이미드층(47)은 제 1 감광성 폴리이미드층(46)보다 감광도가 더 높으며 두께가 균일하다.
배선 홈을 위한 제 2 패턴의 광학 영상을 운반하는 광에 제 2 감광성 폴리이미드층(47)을 노출시키면, 제 2 감광성 폴리이미드층(47)에 제 2 잠상(47a)가 형성된다. 노출광의 양 또는 광의 강도 및 노출시간은, 노출광이 제 1 감광성 폴리이미드층(46)이 광을 감지하지 못하도록 하는 방식으로 적당히 조정한다. 이러한 이유 때문에, 제 2 패턴은 결코 제 1 감광성 폴리이미드층(46)으로 이전되지 않으며, 제 2 감광성 폴리이미드층(47)의 균일한 두께에 의해서 제 2 감광성 폴리이미드층(47)로 정확히 이전된다.
도 7d에 도시된 생성된 구조물을 현상액에 디핑시키고, 제 1 및 제 2 잠상(46a 및 47a)를 동시에 현상시킨다. 제 1 감광성 폴리이미드층(46)에 스루홀(46b)가 형성되지만, 제 1 잠상(46a)의 일부(46c)는 현상되지 않은 제 2 감광성 폴리이미드층(47)로 피복되기 때문에, 제 1 잠상(46)의 일부(46c)는 절대 현상되지 않는다. 한편, 제 2 잠상(47a)는 완전히 현상되고, 배선 홈(47b 및 47c)는 도 7e에 도시된 바와 같이 제 2 감광성 폴리이미드층(47)에 형성된다. 스루홀(46b)에 하부 배선(45b)를 노출시키고, 스루홀(46b)를 배선홈(47c)에 접속시킨다.
그 다음에, 화학적 증착을 사용하여, 도 7e에 도시된 바와 같이 생성되는 구조물의 전체 표면 상에 티타늄 질화물(TiN)을 퇴적시키고, 티타늄 질화물층을 그 노출된 표면 상에 지형학적으로 연장시킨다. 화학적 증착을 사용하여 티타늄 질화물층 상에 알루미늄을 추가로 퇴적시킨다. 그 알루미늄은 티타늄 질화물층에 의해서 정해진 개구를 채우고, 제 2 감광성 폴리이미드층(47)의 상부 표면 상에 알루미늄층으로 팽창시킨다. 제 2 감광성 폴리이미드층(47)이 노출될 때까지 그 알루미늄층 및 티타늄 질화물층을 화학적 기계적으로 연마시킨다. 그 결과, 도 7f에 도시된 바와 같이, 배선 홈(47b/47c) 및 스루홀(46b)에 티타늄 질화물의 배리이층(48a 및 48b), 알루미늄의 상부 배선(48c),(48d) 및 알루미늄의 수직 연계선(48e)이 유지 된다. 수직 연계선(48e)는 상부 배선(48d)와 융합된다. 집적 회로의 회로블록들 사이에 접속된 글로발 배선으로서 상부 배선 (48c/48d)이 사용된다. 제 1 및 제 2 감광성 폴리이미드층(46 및 47)은 레벨간 유기물 절연층과 함께 형성되고, 그 레벨간 유기물 절연층은 상부 레벨간 절연층(도시되지 않음)에 의해서 오버레이된다.
상기 설명으로부터 이해할 수 있듯이, 제 1 및 제 2 패턴은 각각 균일한 두께의 제 1 및 제 2 감광성 폴리이미드층(46 및 47)로 정확히 이전되고, 배선 홈(47b 및 47c)는 좁다. 이는 상부 배선(48c 및 48d)를 좁게 한다. 또한, 폴리이미드의 유전상수가 적다. 이러한 이유 때문에, 하부 배선(45a)가 상부 배선(48c)와 겹치더라도, 기생 커패시턴스는 적고, 상부 배선(48c/48d)는 고속으로 신호를 전파한다.
제 1 및 제 2 잠상(46a 및 47a)를 동시에 현상하며, 그 공정 단계는 선행 기술의 공정단계보다 더 적다. 상부 배선(48c 및 48d)는 제 2 감광성 폴리이미드층(47)내에 함침되고 신뢰성있다.
[제 2 실시예]
도 8a 내지 도 8h는 본 발명에 따른 또다른 공정순서를 설명하는 도면이다. 반도체 집적 회로 장치는 그 공정순서를 통해서 제조되지만, 다중 레벨 배선 구조만을 도 8a 내지 8g에 설명하였다. 이 경우에, 레벨간 절연층은 벤조사이클로부텐으로 형성된다. 그 벤조사이클로부텐은 적은 유전 상수를 갖는 유기 절연 재료로서 알려져 있으며, 그 유전상수는 2.7이다. 벤조사이클로부텐의 레벨간 절연층으로의 패턴 이전은 에칭 마스크를 필요로 하며, 그 에칭 마스크는 두 종류의 포지티브 포토-레지스트로 형성된다. 이 경우에, 감광성을 감소시키기 위해서 염료를 고 감광성 포토-레지스트와 혼합한다. 따라서, 한 종류의 포지티브 포토-레지스트는 그 염료를 함유하며, 그 감광도는 비교적 적다. 한편, 다른 종류의 포지티브 포토-레지스트는 그 염료를 함유하지 않으며, 큰 감광도를 갖는다. 그 염료를 함유하는 포지티브 포토-레지스트를 700 내지 800밀리초 동안 광에 노출시키는 동안, 그 염료를 함유하는 포지티브 포토-레지스트는 광을 감지하고, 그 안에 잠상이 형성된다. 한편, 고 감광성 포토-레지스트를 150 내지 200 밀리초 동안 광에 노출시키면, 고 감광성 포토-레지스트층에 잠상이 형성된다.
제 2 실시예를 수행하는 공정 순서는 반도체 기판(51)의 제조와 함께 시작되며, 반도체 기판(51)의 주요 표면을 절연층(52)로 덮는다. 절연층(52)를 실리콘 산화물층(53)으로 오버레이하고, 알루미늄의 하부 배선(54a 및 54b)는 그 실리콘 산화물층(53)으로 함침시킨다. 도 8a에 도시된 바와 같이, 하부 배선(54a 및 64b)의 상부 표면은 실리콘 산화물층(53)의 상부 표면과 동일 평면에 있으며, 하부 배선(54a 및 54b), 및 실리콘 산화물층(5)는 매끄러운 상부 표면을 형성한다.
그 매끄러운 상부 표면상으로 벤조사이클로부텐을 방사시키고 250 내지 300℃에서 질소 분위기에서 베이킹시켜서 레벨간 절연층(55)를 형성한다. 그 벤조사이클로부텐층은 바람직하게는 2000Å 내지 20000Å 두께의 범위이다. 이 경우에, 그 벤조사이클로부텐층은 10000Å 두께로 조절된다. 생성되는 구조물이 도 8b에 도시되어 있다.
그 다음, 염료-함유 포지티브 포토-레지스트를 레벨간 유기물 절연층(55)의 전체 표면 상에 스프레드시키면, 5000Å 두께의 제 1 포토-레지스트층(56)을 형성한다. 매끄러운 상부 표면은 제 1 포토-레지스트층(56)의 두께와 일치한다. 제 1 패턴을 운반하는 광에 제 1 포토-레지스트층(56)을 750밀리초 동안 노출시킴으로써 제 1 포토-레지스트층(56)으로 스루홀의 제 1 패턴을 광학적으로 이전시킨다. 일정한 두께에 의해서 제 1 포토-레지스트층(56)에 스루홀의 제 1 잠상(56a)가 정확히 형성된다. 생성되는 구조가 도 8c에 설명되어 있다. 잠상(56)의 형성 다음 후-노즐 제 1 포토-레지스트층을 베이킹시켜도 된다.
그 다음에, 제 1 포지티브 포토-레지스트층(56) 위에 고 감광성 포토-레지스트를 스프레드시키고, 그 제 1 감광성 포토-레지스트층(56)을 제 2 포지티브 포토-레지스트층(57)상에 오버레이시킨다. 제 1 잠상(56a)는 절대 현상하지 않고, 제 1 포지티브 포토-레지스트층(56)의 상부 표면은 매끄럽다. 이러한 이유 때문에, 제 2 포지티브 포토-레지스트층(57)은 두께가 일정하다. 이 경우, 제 2 감광성 포토-레지스트층(57)은 5000Å 두께로 조절된다.
배선 홈을 위한 제 2 패턴을 제 2 감광성 포토-레지스트층(57)로 광학적으로 이전시키고, 제 2 패턴을 운반하는 광은 도 8d에 도시된 바와 같이 일정한 두께로 제 2 감광성 포토-레지스트층(57)을 형성한다.
이 경우에, 제 2 포지티브 포토-레지스트층(57)을 150밀리초 동안 그 광에 노출시키면, 제 1 포지티브 포토-레지스트층(56)은 그 광을 감지하지 않는다. 그 노출광이 제 1 포지티브 포토-레지스트층(56)에 도달하더라도, 극히 얇은 표면부는 그 광을 감지하며, 광의 노출은 제 1 감광성 포토-레지스트층(56)에 심각한 영향을 끼치지 않는다.
제 2 포지티브 포토-레지스트층(57)로 패턴을 이전시킨 후, 제 2 포지티브 포토-레지스트층(57)을 약 100℃에서 베이킹시키면서 후-노출시켜도 된다.
그 다음에, 도 8e에 도시된 바와 같이, 현상 용액을 제 1 및 제 2 포지티브 포토-레지스트층(56 및 57)에 적용하고, 스루홀을 위한 제 1 패턴(56b) 및 배선 홈을 위한 제 2 패턴(56b/57c)를 각각 제 1 감광성 포토-레지스트(56)과 제 2 포지티브 포토-레지스트층(57)에 형성시킨다. 제 1 및 제 2 포토-레지스트층(56 및 57)은 복합 포지티브-레지스트 에칭 마스크를 함께 형성한다.
다음과 같은 또다른 공정순서를 사용하여 도 8 의 구조물을 만든다. 제 1 포지티브 포토-레지스트층(56)을 스루홀(56b)로 패턴화시키고, 다음에, 130℃에서 30분 동안 베이킹시킨다. 제 2 포지티브 포토-레지스트를 패턴화된 제 1 포토-레지스트층 상에 피복시킨다. 제 2 포토-레지스트는 제 1 포토-레지스트와 동일한 화학적 생성물이다. 제 2 포토-레지스트를 배선홈(57b/57c)로 패턴화시킨다.
제 1 잠상(56a)가 제 2 포지티브 포토-레지스트층(57)의 비노출부분 아래의 노출부를 갖더라도, 현상 용액은 그 노출된 부분에 도달하지 않으며, 배선 홈 아래에는 반드시 스루홀(56b)이 형성된다.
그 다음에, O2, CHF3및 Ar의 가스 혼합물을 사용하여 건식 에칭을 수행한다. 그 에칭 조건은 다음과 같다. 무선 주파수 전력은 200와트이고, 압력은 2밀리토르이다. O2-CHF3, O2-CF4및 O2-SF6의 가스 조성은 O2-CHF3-Ar과 유사한 에칭 특성을 달성한다. 전형적인 가스 조성은 산소 10%와 CHF390%이다. 에칭 조건은 벤조사이클로부텐, 염료-함유 포지티브 포토-레지스트 및 고감광성 포토-레지스트를 동일한 속도로 에칭시키는 방법으로 조절한다. 그 결과, 제 1 패턴(56b) 및 제 2 패턴(57b/57c)는 레벨간 유기물 절연층(55)로 이전되고, 도 8f에 도시된 바와 같이 레벨간 유기물 절연층(55)에 스루홀(55a) 및 배선 홈(55b/55c)가 형성된다. 하부배선(54b)를 스루홀(55a)에 노출시키고, 배선홈(55c)를 스루홀(55a)에 접속한다. 제 1 및 제 2 패턴(56b 및 57b/57c)를 레벨간 유기물 절연층(55)로 이전시키는 동안, 제 1 및 제 2 포지티브 포토-레지스트층(56 및 57)을 에칭시킨다.
화학적 증착방법을 사용하여 그 구조물의 전체 표면 상에 구리를 퇴적시킨다. 그 구리가 스루홀(55a) 및 배선 홈(55b/55c)를 채우고, 도 8g에 도시된 바와같이 구리층(58)로 팽창된다.
레벨간 유기물 절연층(55)가 노출될 때까지 화학적 기계적 연마를 사용함으로써 그 구리층(58)을 일정하게 제거하고, 그 연마 패드에 실리카를 함유하는 슬러리를 공급하여, 매끄러운 상부 표면을 생성한다. 그 결과, 도 8h에 도시된 바와 같이, 상부 배선(58a 및 58b)는 배선 홈(55b 및 55c)에 남아있게 되고, 그 상부 배선(58b)는 스루홀(55a)를 통해서 하부 배선(54b)와 접촉을 유지한다. 그 상부 배선(58a 및 58b)는 상부 레벨간 절연층(도시되지 않음)에 의해서 덮혀진다.
이해할 수 있겠지만, 간단한 공정 순서를 통해서 레벨간 유기물 절연층(55) 상에 복합 포토-레지스트 에칭 마스크가 형성된다. 감상의 현상을 하기 전에, 제 1 및 제 2 패턴을 각각 제 1 및 제 2 포지티브 포토-레지스트층(56 및 57)로 이전시키고, 배선 홈을 비정상적으로 넓히지 않는다. 그 결과, 상부 배선이 설계한 대로 좁고, 그 좁은 폭 및 벤조사이클로부텐의 적은 유전상수는 상부 배선(58a)에 연결된 기생 커패시턴스를 효과적으로 감소시킨다. 또한, 상부 배선(58a 및 58b)를 레벨간 유기물 절연층(55) 내에 함침시키면, 좀처럼 절단되지 않는다. 그렇게 하여, 본 발명에 따른 다중 레벨 배선 구조는 신뢰성있다.
[제 3 실시예]
도 9a는 본 발명에 따른 또다른 공정 순서를 설명하는 도면이다.
제 3 실시예를 수행하기 위한 반도체 집적 회로 장치는 제 2 실시예의 것과 상이한 다중 레벨 배선 구조를 갖는다. 제 3 실시예의 그 다중 레벨 배선 구조는 알루미늄으로부터 패턴화된 낮은 배선을 가지며, 하부 배선은 실리콘 산화물층으로 덮혀진다.
그 공정은 절연층(62)로 덮혀진 반도체 기판(61)의 제조로부터 시작된다. 알루미늄을 절연층(62) 상에 퇴적시키고, 그 알루미늄층을 석판인쇄술에 이어서 건식 에칭을 사용하여, 하부 알루미늄 배선(63a 및 63b)로 패턴화 시킨다. 화학적 증착방법을 사용하여 그 구조물의 전체 표면상에 실리콘 산화물을 퇴적시키고, 하부 알루미늄 배선(63a 및 63b)를 실리콘 산화물의 하부 레벨간 절연층(64)로 덮는다. 화학적 기계적 연마를 사용하여, 그 하부 레벨간 절연층(64) 상에 매끄러운 평탄한 표면을 생성 시킨다. 그 하부 레벨간 절연층(64)의 매끄러운 평탄한 표면 상에 벤조사이클로부텐을 방사시키고, 그 하부 레벨간 절연층(64)를 벤조사이클로부텐층(65)로 오버레이시킨다. 그 하부 레벨간 절연층(64) 및 벤조사이클로부텐층(65)는 조합하여 레벨간 절연 구조물(66)을 형성하고, 그렇게 해서 생성되는 구조를 도 9a에 나타내었다.
하부 감광성 포토-레지스트의 제 1 포토-레지스트층(67)을 벤조사이클로부텐층(65) 상에 적층시키고, 스루홀의 제 1 패턴을 제 1 포토-레지스트층(67)로 광학적으로 이전시킨다. 도 9b에 도시된 바와 같이, 제 1 포토-레지스트층(67) 내에 제 1 잠상(67a)이 형성된다.
제 1 포토-레지스트층(67) 상에 고 감광성 레지스트를 스프레드시키고, 제 1 포토-레지스트층(67)을 제 2 포토-레지스트(68)로 오버레이시킨다. 상부 배선을 위한 제 2 패턴을 제 2 포토-레지스트층(68)로 광학적으로 이전시키고, 도 9c에 도시된 바와 같이, 제 2 포토-레지스트층(68)에 제 2 잠상(68a)를 형성한다.
제 1 및 제 2 잠상(67a 및 68b)를 동시에 현성하고, 제 1 및 제 2 잠상(67a 및 68a)를 형성하는 부분을 제 1 및 제 2 포토-레지스트층(67 및 68)로부터 제거한다. 제 1 및 제 2 포토-레지스트층(67 및 68)에 스루홀과 홈이 형성된다. 제 1 및 제 2 포토-레지스트층(67 및 68)은 조합하여 복합 포토-레지스트 구조물을 형성하며, Ar-O2계에서 가스상 에칭제에 노출시킨다. 스루홀과 홈을 벤조사이클로부텐츠(65)로 이전시키면, 그 벤조사이클로부텐층(65)에 홀과 배선홈(65b 및 65c)가 형성된다. 배선 홈(65b 및 65c)는 벤조사이클로부텐층(65)의 상부 표면으로 개방되고, 그 홀은 배선 홈(65c)로 개방된다. 벤조사이클로부텐층(65)로 패턴을 이전시키는 동안 그 복합 포토-레지스트 구조물을 에칭시킨다. 에칭 마스크로서 벤조사이클로부텐층(65)를 사용하면, Ar-CF4계 가스상 에칭제를 사용하여 레벨간 절연층을 선택적으로 에칭시키고, 스루홀(65a)를 완성한다. 스루홀(65a)는 하부 단부에서 하부 배선(63b)로 개방되고, 상부 단부에서 배선 홈(65c)로 개방된다. 그렇게 생성되는 구조물이 도 9d에 설명되어 있다.
화학적 증착방법을 사용하여 그 구조물의 전체 표면 상에 구리를 퇴적시킨다. 그 구리가 스루홀(65a) 및 배선 홈(65b/65c)를 채우고, 구리층으로 팽창된다. 벤조사이클로부텐층(65)가 다시 노출될 때까지 그 구리층을 화학적 기계적으로 연마하면, 연계선(69a) 및 상부 배선(69a 및 69c)는, 도 9e에 도시된 바와 같이, 스루홀(65a) 및 배선 홈(65b/65c)에 남아 있게 된다. 상부 배선(69b 및 69c)를 상부 레벨간 절연층(도시되지 않음)에 의해서 오버레이시킨다.
다중 레벨 배선 구조 및 공정은 제 2 실시예의 모든 장점을 달성한다.
[제 4 실시예]
도 10은 본 발명에 따른 반도체 집적 회로 장치를 설명하는 도면이다. 도면에는 도시되지 않았지만, 반도체 집적 회로 장치 내에 다수개의 회로 블록(BL1,BL2,BL3,BL4 및 BL5)를 포함시키면, 필드 효과 트랜지스터(FET1,FET2 및 FET3)와 같은 회로 부품은 회로 블록(BL5)와 같은 각 회로블록을 형성한다. 국부 배선은 회로 블록들을 형성할 수 있도록 회로 부품과 접속하고, 글로발 배선은 그 회로 블록과 연계된다. 극히 좁은 영역들은 각각 회로 부품들에 할당되고, 국부 배선들은 소형 피치로 정렬된다. 이러한 이유 때문에, 가장 중요한 부분에서 더 작은 피치로 정렬되는 것이 우선한다. 반면, 수많은 회로 블록들은 반도칩을 대형화시키고, 그 대형 반도체 칩은 글로발 배선을 연장시킨다. 연장된 글로발 배선을 통해서 신호가 전파되고, 큰 시간 상수가 신호를 지연시킨다. 이러한 이유 때문에, 시간 상수를 줄이는 것이 글로발 배선에서 가장 중요한 기술이다.
제 4 실시예를 수행하기 위한 반도체 집적 회로 장치는 다중 레벨 배선 구조를 포함하며, 국부 배선 및 글로발 배선은 각각 하부 레벨과 상부 레벨에 할당된다. 국부 배선 및 글로발 배선은 각각 실리콘 산화물과 벤조사이클로부텐층에 매립시킨다.
그 반도체 집적 회로 장치는 다음과 같이 제조한다. 먼저, 격리된 절연체 영역(71)을 반도체 기판(72)에서 형성된 외호(moat)에 함침시킨다. 그 외호는 깊이가 3000Å 내지 5000Å이며, 저압 화학적 증착방법을 사용하여 그 구조물의 전체 표면상의 실리콘 산화물을 퇴적시킨다. 그 실리콘 산화물은 외호를 채우고, 실리콘 산화물로 팽창한다. 반도체 기판(72)가 다시 노출될 때까지 중성 실리카 슬러리를 사용하여 그 실리콘 산화물층을 화학적 기계적으로 연마시킨다. 격리된 절연체 영역(71)의 상부 표면은 반도체 기판(72)의 주요 표면과 동일한 평면에 있다. 격리된 절연체영역(71)은 회로 부품을 위한 활성 영역을 한정하며, 그 활성 영역의 일부(72a) 필드 효과 트랜지스터(FET2)에 할당된다.
그 다음에, 그 활성 영역(72a) 위에 필드 효과 트랜지스터(FET2)를 만들면, 실리사이드 구조를 갖는다. 그 구조물 전체에 걸쳐서 실리콘 산화물 또는 실리콘 질화물을 500Å의 두께로 퇴적시키고, 필드 효과 트랜지스터(FET2)를 실리콘 산화물층 또는 실리콘 질화물층(도시되지 않음)으로 덮는다.
실리콘 산화물/실리콘 질화물층 위에 5000Å 두께로 붕소-인-실리케이트 유리를 더 퇴적시키고, 실리콘 산화물/실리콘 질화물층을 붕소-인-실리케이트 유리층(74)로 오버레이시킨다. 붕소-인-실리케이트 유리층(74)를 재유출시키고, 800 내지 900℃에서 질소 분위기에서 어닐링시킨다. 실리카 슬러리를 사용하여 붕소-인-실리케이트 유리층(74)를 화학적 기계적으로 연마시키고, 그 화학적 기계적 연마는 붕소-인-실리케이트 유리층(74)의 평평한 표면을 생성한다.
그 다음에, 석판인쇄술에 이어서 에칭시킴으로써, 붕소-인-실리케이트 유리층(74)에 접촉 홀(74a, 74b 및 74c)를 형성시킨다. 필드 효과 트랜지스터(73)의 소스 및 드레인 영역(73a 및 73b)를 그 접촉 홀(74a,74b 및 74c)에 노출시키고, 접촉홀(74b)를 필드 효과 트랜지스터(73)의 게이트 전극(73c)의 상부 표면쪽으로 개방시킨다.
콜리메이트 스퍼터링을 사용하여 그 구조물의 전체 표면 상에 100 내지 500Å 두께로 티타늄 및 티타늄 질화물을 퇴적시키면, 그 티타늄층 및 티타늄 질화뮬층은 배리어층(도시되지 않음)을 형성한다. 그 배리어층은 접촉 홀(74a) 내지 (74c)의 내부 표면을 덮으며, 화학적 증착법을 사용하여, 배리어층 위에 텅스텐을 퇴적시킨다. 그 텅스텐은 접촉홀(74a 내지 74c)에 배리어층에 의해서 한정된 제 2 접촉홀을 채우고, 텅스텐층으로 팽창한다. 붕소-인-실리케이트층(74)가 다시 노출될 때까지, pH9의 실리카슬러리를 사용하여 화학적으로 기계적으로 그 텅스텐층을 연마시킨다. 그 결과, 텅스텐 플러그(75a, 75b 및 75c)는 그 제 2 접촉홀 내에 남아있게 되고, 각각 소스 영역(73a), 게이트 전극(73c) 및 드레인 영역(73b)에 전기적으로 접속된다.
다음에, 붕소-인-실리케이트 유리층(74) 위에 국부 배선을 형성시킨다. 먼저, 화학적 증착을 사용하여 붕소-인-실리케이트 유리층(74) 위에 실리콘 산화물을 5000Å 두께로 퇴적시키고, 그 붕소-인-실리케이트 유리층(74)를 제 1 실리콘 산화물층(75)에 의해서 오버레이시킨다. 제 1 실리콘산화물층(75)에 제 1 배선 홈(75a, 75b 및 75c)을 형성시키고, 콜리메이트 스퍼터링을 사용하여 그 구조물의 전체 표면 상에 500Å 두께로 티타늄 질화물을 퇴적시킨다. 그 티타늄 질화물층(도시되지 않음)을 지형학적으로 연장시키고, 각각 배선 홈(75a 내지 75c)에 제 2 배선 홈을 정한다. 고온 스퍼터링을 사용하여 티타늄 질화물층 위에 8000Å 두께로 알루미늄을 성장시킨다. 그 알루미늄은 배선 홈을 채우고, 알루미늄층으로 팽창한다.
제 1 실리콘 산화물층(75)가 다시 노출될 때까지, 화학적 기계적 연마를 하며 알루미늄층과 티타늄 질화물층을 제거하고, 그 화학적 기계적 연마에서 실리카 슬러리를 사용한다. 다음에 제 1 하부 배선(76a, 76b 및 76c)를 제 2 홈에 형성시킨다.
다음에, 그 구조물의 전체 표면 상에 10000Å 두께로 실리콘 산화물을 퇴적시키고, 제 2 실리콘 산화물층(77)을 제 1 실리콘 산화물층(75)상에 적층시킨다. 제 2 실리콘 산화물층(77)에 스루홀 및 제 2 배선홈을 형성하고, 500Å 두께로 티타늄 질화물을 퇴적시킨다. 티타늄 질화물층은 지형학적으로 연장되고, 제 2 실리콘 산화물층(77)에 형성된 배선 홈 및 스루홀에 형성된 제 2 배선홈 및 제 2 스루홀을 한정한다.
고온 스퍼터링을 사용하여 알루미늄을 성장시킨다. 그 알루미늄은 제 2 스루홀 및 제 2 배선 홈을 채우고, 알루미늄층으로 팽창된다. 제 2 실리콘 산화물이 다시 노출될 때까지 알루미늄층을 화학적으로 기계적으로 연마시킨다. 그 결과, 수직 연계선(78a, 78b 및 78c), 및 제 2 하부 배선(78d)가 그 제 2 스루홀과 제 2 배선 홈에 남아있게 된다. 제 1 및 제 2 배선(75a 내지 75c 및 78d)는 하부 배선 구조를 형성한다. 제 1 하부 배선(76a 내지 76c)를 연계선(75a 내지 75c)를 통해서 소스 영역(73a), 게이트전극(73c) 및 드레인(73b)에 접속하고, 수직 연계선(78a 내지 78c)를 각각 제 1 하부 배선(76a 내지 76c)에 접촉을 유지시킨다.
마지막으로, 다음과 같이 제 2 실리콘 산화물층(77) 상에 글로발 배선을 형성시킨다. 제 2 실리콘 산화물층(77) 상에 벤조사이클로부텐을 스프레드시키고, 제 2 실리콘 산화물층(77) 상에 벤조사이클로부텐층(79)를 적층시킨다.
벤조사이클로부텐층(79) 상에 저감광성 포토-레지스트층을 형성하고, 스루홀을 위한 제 1 패턴을 저 감광성 포토-레지스트층으로 광학적으로 이전시켜서, 제 1 잠상을 형성한다. 저 감광성 포토-레지스트층 위에 고감광성 포토-레지스트층을 형성하고, 배선 홈을 위한 제 2 패턴을 고 감광성 포토-레지스트층으로 광학적으로 이전시켜서, 제 2 잠상을 형성한다. 제 1 및 제 2 잠상을 동시에 현상하고, 벤조사이클로부텐층(79) 상에 복합 포토-레지스트 에칭 마스크를 형성한다. 건식 에칭을 사용하여, 스루홀을 위한 패턴 및 배선 홈을 위한 패턴을 벤조사이클로부텐층(79)로 이전시키고, 벤조사이클로부텐층(79)에 스루홀과 배선홈을 형성한다. 벤조사이클로부텐층(79)로 패턴을 이전시키는 동안 복합 포토-레지스트 에칭 마스크를 제거한다.
화학적 증착법을 사용하여 구리를 퇴적시킨다. 그 구리는 스루홀과 배선 홈을 채우고, 구리층으로 팽창한다. 구리층을 화학적 기계적으로 연마시키고, 그 스루홀과 배선 홈에 연계선 및 제 1 상부 배선(80a, 80b, 80c 및 80d)를 형성한다.
벤조사이클로부텐층(79) 위에 1000Å 두께로 실리콘 질화물을 퇴적시키고, 그 벤조사이클로부텐층(79) 위에 실리콘 질화물층(81)을 적층시킨다. 벤조사이클로부텐층의 형성, 복합 포토-레지스트 에칭 마스크로부터의 패턴 이전, 및 구리 연계선과 구리 배선의 형성을 반복하여, 벤조사이클로부텐층(83)에 제 2 상부 배선 및 연계선(82a, 82b, 82c 및 82d)를 형성시킨다. 실리콘 질화물층(81)은 항상 필요한 것은 아니다. 벤조사이클로부텐층(83) 상에 실리콘 질화물층(83)을 퇴적시키고, 실리콘 산화물층(84)는 조합하여 패시베이션 층(passivation layer)을 형성하고, 그 패시베이션 층은 구리 배선(82a 내지 82d)가 원치않는 산화를 하는 것을 방지해준다.
실리콘 산화물층(74 및 75)에 하부 배선을 형성하고, 극히 작은 피치로 정렬한다. 반면, 상부 배선은 낮은 저항성의 구리고 형성되고, 레벨간 절연층(79 및 83)은 벤조사이클로부텐으로 형성된다. 이러한 이유 때문에, 각 상부 배선에 연결된 기생 커패시턴스는 신호가 고속으로 전파될 만큼 적다.
[발명의 효과]
본 발명의 특정 실시예를 도시하고 설명하였지만, 본 발명의 범위를 벗어나지 않고 여러 가지 변형 및 수정이 가능하다는 것은 당 업계의 숙련자들에게 명백할 것이다.
예를들면, 도 8a 내지 도 8h에 도시된 공정 순서에서 두 종류의 네가티브 포토-레지스트가 사용될 수도 있다. 광-증감제를 선택적으로 휘발시킴으로써 하부 포토-레지스트층과 상부 포토-레지스트층 사이에 감광도의 차이를 적용할 수도 있다. 상세하게는, 하부 포토-레지스트층으로부터 광-증감제를 휘발시키면, 하부 포토-레지스트층의 광감도가 감소한다. 반면, 하부 포토-레지스트층으로 패턴을 이전시킨 후, 광-증감제의 휘발없이 하부 포토-레지스트층 상에 상부 포토-레지스트층을 적층시킨다. 상부 포토-레지스트층을 패턴을 이전시키는 것은 하부 포토-레지스트층에 영향을 끼치지 않는다.
제 2 실시예에서, 레벨간 유기물 절연층(55) 위에 구리층을 직접 퇴적시킨다. 그러나, 100 내지 300Å 두께의 티타늄 질화물의 배리어층을 레벨간 유기물 절연층(55)와 구리층(58) 사이에 삽입할 수도 있으며, 이는 하부 알루미늄 배선이 그 구리와 바람직하지 않은 반응을 하는 것을 방지해준다.

Claims (16)

  1. 적어도 하나의 회로 부품; 및 적어도 하나의 하부 배선(45a 및 45b), 상기 적어도 하나의 하부 배선 상에 형성된 레벨간 절연 구조물, 상기 레벨간 절연 구조물에 형성되고 상기 적어도 하나의 하부 배선과 접촉을 유지하는 연계선(48e), 및 상기 레벨간 절연 구조물에 형성된 다수개의 상부 배선(48c) 및 (48d)(여기서, 다수개의 상부 배선 중의 하나는 상기 연계선과 접촉을 유지함)을 포함하고 집적회로를 형성하기 위한 적어도 하나의 회로 부품에 연결된 다중 레벨 배선 구조물을 포함하는 반도체 집적 회로 장치에 있어서, 상기 레벨간 절연 구조물이, 제 1 감광성 유기 재료로 형성되고 상기 적어도 하나의 하부 배선상에 있으며 상기 연계선으로 채워진 홀(46b)를 갖는 하부 레벨간 절연층(46), 및 상기 제 1 감광성 유기 재료보다 감광성이 높은 제 2 감광성 유기재료로 형성되고 상기 다수개의 상부 배선에 의해서 점유된 다수개의 홈(47b 및 47c)를 갖는 상부 레벨간 절연층(47)을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
  2. 제 1 항에 있어서, 상기 하부 레벨간 절연층(46) 아래에 레벨간 무기물 절연층(44)를 추가로 포함하고, 상기 적어도 하나의 하부 배선은 상기 하부 레벨간 절연층의 상부 표면과 실질적으로 동일한 평면의 상부 표면을 갖도록 하는 방식으로 상기 레벨간 무기물 절연층 내에 함침된 것임을 특징으로 하는 반도체 집적 회로 장치.
  3. 제 2 항에 있어서, 상기 레벨간 무기물 절연층(44)가 실리콘 산화물로 형성되고, 상기 하부 레벨간 절연층(46) 및 상기 상부 레벨간 절연층(47)은 각각 저 감광성 폴리이미드 및 고 감광성 폴리이미드로 형성된 것임을 특징으로 하는 반도체 집적 회로 장치.
  4. 제 2 항에 있어서, 상기 하부 레벨간 절연층(46)이 상기 적어도 하나의 하부 배선(45b)의 상부 표면 및 상기 레벨간 무기물 절연층(44)의 상부 표면 상에 형성되고, 상기 상부 레벨간 절연층(47)이 형성되는 평평한 표면을 가짐을 특징으로 하는 반도체 집적 회로 장치.
  5. 제 1 항에 있어서, 상기 적어도 하나의 하부 배선이 회로 블록의 회로 부품들 사이에 접속되고, 상기 다수개의 상부 배선이 상기 회로 블록과 다른 블록 사이에서 접속된 것임을 특징으로 하는 반도체 집적 회로 장치.
  6. 각각 다수개의 회로 부품(FET1, FET2, FET3)을 갖는 다수개의 회로 블록(BL1, BL2, BL3, BL4, BL5); 및 집적 회로를 형성하기 위한 상기 적어도 하나의 부품 회로에 연결된 다중 레벨 배선 구조물을 포함하는 반도체 집적 회로 장치에 있어서, 상기 다중 레벨 배선 구조물이 상기 다수개의 회로 블록 중의 하나의 다수개의 회로 부품 중의 두 개를 연계시키기 위한 레벨간 무기물 절연층(53, 64, 77)에 삽입되고 상기 레벨간 무기물 절연층과 함께 평평한 상부 표면을 형성하는 적어도 하나의 하부 배선(54b, 63b 78a), 상기 레벨간 무기물 절연층 상에 형성되고 그의 상부 표면으로 개방된 홈과 그의 하부 단부에서 상기 적어도 하나의 하부 배선에 개방되고 그의 상부 단부에서 상기 홈에 개방된 스루홀을 갖는 레벨간 유기물 절연층(79), 상기 스루홀 내에 형성되고 상기 적어도 하나의 하부 배선과 접촉을 유지하는 연계선(58b; 69a의 하부; 80a의 하부), 및 상기 다수개의 회로 블록 증의 하나와 상기 다수개의 회로 블록 중의 다른 것을 연계시키기 위한 상기 연계선과 접촉을 유지하고 있고 상기 홈내에 형성된 적어도 하나의 배선(58b; 69c의 상부; 80a의 상부)를 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
  7. 제 6 항에 있어서, 상기 레벨간 유기물 절연층(55, 65, 79) 및 상기 적어도 하나의 상부 배선(58b; 69c의 상부; 80a의 상부)이 각각 벤조사이클로부텐 및 구리로 형성된 것임을 특징으로 하는 반도체 집적 회로 장치.
  8. 제 7 항에 있어서, 상기 다중 레벨 배선 구조가, 적어도 하나의 하부배선이 함침된 무기물 절연층(64)를 추가로 포함하고, 상기 연계선이 상기 무기물 절연층에 형성된 홀을 통과하여 적어도 하나의 하부 배선과 접촉을 유지하는 것을 특징으로 하는 반도체 집적 회로 장치.
  9. a) 기판(32, 41, 51, 61, 72)를 제조하는 단계,
    b) 상기 기판 상에 적어도 하나의 하부 배선(38, 45b, 54b, 63b, 78a)를 형성하는 단계,
    c) 상기 기판 상에 제 1 감광성 재료로 형성된 제 1 감광층(33, 46, 56) (67, 79)를 형성하는 단계,
    d) 상기 제 1 감광층으로 제 1 패턴(33a, 46a, 56a 67a)를 광학적으로 이전시켜서 그 안에 제 1 의 잠상을 형성하는 단계,
    e) 상기 제 1 감광층 상에 상기 제 1 의 감광성 재료보다 감광도가 높은 제 2 감광성 재료로 형성된 제 2 감광층(34, 47, 57, 68, 79)를 형성하는 단계,
    f) 제 2 패턴(34a, 47a, 57a)를 상기 제 2 감광층으로 광학적으로 이전시켜서 상기 제 1 감광층에 대한 실질적인 광학적 영향 없이 그 안에 제 2 잠상을 형성하는 단계,
    g) 상기 제 1 잠상 및 제 2 잠상을 동시에 현상하여 패턴화된 구조(35, 37, 46, 56, 57)를 형성하는 단계; 및
    h) 상기 패턴화된 구조를 사용하여, 적어도 하나의 하부 배선, 레벨간 절연층, 적어도 하나의 하부 배선과 접촉을 유지하고 상기 제 1 잠상에 상응하는 구조를 갖는 적어도 하나의 연계선, 및 상기 제 2 잠상에 상응하는 각 구조를 갖는 다수개의 상부 배선(여기서, 다수개의 상기 배선 중의 하나는 상기 연계선과 접촉을 유지함)을 포함하는 다중 레벨 배선 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  10. 제 9 항에 있어서, 상기 단계 h)가,
    h-1) 상기 제 1 잠상에 상응하는 스루홀(46b) 및 상기 다수개의 상부 배선에 상응하는 홈(47b, 47c)를 채우고, 상기 패턴화된 구조물 상의 도전층으로 팽창하도록 도전성 재료(36)을 퇴적시키는 부-단계, 및
    h-2) 상기 홈에 다수개의 상부 배선(36a/36b의 상부; 48c/48d) 및 상기 적어도 하나의 스루홀 내에 적어도 하나의 연계선(36, 48e의 하부)을 형성하도록 상기 패턴화된 구조물이 다시 노출될 때까지 상기 도전층을 균일하게 제거하는 부-단계를 포함하는 것을 특징으로 하는 반도체 집적 회로장치의 제조방법.
  11. 제 10 항에 있어서, 상기 제 1 감광 재료 및 상기 제 2 감광 재료가 각각 저 감광성 폴리이미드 및 고 감광성 폴리이미드이고, 상기 레벨간 절연층이 부분적으로는 상기 저 감광성 폴리이미드로 형성되고, 부분적으로는 상기 고 감광성 폴리이미드로 형성되는 것임을 특징으로 하는 제조방법.
  12. 제 10 항에 있어서, 상기 도전층(36)은 화학적 기계적 연마 기술을 사용하므로 균일하게 제거되는 것을 특징으로 하는 제조방법.
  13. 제 9 항에 있어서, 상기 레벨간 절연층(31', 55,65)는 유기 재료로 형성되고, 상기 단게 h)는,
    h-1) 배치가 레벨간 절연층으로 이전되는 동안 제거되는 상기 패턴화된 구조의 배치를 상기 레벨간 절연층으로 이전시키기 위해, 상기 제 1 감광재료, 상기 제 2 감광재료 및 상기 유기 재료 사이에서 에칭 속도가 동일한 에칭제를 사용하여 상기 레벨간 절연층(31',55,65)을 에칭시키는 부-단계,
    h-2) 상기 제 1 잠상에 상응하는 적어도 하나의 스루홀 및 상기 다수개의 상부 배선에 상응하는 홈을 채우고 상기 패턴화된 구조물 상의 도전층으로 팽창시키기 위해서 상기 레벨간 절연층 상에 도전성 물질(39, 58)을 퇴적시키는 부-단계, 및
    h-3) 상기 홈 내에 다수개의 상부 배선 및 적어도 하나의 스루홀 내에 적어도 하나의 연계선을 형성하도록 하기 위해서 상기 패턴화된 구조가 다시 노출될 때까지 상기 도전층(39, 58)을 일정하게 제거하는 단계를 포함하는 것을 특징으로 하는 제조방법.
  14. 제 13 항에 있어서, 상기 유기 재료, 상기 제 1 감광성 재료 및 상기 제 2 감광성 재료가 각각 벤조사이클로부텐, 염료-함유 포토-레지스트 및 염료를 함유하지 않는 고 감광성 포토-레지스트임을 특징으로 하는 제조방법.
  15. 제 14 항에 있엇, 상기 에칭제가, 벤조사이클로부텐, 염료-함유 포토-레지스트 및 감광성 포토-레지스트를 에칭시키기 위해 산소 플라즈마를 형성할 수 있는 산소-함유 가스 혼합물임을 특징으로 하는 제조방법.
  16. 제 13 항에 있어서, 에칭 마스크로서 상기 레벨간 절연층을 사용하여, 상기 단계 h)가 상기 부-단계 h-1)과 상기 부-단계 h-2)사이에 적어도 하나의 배선을 피복하는 무기물 절연층(64)을 선택적으로 에칭시키는 것을 포함함을 특징으로 하는 제조방법.
KR1019960033112A 1995-08-10 1996-08-09 기생 커패시턴스가 낮은 소형 다중 레벨 배선 구조를 갖는 반도 체 집적 회로 장치 및 그의 제조 방법 KR100215613B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7224539A JP2845176B2 (ja) 1995-08-10 1995-08-10 半導体装置
JP95-224539 1995-08-10

Publications (1)

Publication Number Publication Date
KR100215613B1 true KR100215613B1 (ko) 1999-08-16

Family

ID=16815391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033112A KR100215613B1 (ko) 1995-08-10 1996-08-09 기생 커패시턴스가 낮은 소형 다중 레벨 배선 구조를 갖는 반도 체 집적 회로 장치 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US5717251A (ko)
JP (1) JP2845176B2 (ko)
KR (1) KR100215613B1 (ko)
GB (1) GB2304231B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307633A (ja) * 1997-11-17 1999-11-05 Sony Corp 低誘電率膜を有する半導体装置、およびその製造方法
US5872393A (en) * 1995-10-30 1999-02-16 Matsushita Electric Industrial Co., Ltd. RF semiconductor device and a method for manufacturing the same
JPH09283751A (ja) * 1996-04-11 1997-10-31 Toshiba Corp 半導体装置およびその製造方法
JP2809200B2 (ja) 1996-06-03 1998-10-08 日本電気株式会社 半導体装置の製造方法
JPH1065118A (ja) * 1996-08-19 1998-03-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW377495B (en) 1996-10-04 1999-12-21 Hitachi Ltd Method of manufacturing semiconductor memory cells and the same apparatus
JPH10135425A (ja) * 1996-11-05 1998-05-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10150198A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
JP3600393B2 (ja) * 1997-02-10 2004-12-15 株式会社東芝 半導体装置及びその製造方法
DE19811023A1 (de) * 1997-03-31 1998-10-01 Hewlett Packard Co Laminiertes Dielektrikum für verlustarme, passive Komponenten
US5970375A (en) * 1997-05-03 1999-10-19 Advanced Micro Devices, Inc. Semiconductor fabrication employing a local interconnect
WO1999050903A1 (fr) * 1998-03-30 1999-10-07 Hitachi, Ltd. Circuit integre a semi-conducteur et procede de fabrication correspondant
TW367603B (en) * 1998-06-20 1999-08-21 United Microelectronics Corp Electrostatic discharge protection circuit for SRAM
JP3219056B2 (ja) 1998-08-12 2001-10-15 日本電気株式会社 有機絶縁膜の加工方法
JP2000150516A (ja) * 1998-09-02 2000-05-30 Tokyo Electron Ltd 半導体装置の製造方法
DE69828968D1 (de) * 1998-09-25 2005-03-17 St Microelectronics Srl Verbindungsstruktur in mehreren Ebenen
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6429132B1 (en) * 1998-12-23 2002-08-06 Aurora Systems, Inc. Combination CMP-etch method for forming a thin planar layer over the surface of a device
US6420251B1 (en) * 1999-01-05 2002-07-16 Trw Inc. Method for fabricating a microelectronic integrated circuit with improved step coverage
US6329695B1 (en) * 1999-01-06 2001-12-11 Advanced Micro Devices, Inc. Merged sidewall spacer formed between series-connected MOSFETs for improved integrated circuit operation
JP2000311939A (ja) 1999-04-27 2000-11-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6444138B1 (en) 1999-06-16 2002-09-03 James E. Moon Method of fabricating microelectromechanical and microfluidic devices
JP3430091B2 (ja) 1999-12-01 2003-07-28 Ｎｅｃエレクトロニクス株式会社 エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置
US6653244B2 (en) * 2001-09-19 2003-11-25 Binoptics Corporation Monolithic three-dimensional structures
JP2003297919A (ja) * 2002-03-29 2003-10-17 Toshiba Corp 半導体装置の製造方法
US20040132280A1 (en) * 2002-07-26 2004-07-08 Dongbu Electronics Co. Ltd. Method of forming metal wiring in a semiconductor device
KR100506940B1 (ko) * 2003-08-07 2005-08-05 삼성전자주식회사 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는방법
JP2005057252A (ja) * 2003-08-07 2005-03-03 Samsung Electronics Co Ltd 感光性ポリイミド膜を有する半導体装置の製造方法及びそれにより製造される半導体装置
TWI285938B (en) * 2003-08-28 2007-08-21 Fujitsu Ltd Semiconductor device
KR100629359B1 (ko) * 2005-08-09 2006-10-02 삼성전자주식회사 감광성 폴리이미드막을 사용하여 반도체소자를 제조하는방법들 및 그에 의해 제조된 반도체소자들
US8258057B2 (en) * 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
JP2008270277A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp 位置ずれ検出パターン、位置ずれ検出方法および半導体装置
US9186136B2 (en) * 2009-12-09 2015-11-17 Covidien Lp Surgical clip applier
JP5966808B2 (ja) * 2012-09-21 2016-08-10 三菱電機株式会社 半導体装置の製造方法
US11749563B2 (en) * 2018-06-27 2023-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Interlayer dielectric layer
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect
CN110828372A (zh) * 2019-11-11 2020-02-21 武汉新芯集成电路制造有限公司 金属引线、半导体器件及其制作方法
US11476387B2 (en) 2019-11-22 2022-10-18 Tectus Corporation Ultra-dense array of LEDs with half cavities and reflective sidewalls, and hybrid bonding methods
US11127881B2 (en) 2019-11-22 2021-09-21 Tectus Corporation Ultra-dense array of LEDs with half cavities and reflective sidewalls

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01220829A (ja) * 1988-02-29 1989-09-04 Nec Corp パターン形成方法
JPH01302842A (ja) * 1988-05-31 1989-12-06 Nec Corp 多層配線構造の半導体装置
JPH02208933A (ja) * 1989-02-08 1990-08-20 Mitsubishi Electric Corp コンタクトホールの形成方法
JPH02235359A (ja) * 1989-03-09 1990-09-18 Oki Electric Ind Co Ltd 多層配線形成方法
JP3126726B2 (ja) * 1990-11-30 2001-01-22 株式会社日立製作所 配線構造体とその製造方法
US5229257A (en) * 1990-04-30 1993-07-20 International Business Machines Corporation Process for forming multi-level coplanar conductor/insulator films employing photosensitive polymide polymer compositions
DE69123175T2 (de) * 1990-05-31 1997-04-03 Canon Kk Verfahren zur Verdrahtung einer Halbleiterschaltung
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
JP2894165B2 (ja) * 1993-07-24 1999-05-24 ヤマハ株式会社 半導体装置
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5366911A (en) * 1994-05-11 1994-11-22 United Microelectronics Corporation VLSI process with global planarization
US5625232A (en) * 1994-07-15 1997-04-29 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5471093A (en) * 1994-10-28 1995-11-28 Advanced Micro Devices, Inc. Pseudo-low dielectric constant technology
US5550405A (en) * 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS

Also Published As

Publication number Publication date
JP2845176B2 (ja) 1999-01-13
US5717251A (en) 1998-02-10
GB2304231B (en) 2000-02-23
GB9616894D0 (en) 1996-09-25
JPH0955429A (ja) 1997-02-25
GB2304231A (en) 1997-03-12

Similar Documents

Publication Publication Date Title
KR100215613B1 (ko) 기생 커패시턴스가 낮은 소형 다중 레벨 배선 구조를 갖는 반도 체 집적 회로 장치 및 그의 제조 방법
US6127096A (en) Method for reducing photolithographic steps in a semiconductor interconnect process
US5753417A (en) Multiple exposure masking system for forming multi-level resist profiles
US6121129A (en) Method of contact structure formation
US5643833A (en) Method of making a contact hole in a semiconductor device
US6448652B1 (en) Interconnect structure with a dielectric layer conforming to the perimeter of a wiring layer
KR100475472B1 (ko) 콘택트홀의에칭방법
US6372647B1 (en) Via masked line first dual damascene
KR100552816B1 (ko) 포토 마스크 및 그 제조방법과 포토 마스크를 이용한반도체 소자의 배선 형성방법
JP2000323570A (ja) 半導体装置及びその製造方法
GB2340306A (en) Semiconductor integrated circuit device
JPS6214095B2 (ko)
JPH11289010A (ja) 多層配線の形成方法
KR100235959B1 (ko) 반도체소자의 금속배선 제조방법
KR100333537B1 (ko) 반도체소자의콘택제조방법
KR0155864B1 (ko) 반도체 장치의 배선 방법
KR100351892B1 (ko) 다층 배선의 형성 방법
JPH0230113A (ja) 半導体集積回路装置
JPH07221198A (ja) キャパシタの下層電極形成方法
KR19980077600A (ko) 미세 콘택홀 형성방법
JPH04345016A (ja) 半導体装置の製造方法
KR19980030049A (ko) 반도체소자의 금속배선 제조방법
KR20010003289A (ko) 반도체장치의 배선연결부 형성방법
JPH0786203A (ja) 半導体装置
JPH0969563A (ja) 半導体素子のビアコンタクト形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 18

EXPY Expiration of term