KR100552816B1 - 포토 마스크 및 그 제조방법과 포토 마스크를 이용한반도체 소자의 배선 형성방법 - Google Patents

포토 마스크 및 그 제조방법과 포토 마스크를 이용한반도체 소자의 배선 형성방법 Download PDF

Info

Publication number
KR100552816B1
KR100552816B1 KR1020040054326A KR20040054326A KR100552816B1 KR 100552816 B1 KR100552816 B1 KR 100552816B1 KR 1020040054326 A KR1020040054326 A KR 1020040054326A KR 20040054326 A KR20040054326 A KR 20040054326A KR 100552816 B1 KR100552816 B1 KR 100552816B1
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
etching
exposing
wiring
Prior art date
Application number
KR1020040054326A
Other languages
English (en)
Other versions
KR20060005503A (ko
Inventor
이기민
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040054326A priority Critical patent/KR100552816B1/ko
Priority to JP2004382008A priority patent/JP2006032899A/ja
Priority to DE102004063519A priority patent/DE102004063519A1/de
Priority to US11/024,741 priority patent/US20060014381A1/en
Publication of KR20060005503A publication Critical patent/KR20060005503A/ko
Application granted granted Critical
Publication of KR100552816B1 publication Critical patent/KR100552816B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1021—Pre-forming the dual damascene structure in a resist layer

Abstract

본 발명의 목적은 듀얼 다마신 공정에 의한 배선 형성시 1 개의 마스크만으로 다마신 구조 형성을 가능케하여 공정을 단순화하고 제조비용을 절감하는 것이다.
본 발명의 목적은 반도체 기판 상에 층간절연막을 증착하는 단계; 층간절연막 상에 포토레지스트막을 도포하는 단계; 포토레지스트막을 노광한 후 현상하여 층간절연막을 일부 노출시키는 다마신 구조를 가지는 포토레지스트 패턴을 형성하는 단계; 및 포토레지스트 패턴을 이용하여 층간절연막을 식각하여 배선홀과 콘택홀을 동시에 형성하여 기판을 일부 노출시키는 다마신 구조를 형성하는 단계를 포함하는 반도체 소자의 배선 형성방법에 의해 달성될 수 있다. 여기서, 포토레지스트막의 노광은 배선홀에 대응하는 트렌치와 콘택홀에 대응하는 홀이 구비된 패턴이 형성된 포토 마스크를 이용하여 수행한다. 또한, 층간절연막의 식각은 상기 포토레지스트 패턴과의 식각선택비가 약 4 내지 7 정도인 조건으로 수행한다.
포토 마스크, 다마신 구조, 구리, 배선, PSM

Description

포토 마스크 및 그 제조방법과 포토 마스크를 이용한 반도체 소자의 배선 형성방법{Photo mask, method of manufacturing the same and method of forming interconnection line in semiconudctor device using the photo mask}
도 1a 내지 도 1c는 본 발명의 실시예에 따른 포토 마스크 제조방법을 설명하기 위한 순차적 공정 사시도.
도 2는 본 발명의 실시예에 따른 포토 마스크를 나타낸 단면도.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 소자의 구리 배선 형성방법을 설명하기 위한 순차적 공정 단면도.
본 발명은 반도체 제조 기술에 관한 것으로, 특히 포토 마스크 및 그 제조방법과 이러한 포토마스크를 이용한 반도체 소자의 배선 형성방법에 관한 것이다.
일반적으로, 배선 기술은 집적회로(Integrated Circuit; IC)에서 트랜지스터의 상호 연결회로, 전원공급 및 신호전달의 통로를 구현하는 기술을 말한다.
이러한 배선 재료로 주로 알루미늄(Al)을 사용하였지만, 반도체 소자의 고집적화 및 고속화 추세에 따른 선폭 감소로 인해 배선 및 콘택 저항이 증가하고 일렉 트로마이크레이션(ElectroMigration; EM) 등의 문제가 야기되면서, 구리(Cu) 배선에 대한 연구가 활발히 진행되고 있다.
구리는 알루미늄에 비해 약 62%의 낮은 저항을 가질 뿐만 아니라 EM에 대한 저항성이 커서 고집적 및 고속 소자에서 우수한 배선 신뢰성을 얻을 수 있다.
반면, 알루미늄과는 달리 건식식각이 불가능하기 때문에, 층간절연막에 콘택홀 및 배선홀을 포함하는 다마신 구조를 형성하는 듀얼 다마신(dual damascene) 공정에 의해 배선을 형성하여야 한다.
이러한 듀얼 다마신 공정은 반도체 기판 상에 제 1 및 제 2 층간절연막을 순차적으로 증착하고, 제 1 마스크를 이용한 포토리소그라피 및 식각공정에 의해 제 2 층간절연막을 식각하여 배선홀을 형성하고 세정을 수행한 다음, 제 2 마스크를 이용한 포토리소그라피 및 식각공정에 의해 제 1 층간절연막을 식각하여 기판을 노출시키는 콘택홀을 형성하고 세정을 수행하는 과정으로 이루어진다.
이와 같이, 듀얼 다마신 공정을 수행하기 위해서는 서로 다른 2개의 마스크가 요구될 뿐만 아니라 2회의 포토리소그라피 및 식각공정과 2회의 세정공정이 요구되므로 마스크 오정렬이 발생할 가능성이 높고 공정이 복잡할 뿐만 아니라 제조비용이 높다는 단점이 있다.
또한, 배선홀의 형성을 위한 제 2 층간절연막의 식각 시 제 1 층간절연막의 손실을 방지하기 위해서는 제 1 및 제 2 층간절연막 사이에 질화막의 식각정지막을 더 형성하여야 하므로 공정은 더욱 더 복잡해지고 제조 비용도 더 상승하게 된다.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 듀얼 다마신 공정에 의한 배선 형성시 1 개의 마스크만으로 다마신 구조 형성을 가능케하여 공정을 단순화하고 제조비용을 절감하는데 그 목적이 있다.
상기한 바와 같은 본 발명의 목적은 투명기판; 기판 상에 형성되고 기판의 일부를 노출시키는 홀이 구비된 불투명 금속막; 및 불투명 금속막 상에 형성되고 홀을 포함하는 상기 불투명 금속막을 노출시키는 트렌치가 구비된 위상반전물질층을 포함하는 포토 마스크에 의해 달성될 수 있다.
또한, 본 발명의 목적은 투명기판 상에 위상반전물질층과 불투명금속막을 순차적으로 증착하는 단계; 불투명금속막을 식각하여 위상반전물질층을 일부 노출시키는 트렌치를 형성하는 단계; 및 트렌치 내부에 노출된 위상반전물질층을 식각하여 투명기판을 일부 노출시키는 홀을 형성하는 단계를 포함하는 포토 마스크 제조방법에 의해 달성될 수 있다.
여기서, 불투명 금속막은 크롬막으로 이루어지고, 위상반전물질층은 MoSi막, 실리콘옥시나이트라이드(SixOyNz)막, 산화막 중 선택되는 어느 하나로 이루어진다.
또한, 본 발명의 목적은 반도체 기판 상에 층간절연막을 증착하는 단계; 층간절연막 상에 포토레지스트막을 도포하는 단계; 포토레지스트막을 노광한 후 현상하여 층간절연막을 일부 노출시키는 다마신 구조를 가지는 포토레지스트 패턴을 형성하는 단계; 및 포토레지스트 패턴을 이용하여 층간절연막을 식각하여 배선홀과 콘택홀을 동시에 형성하여 기판을 일부 노출시키는 다마신 구조를 형성하는 단계를 포함하는 반도체 소자의 배선 형성방법에 의해 달성될 수 있다.
여기서, 포토레지스트막의 노광은 배선홀에 대응하는 트렌치와 콘택홀에 대응하는 홀이 구비된 패턴이 형성된 포토 마스크를 이용하여 수행한다.
또한, 층간절연막의 식각은 상기 포토레지스트 패턴과의 식각선택비가 약 4 내지 7 정도인 조건으로 수행한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
먼저, 도 1a 내지 도 1c와 도 2를 참조하여 본 발명의 실시예에 따른 포토 마스크 제조방법을 설명한다.
도 1a에 도시된 바와 같이, 석영과 같은 투명기판(10) 상에 중간 투과율을 갖는 위상반전물질(phase shift material; PM)층(11)을 증착하고, PSM층(11) 상에 불투명 금속막으로서 크롬막(12)을 증착한다. 여기서, PSM층(11)으로는 MoSi막, 실리콘옥시나이트라이드(SixOyNz)막 또는 산화막 등을 사용한다.
도 1b에 도시된 바와 같이, 포토리소그라피 및 식각공정에 의해 크롬막(12)을 식각하여 크롬막(12)에 PSM층(11)을 일부 노출시키는 트렌치(13)를 형성한다.
도 1c 및 도 2에 도시된 바와 같이, 포토리소그라피 및 식각공정에 의해 트렌치(13) 내부에 노출된 PSM층(11)을 식각하여 투명기판(10)을 일부 노출시키는 홀(14)을 형성하여, 포토 마스크(100)를 형성한다.
한편, 상기 실시예에서는 PSM층(11)을 먼저 증착하고 이후에 크롬막(12)을 증착하였으나, 크롬막(12)을 먼저 증착하고 PSM층(11)을 이후에 증착할 수도 있다.
다음으로, 이와 같이 형성된 포토 마스크(100)를 이용한 반도체 소자의 구리배선 형성방법을 도 3a 내지 도 3c를 참조하여 설명한다.
도 3a에 도시된 바와 같이, 반도체 기판(20) 상에 층간절연막(21)을 증착한다. 그 다음, 층간절연막(21) 상에 포토레지스트막을 도포하고, 포토 마스크(100)를 이용하여 포토레지스트막을 노광한 후 현상하여 층간절연막(21)을 일부 노출시키는 다마신 구조를 가지는 포토레지스트 패턴(22)을 형성한다.
도 3b에 도시된 바와 같이, 포토레지스트 패턴(22)을 이용하여 층간절연막 (21)을 식각하여 배선홀과 콘택홀을 동시에 형성하여 기판(20)을 일부 노출시키는 다마신 구조(23)를 형성한다. 여기서, 층간절연막(21)의 식각은 포토레지스트 패턴과의 식각선택비가 약 4 내지 7 정도인 조건으로 수행한다. 그 후, 공지된 방법에 의해 포토레지스트 패턴(22)을 제거한 다음, 세정을 수행한다.
도 3c에 도시된 바와 같이, 다마신 구조(23)를 매립하도록 층간절연막(21) 상에 전기도금법에 의해 구리막을 증착하고, 화학기계연마(Chemical Mechanical Polishing; CMP)에 의해 구리막을 분리시켜 기판(20)과 콘택하는 구리배선(24)을 형성한다.
상술한 바와 같이, 본 발명에서는 배선홀에 대응하는 트렌치와 콘택홀에 대응하는 홀을 모두 구비한 패턴이 형성된 포토 마스크를 이용하여 다마신 구조를 형 성하므로, 마스크 수가 1개로 감소되고 식각공정 및 세정공정도 각각 1회씩 감소될 뿐만 아니라 질화막 등의 식각정지막 형성도 생략할 수 있다.
이에 따라, 마스크 오정렬 발생을 방지할 수 있고 공정을 단순화할 수 있으며 제조 비용을 절감할 수 있는 효과를 얻을 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (7)

  1. 투명기판;
    상기 기판 상에 형성되고 상기 기판의 일부를 노출시키는 홀이 구비된 불투명 금속막; 및
    상기 불투명 금속막 상에 형성되고 상기 홀을 포함하는 상기 불투명 금속막을 노출시키는 트렌치가 구비된 위상반전물질층을 포함하는 포토 마스크.
  2. 투명기판 상에 위상반전물질층과 불투명금속막을 순차적으로 증착하는 단계;
    상기 불투명금속막을 식각하여 상기 위상반전물질층을 일부 노출시키는 트렌치를 형성하는 단계; 및
    상기 트렌치 내부에 노출된 상기 위상반전물질층을 식각하여 상기 투명기판을 일부 노출시키는 홀을 형성하는 단계를 포함하는 포토 마스크 제조방법.
  3. 제 2 항에 있어서,
    상기 불투명 금속막은 크롬막으로 이루어진 포토 마스크 제조방법.
  4. 제 2 항에 있어서,
    상기 위상반전물질층은 MoSi막, 실리콘옥시나이트라이드(SixOyNz)막, 산화막 중 선택되는 어느 하나로 이루어진 포토 마스크 제조방법.
  5. 반도체 기판 상에 층간절연막을 증착하는 단계;
    상기 층간절연막 상에 포토레지스트막을 도포하는 단계;
    상기 포토레지스트막을 노광한 후 현상하여 상기 층간절연막을 일부 노출시키는 다마신 구조를 가지는 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 이용하여 상기 층간절연막을 식각하여 배선홀과 콘택홀을 동시에 형성하여 상기 기판을 일부 노출시키는 다마신 구조를 형성하는 단계를 포함하는 반도체 소자의 배선 형성방법.
  6. 제 5 항에 있어서,
    상기 포토레지스트막의 노광은 상기 배선홀에 대응하는 트렌치와 상기 콘택홀에 대응하는 홀이 구비된 패턴이 형성된 포토 마스크를 이용하여 수행하는 반도체 소자의 배선 형성방법.
  7. 제 5 항에 있어서,
    상기 층간절연막의 식각은 상기 포토레지스트 패턴과의 식각선택비가 약 4 내지 7 정도인 조건으로 수행하는 반도체 소자의 배선 형성방법.
KR1020040054326A 2004-07-13 2004-07-13 포토 마스크 및 그 제조방법과 포토 마스크를 이용한반도체 소자의 배선 형성방법 KR100552816B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040054326A KR100552816B1 (ko) 2004-07-13 2004-07-13 포토 마스크 및 그 제조방법과 포토 마스크를 이용한반도체 소자의 배선 형성방법
JP2004382008A JP2006032899A (ja) 2004-07-13 2004-12-28 位相反転フォトマスクを用いた半導体素子の配線形成方法
DE102004063519A DE102004063519A1 (de) 2004-07-13 2004-12-30 Verfahren zur Bildung einer Verbindungsleitung in einem Halbleiterbauelement uner Verwendung einer Phasenverschiebungsfotomaske
US11/024,741 US20060014381A1 (en) 2004-07-13 2004-12-30 Method for forming interconnection line in semiconductor device using a phase-shift photo mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040054326A KR100552816B1 (ko) 2004-07-13 2004-07-13 포토 마스크 및 그 제조방법과 포토 마스크를 이용한반도체 소자의 배선 형성방법

Publications (2)

Publication Number Publication Date
KR20060005503A KR20060005503A (ko) 2006-01-18
KR100552816B1 true KR100552816B1 (ko) 2006-02-21

Family

ID=35530214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040054326A KR100552816B1 (ko) 2004-07-13 2004-07-13 포토 마스크 및 그 제조방법과 포토 마스크를 이용한반도체 소자의 배선 형성방법

Country Status (4)

Country Link
US (1) US20060014381A1 (ko)
JP (1) JP2006032899A (ko)
KR (1) KR100552816B1 (ko)
DE (1) DE102004063519A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100664807B1 (ko) * 2005-08-26 2007-01-04 동부일렉트로닉스 주식회사 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
US8318536B2 (en) * 2007-12-31 2012-11-27 Intel Corporation Utilizing aperture with phase shift feature in forming microvias
KR102063808B1 (ko) 2013-07-15 2020-01-08 삼성전자주식회사 정보 저장 소자의 제조 방법
US11764062B2 (en) * 2017-11-13 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
US11189523B2 (en) * 2019-06-12 2021-11-30 Nanya Technology Corporation Semiconductor structure and fabrication method thereof
CN110544671A (zh) * 2019-08-26 2019-12-06 上海新微技术研发中心有限公司 半导体结构的形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741624A (en) * 1996-02-13 1998-04-21 Micron Technology, Inc. Method for reducing photolithographic steps in a semiconductor interconnect process
US5914202A (en) * 1996-06-10 1999-06-22 Sharp Microeletronics Technology, Inc. Method for forming a multi-level reticle
US6204168B1 (en) * 1998-02-02 2001-03-20 Applied Materials, Inc. Damascene structure fabricated using a layer of silicon-based photoresist material
US6579666B2 (en) * 2000-12-27 2003-06-17 Intel Corportion Methodology to introduce metal and via openings
TWI300969B (ko) * 2002-05-03 2008-09-11 Nanya Plastics Corp
US7265056B2 (en) * 2004-01-09 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming novel BARC open for precision critical dimension control

Also Published As

Publication number Publication date
JP2006032899A (ja) 2006-02-02
KR20060005503A (ko) 2006-01-18
US20060014381A1 (en) 2006-01-19
DE102004063519A1 (de) 2006-02-02

Similar Documents

Publication Publication Date Title
JP2845176B2 (ja) 半導体装置
CN100499069C (zh) 使用所选掩模的双大马士革铜工艺
JP3300643B2 (ja) 半導体装置の製造方法
KR100641500B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100552816B1 (ko) 포토 마스크 및 그 제조방법과 포토 마스크를 이용한반도체 소자의 배선 형성방법
KR20000005759A (ko) 반도체장치및제조방법
JP2000012541A (ja) 半導体装置の製造方法
US20050277067A1 (en) Semiconductor device with scattering bars adjacent conductive lines
KR100752180B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100640966B1 (ko) 반도체 소자의 세정방법
US6579790B1 (en) Dual damascene manufacturing process
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
JP2000058644A (ja) 多層配線の形成方法
KR100349696B1 (ko) 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법
KR100497776B1 (ko) 반도체 소자의 다층배선 구조 제조방법
JPH11289010A (ja) 多層配線の形成方法
US6271118B1 (en) Method of applying partial reverse mask
KR100248809B1 (ko) 반도체 장치 제조방법
JP2006303243A (ja) 半導体装置の製造方法
KR100420414B1 (ko) 금속 배선 형성 방법
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
KR100406581B1 (ko) 반도체 소자의 제조방법
JP2743895B2 (ja) 半導体装置の製造方法
JP2004040019A (ja) 金属配線の形成方法
US20050142872A1 (en) Method of forming fine pattern for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110120

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee