JP2006303243A

JP2006303243A - 半導体装置の製造方法

Info

Publication number: JP2006303243A
Application number: JP2005123965A
Authority: JP
Inventors: Tasuku Yoshioka; 輔吉岡
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-04-21
Filing date: 2005-04-21
Publication date: 2006-11-02

Abstract

【課題】デュアルダマシン法において、フォトリソグラフィー工程、エッチング工程を簡略化することができる半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、デュアルダマシン法により配線を形成する半導体装置の製造方法において、層間絶縁膜上にポジ型のレジスト層を形成し、ビアホール用開口部とこれより露光用の光の透過率が小さい配線溝用開口部を有するフォトマスクを用いて前記レジスト層をパターニングし、パターニング後のレジスト層を用いて前記層間絶縁膜にビアホールと配線溝を形成し、前記配線溝及びビアホール内に配線材料を埋め込む工程を備えることを特徴とする。
【選択図】図１

Description

本発明は、デュアルダマシン法を採用した半導体装置の製造方法に関する。

近年、半導体集積回路の高集積化が進むに連れ、配線パターンについても、密度が高くなり、また、配線長が増大している。従来、配線材料にはＡｌを使用していたが、配線パターンの微細化に伴い、配線遅延の問題が浮上してきた。その問題を解決するため、近時、配線材料には、主にＣｕが用いられている。しかし、Ａｌとは異なり、Ｃｕそのものに配線パターンを転写することは困難である。このため、Ｃｕ配線を形成するに当たっては、層間絶縁膜に配線溝のパターンを転写し、そこへＣｕを埋め込んで配線パターンを形成するダマシン法が有効である。

ここで、図７及び８を用いて、従来のデュアルダマシン法（配線溝とビアホールに同時に配線材料を埋め込むダマシン法）について説明する（例えば特許文献１を参照）。
まず、下層配線層５１上に、第１エッチングストッパ膜５３、第１層間絶縁膜５５、第２エッチングストッパ膜５７、第２層間絶縁膜５９及び第１レジスト層６１を形成し、フォトリソグラフィーにより第１レジスト層６１にビアホール用孔６１ａを形成し、図７（ａ）に示す構造を得る。
次に、第１レジスト層６１をマスクとして用いた異方性エッチングにより、ビアホール６３を形成し、図７（ｂ）に示す構造を得る。

次に、第１レジスト層６１を除去した後、第２レジスト層６５を形成し、フォトリソグラフィーにより第２レジスト層６５に配線溝用孔６５ａを形成し、図７（ｃ）に示す構造を得る。
次に、第２レジスト層６５をマスクとして用いた異方性エッチングにより、配線溝６７を形成し、図８（ｄ）に示す構造を得る。
次に、ビアホール６３及び配線溝６７内にＣｕ６９を埋め込み、ＣＭＰを施すことにより、図８（ｅ）に示す構造を得る。その後、必要に応じて、更に層間絶縁膜及び配線等の形成を行い、半導体装置を完成させる。
特開２０００−１５０６４４号公報

上記従来の方法では、ビアホールに対してフォトリソグラフィー１工程、エッチング１工程で加工し、配線に対しても別途フォトリソグラフィー１工程、エッチング１工程で加工を行っているため、加工を行うのに時間がかかってしまう。

本発明は、このような事情に鑑みてなされたものであり、デュアルダマシン法において、フォトリソグラフィー工程、エッチング工程を簡略化することができる半導体装置の製造方法を提供するものである。

課題を解決するための手段及び発明の効果

本発明の半導体装置の製造方法は、デュアルダマシン法により配線を形成する半導体装置の製造方法において、層間絶縁膜上にポジ型のレジスト層を形成し、ビアホール用透光部とこれより露光用の光の透過率が小さい配線溝用透光部を有するフォトマスクを用いて前記レジスト層をパターニングし、パターニング後のレジスト層を用いて前記層間絶縁膜にビアホールと配線溝を形成し、前記配線溝及びビアホール内に配線材料を埋め込む工程を備えることを特徴とする。

上記フォトマスクを用いたパターニングによれば、一度の露光・現像により、配線溝用孔及びビアホール用孔をレジスト層に形成することができる。フォトマスクの配線溝用透光部は、露光用の光の透過率がビアホール用透光部よりも小さいので、レジスト層に形成される配線溝用孔は、ビアホール用孔よりも浅く形成される。従って、パターニング後のレジスト層を用いて層間絶縁膜のエッチングを行うと、このレジスト層は、最初、ビアホール用のマスクとして機能し、層間絶縁膜にビアホールが形成される。エッチングを進むにつれて、レジスト層が薄くなり、配線溝用孔の下部のレジスト層が無くなり、その部分の層間絶縁膜が露出される。この時点から、配線溝が形成され始め、所定時間経過後にエッチングを終了することによって、所定深さの配線溝が形成される。従って、一度のエッチング工程で、配線溝及びビアホールを形成することができる。この配線溝及びビアホールに配線材料を埋め込むことによって、配線が形成される。

上記レジスト層は、下層レジスト層と上層レジスト層を備え、下層レジスト層は、露光用の光に対する感度が上層レジスト層よりも低いことが好ましい。この場合、配線溝用透光部を通過する光の強度が下層レジスト層が感光される閾値よりも小さく、上層レジスト層が感光される閾値よりも大きくなるように露光することにより、パターニング後により配線溝用孔の下部に下層レジスト層のみを残すことが可能になり、配線溝用孔の下部に存在するレジスト層の厚さを容易に調節することができる。

また、フォトマスクは、透明基板と、透明基板上に順次形成されたビアホール用開口部を有する半透明層、及び配線溝用開口部を有する遮光層を備えることが好ましい。この場合、ビアホール用及び配線溝用開口部が、それぞれ、上記ビアホール用及び配線溝用透光部となる。このような構成にすることによって、ビアホール用透光部より光透過率が小さい配線溝用透光部を容易に形成することができる。なお、「半透明層」とは、露光用の光の透過率が概ね５〜９５％である層をいい、その透過率は、ビアホールの深さやレジスト材料の種類などに応じて適宜決定される。「遮光層」は、半透明層よりも、光透過率が低い層をいい、本発明の方法による配線溝及びビアホールの形成が阻害されない限り、光の一部を透過させてもよい。

また、フォトマスクは、半透明層を通過した光の位相が、透明基板のみを通過した光の位相から１５０〜２１０度ずれるように形成されることが好ましい。この場合、上記位相の異なる光が互いに打ち消しあい、実質的な解像度を向上させることができるからである。この位相のずれは、半透明層の材料や膜厚を変化させたり、透明基板を掘り下げたりすることによって設けることができる。

レジスト層のパターニングは、ビアホール用孔がレジスト層を貫通するように行うことが好ましい。この場合、エッチング工程の開始直後に、ビアホールが形成され始めるので、エッチング工程にかかる時間を短くすることができる。

１．第１実施形態
図１〜４を用いて、本発明の第１実施形態の半導体装置の製造方法について説明する。図１（ａ）〜（ｃ）及び図２（ｄ）〜（ｆ）は、本実施形態の半導体装置の製造工程を示す断面図であり、図３（ａ）、（ｂ）は、本実施形態の露光工程で使用されるフォトマスクの構造を示す断面図であり、図４（ａ），（ｂ）は、露光用の光が弱いときのレジスト層７の形状を説明するための断面図である。

１−１．レジスト層形成工程
まず、下層配線層１上にＳｉＣ膜などからなるエッチングストッパ膜３、有機低誘電率膜などからなる層間絶縁膜５及びポジ型のレジスト層７を順次形成し、図１（ａ）に示す構造を得る。エッチングストッパ膜３、層間絶縁膜５及びレジスト層７は、それぞれ、例えば２５ｎｍ，４００ｎｍ、５００ｎｍの膜厚で形成する。エッチングストッパ膜３及び層間絶縁膜５は、それぞれＣＶＤ法などで形成することができ、レジスト層７は、スピンコート法などで形成することができる。

１−２．レジスト層のパターニング工程
次に、図３（ａ）又は（ｂ）に示すフォトマスク８を用いてレジスト層７のパターニングを行って、配線溝用孔１７ａ及びビアホール用孔１７ｂをレジスト層７に形成し、図１（ｂ）に示す構造を得る。以下、詳述する。

（１）フォトマスクについて
フォトマスク８は、透明基板９と、透明基板９上に順次形成されたビアホール用開口部８ａを有する半透明層１１、及び配線溝用開口部８ｂを有する遮光層１３を備える。

以下、このフォトマスク８の作製方法の一例について説明する。
まず、厚さ６ｍｍのガラスからなる透明基板９上に膜厚１００ｎｍのＭｏＳｉＯＮからなる半透明層１１及び膜厚１００ｎｍのＣｒからなる遮光層１３を形成する。半透明層１１及び遮光層１３は、スパッタリング法で形成することができる。

次に、遮光層１３上にポジ型電子線レジストを塗布し、配線溝用開口部８ａに対応したパターンを描画後、現像し、得られたレジストマスクを用いて遮光層１３をエッチングすることにより、配線溝用開口部８ａを形成する。この後、レジストマスクをアッシング等により除去する。

次に、得られた基板上にポジ型電子線レジストを塗布し、ビアホール用開口部８ｂに対応したパターンを描画後、現像し、得られたレジストマスクを用いて半透明層１１をエッチングすることにより、ビアホール用開口部８ｂを形成し、この後、レジストマスクをアッシング等により除去し、図３に示すフォトマスクを得る。

半透明層は、露光用の光の透過率が例えば、５０％程度になるように形成する。半透明層の光透過率は、膜形成条件及び膜厚を制御することによって調節することができる。

また、フォトマスクは、半透明層を通過した光の位相が、透明基板のみを通過した光の位相から１８０度ずれるように形成する。位相のずれは、半透明層の膜厚を制御することによって調節することができる。具体的には、半透明層の膜厚をｔとすると、ｔ＝λ／｛２（ｎ−１）｝の関係を満足するように調整する。ここで、 λ は露光光の波長、ｎは半透明層の露光波長での屈折率である。また、位相のずれは、図３（ｂ）に示すように、ビアホール用開口部８ｂを形成する際に、透明基板９を掘り込むことによって設けてもよい。

（２）レジスト層のパターニング
次に、フォトマスク８を用いてレジスト層７を露光し、露光後のレジスト層７を現像することによって，レジスト層７をパターニングする。露光用の光の強度は、半透明層の光透過率や形成するビアホールの深さなどに応じて適宜設定する。露光用の光の強度が大きいほど、現像後の配線溝用孔１７ａの下部のレジスト層が薄くなり、形成されるビアホールが浅くなる。また、露光用の光が強すぎると、配線溝用孔１７ａの下部にレジスト層が残らないので、露光用の光は適度な強さにする。

露光用の光が弱すぎると、ビアホール用孔１７ｂの下部にレジスト層が残り、図１（ｂ）のような構造にならず、図４（ａ）のような構造になる。しかし、この場合でも、レジスト層７のエッチバックを行うこと等により、図４（ｂ）のような構造が得られ、続けて、図１（ｃ）以降の工程を行うことができる。この場合、エッチバックの時間が必要になるため生産効率が落ちる。従って、ビアホール用孔１７ｂがレジスト層７を貫通するようにレジスト層７の露光・現像を行うことが好ましい。

１−３．ビアホール及び配線溝形成工程
次に、パターニング後のレジスト層７を用いて、異方性エッチングを行う。このとき、層間絶縁膜５およびレジスト層７がエッチングされることにより、ビアホール１９ｂが形成されると共にレジスト層７の厚さが減少し、図１（ｃ）に示す構造を得る。
さらにエッチングを続けると、配線溝用孔１７ａの下部にレジスト層が無くなり、図２（ｄ）に示す構造を得る。
さらにエッチングを続けると、配線溝１９ａが形成され始める。さらにエッチングを続けると、ビアホール１９ｂの下部のエッチングストッパ膜３が露出する。さらにエッチングを続け、配線溝１９ａの深さが所定値に達したところで層間絶縁膜５のエッチングを終了する。この後、ビアホール１９ｂの下部のエッチングストッパ膜３を取り除き、図２（ｅ）に示す構造を得る。

１−４．配線材料充填工程
次に、配線溝１９ａ及びビアホール１９ｂ内に配線材料としてＣｕ２１を埋め込み、ＣＭＰを施すことにより、図２（ｆ）に示す構造を得る。その後、必要に応じて、更に層間絶縁膜及び配線等の形成を行い、半導体装置を完成させる。

２．第２実施形態
図５及び６を用いて、本発明の第２実施形態の半導体装置の製造方法について説明する。
図５（ａ）〜（ｃ）及び図６（ｄ）〜（ｆ）は、本実施形態の半導体装置の製造工程を示す断面図である。
第２実施形態は、第１実施形態に類似しているが、レジスト層７が、下層レジスト層７ａと上層レジスト層７ｂを備え、下層レジスト層７ａが、露光用の光に対する感度が上層レジスト層７ｂよりも低い点が異なっている。

１−１．レジスト層形成工程
まず、第１実施形態と同様に下層配線層１上にエッチングストッパ膜３、層間絶縁膜５を順次形成し、さらに、その上に、下層レジスト層７ａ及び上層レジスト層７ｂからなるレジスト層７を形成し、図５（ａ）に示す構造を得る。レジスト層７は、まず、層間絶縁膜５上に下層レジスト層７ａをスピンコートし、プリベーク後、上層レジスト層７ｂをスピンコートすることによって形成することができる。

１−２．レジスト層のパターニング工程
レジスト層７のパターニングは、第１実施形態と同様の方法で行うことができる。但し、第２実施形態では、下層レジスト層７ａの感度が上層レジスト層７ｂよりも低いので、配線溝用開口部８ａを通過する光の強度が下層レジスト層７ａが感光される閾値よりも小さく、上層レジスト層７ｂが感光される閾値よりも大きくなるように露光することにより、パターニング後により配線溝用孔１７ａの下部に下層レジスト層７ａのみを残すことが可能になり、配線溝用孔１７ａの下部に存在するレジスト層の厚さを容易に調節することができる。

１−３．ビアホール及び配線溝形成工程
次に、図５（ｃ）及び図６（ｄ），（ｅ）に示すように、第１実施形態と同様の方法により、ビアホール１９ｂ及び配線溝１９ａを形成する。

１−４．配線材料充填工程
次に、第１実施形態と同様に、配線溝１９ａ及びビアホール１９ｂ内に配線材料としてＣｕ２１を埋め込み、ＣＭＰを施すことにより、図６（ｆ）に示す構造を得る。その後、必要に応じて、更に層間絶縁膜及び配線等の形成を行い、半導体装置を完成させる。

本発明の第１実施形態の半導体装置の製造工程を示す断面図である。本発明の第１実施形態の半導体装置の製造工程を示す断面図である。本発明の第１実施形態の露光工程で使用されるフォトマスクの構造を示す断面図である。本発明の第１実施形態の露光用の光が弱いときのレジスト層の形状を説明するための断面図である本発明の第２実施形態の半導体装置の製造工程を示す断面図である。本発明の第２実施形態の半導体装置の製造工程を示す断面図である。従来の半導体装置の製造工程を示す断面図である。従来の半導体装置の製造工程を示す断面図である。

符号の説明

１：下層配線層３：エッチングストッパ膜５：層間絶縁膜７：レジスト層７ａ：下層レジスト層７ｂ：上層レジスト層８：フォトマスク８ａ：配線溝用開口部８ｂ：ビアホール用開口部９：透明基板１１：半透明層１３：遮光層１７ａ：配線溝用孔１７ｂ：ビアホール用孔１９ａ：配線溝１９ｂ：ビアホール２１：Ｃｕ５１：下層配線層５３：第１エッチングストッパ膜５５：第１層間絶縁膜５７：第２エッチングストッパ膜５９：第２層間絶縁膜６１：第１レジスト層６１ａ：ビアホール用孔６３：ビアホール６５：第２レジスト層６５ａ：配線溝用孔６７：配線溝６９：Ｃｕ

Claims

デュアルダマシン法により配線を形成する半導体装置の製造方法において、
層間絶縁膜上にポジ型のレジスト層を形成し、
ビアホール用透光部とこれより露光用の光の透過率が小さい配線溝用透光部を有するフォトマスクを用いて前記レジスト層をパターニングし、
パターニング後のレジスト層を用いて前記層間絶縁膜にビアホールと配線溝を形成し、
前記配線溝及びビアホール内に配線材料を埋め込む工程を備えることを特徴とする半導体装置の製造方法。
前記レジスト層は、下層レジスト層と上層レジスト層を備え、下層レジスト層は、露光用の光に対する感度が上層レジスト層よりも低い請求項１に記載の方法。
フォトマスクは、透明基板と、透明基板上に順次形成されたビアホール用開口部を有する半透明層、及び配線溝用開口部を有する遮光層を備える請求項１に記載の方法。
フォトマスクは、半透明層を通過した光の位相が、透明基板のみを通過した光の位相から１５０〜２１０度ずれるように形成される請求項３に記載の方法。
レジスト層のパターニングは、ビアホール用孔がレジスト層を貫通するように行う請求項１に記載の方法。