JP2011249648A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2011249648A
JP2011249648A JP2010122693A JP2010122693A JP2011249648A JP 2011249648 A JP2011249648 A JP 2011249648A JP 2010122693 A JP2010122693 A JP 2010122693A JP 2010122693 A JP2010122693 A JP 2010122693A JP 2011249648 A JP2011249648 A JP 2011249648A
Authority
JP
Japan
Prior art keywords
pattern
imprint
mask material
template
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010122693A
Other languages
English (en)
Other versions
JP5349404B2 (ja
Inventor
Kenji Furusho
健二 古庄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010122693A priority Critical patent/JP5349404B2/ja
Priority to US13/040,047 priority patent/US8506830B2/en
Publication of JP2011249648A publication Critical patent/JP2011249648A/ja
Application granted granted Critical
Publication of JP5349404B2 publication Critical patent/JP5349404B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1021—Pre-forming the dual damascene structure in a resist layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】高アスペクト比、複数の段差構造などを有する微細パターンの加工が可能なパターン形成方法を提供する。
【解決手段】パターン形成方法において、被処理材上に、第１のインプリント・マスク材を形成し、第１のインプリント・マスク材に、第１のテンプレートを用いて第１のインプリント・パターンを形成し、第１のインプリント・パターン上に、エッチングレートが第１のインプリント・マスク材と異なる第２のインプリント・マスク材を形成し、第２のインプリント・マスク材に、第１のテンプレートと異なる第２のテンプレートを用いて第２のインプリント・パターンを形成し、第１のインプリント・パターン及び第２のインプリント・パターンをマスクとして、被処理材をエッチングする。
【選択図】図１

Description

本発明の実施形態は、パターン形成方法に関する。
半導体装置や磁気記録装置などの微細化に伴い、より精度の高い深さ方向の加工制御技術の開発が要求されている。これまで、厚膜レジストを用い、マスクパターンを形成してパターン加工を行っていたが、さらなる微細化に伴い、アスペクト比の増大によるパターン倒れや、フォーカスマージン低下により、パターンの形成自体が困難となるという問題が生じている。
そこで、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）や、ＳｉＮ膜などのハードマスクなどレジストマスクとは異なる膜をマスクとして形成することにより、ある程度深さ方向の加工精度を向上させることができる。しかしながら、デュアルダマシン構造の一括加工など、加工パターンが複雑化し、コストが上昇するという問題がある。
近年、微細加工の手法として、パターンの形成されたテンプレートを、可塑性、硬化性のあるインプリント・マスク材の塗布膜に転写してインプリント・パターンを形成し、これをマスクとしてパターン加工を行うインプリント・リソグラフィ技術が用いられている。
特開２００９−７２９７６号公報
従来のインプリント・リソグラフィ技術においては、高アスペクト比のパターンを形成する際には、高アスペクト比のインプリント・パターンを形成する必要があり、パターン転写後のインプリント・マスク材において、パターン倒れなどの問題が生じてしまう。また、複雑な加工パターンを一括加工することは困難であるという問題がある。
本発明は、高アスペクト比、複数の段差構造などを有する微細パターンの加工が可能なパターン形成方法を提供することを目的とするものである。
上記の課題を解決するために、本発明の一実施形態によれば、被処理材上に、第１のインプリント・マスク材を形成し、第１のインプリント・マスク材に、第１のテンプレートを用いて第１のインプリント・パターンを形成し、第１のインプリント・パターン上に、エッチングレートが前記第１のインプリント・マスク材と異なる第２のインプリント・マスク材を形成し、第２のインプリント・マスク材に、第１のテンプレートと異なる第２のテンプレートを用いて第２のインプリント・パターンを形成し、第１のインプリント・パターン及び第２のインプリント・パターンをマスクとして、被処理材をエッチングすることを特徴とするパターン形成方法が提供される。
本発明の一実施形態に係るパターン形成工程を示すフローチャートである。 本発明の一実施形態に係るパターン形成工程を示す図である。 本発明の一実施形態に係るパターン形成工程を示すフローチャートである。 本発明の一実施形態に係るパターン形成工程を示す図である。 本発明の一実施形態に係るパターン形成工程を示すフローチャートである。 本発明の一実施形態に係るパターン形成工程を示す図である。
以下、本発明の実施の形態について、図を参照して説明する。
（第１の実施形態）
本実施形態のパターン形成方法を、図１に示すフローチャート及び図２（ａ）−（ｈ）に示す断面図により説明する。
先ず、図２（ａ）に示すように、例えば、ＳｉやＳＯＩ（Silicon On Insulator）などの半導体基板などの被処理材１１上に、例えば熱可塑性樹脂、光硬化性樹脂などから構成される１層目のインプリント・マスク材として、第一のインプリント・マスク層１２をインクジェット、塗布法等を用いて形成する（Ｓｔｅｐ１−１）。なお、被処理材１１は基板である必要はなく、基板上に形成されたシリコン酸化膜やシリコン窒化膜等の被加工膜でも構わない。
次いで、図２（ｂ）に示すように、第一のインプリント・マスク層１２に、第一のテンプレート１３を接触させ、この状態で第一のインプリント・マスク層１２を硬化させて開口部１４ａ、凸パターン１４ｂを有する第一のインプリント・パターン１４を形成する（Ｓｔｅｐ１−２）。第一のインプリント・マスク層１２の硬化は光インプリントの場合は第一のインプリント・マスク層１２への紫外光の照射、熱インプリントの場合は第一のインプリント・マスク層１２に温度変化を与えることによって行われる。
そして、図２（ｃ）に示すように、第一のインプリント・パターン１４上に、２層目のインプリント・マスク材として、インプリント・パターン１４の開口部１４ａを埋め込むように、第二のインプリント・マスク層１５をインクジェット、塗布法等を用いて形成する（Ｓｔｅｐ１−３）。このとき、２層目のインプリント・マスク材としては、後述する被処理材１１のエッチング加工における加工レートが、１層目のインプリント・マスク材の加工レートより低いものを用いる。
加工レートは、例えばＣ、Ｏ、Ｆ、Ｈの含有量に依存し、Ｃの密度が上がると（Ｏ、Ｆ、Ｈの密度が低下すると）加工レートが低下する。従って、これらのインプリント・マスク材を比較して、１層目のインプリント・マスク材よりもＣの密度が高いもの（或いは、（Ｃ、Ｈ、Ｏの全原子数）／（Ｃ原子数−Ｏ原子数）で表されるパラメータが小さいもの）を２層目のインプリント・マスク材として用いることができる。以下、同様に、インプリント・マスク材において、Ｃの密度などの異なる材料を適宜選択することにより、加工レートの高低が調整される。
次いで、図２（ｄ）に示すように、第二のインプリント・マスク層１５に、第二のテンプレート１６を接触させ、この状態で第二のインプリント・マスク層１５を硬化させて第二のインプリント・パターン１７を形成する（Ｓｔｅｐ１−４）。このとき、第二のテンプレート１６のパターンは、先に用いられた第一のテンプレート１３のパターンの反転パターン、すなわち第一のテンプレート１３の凹部（開口部）の位置と第二のテンプレート１６の凸部の位置とが対応する形状となっている。このとき、第一のインプリント・パターン１４の凸パターン１４ｂの上部に第二のインプリント・パターン１７の開口部１７ａが形成されていれば、多少のずれは許容され、必ずしもパターンが厳密に反転していなくても構わない。
そして、図２（ｅ）に示すように、第二のインプリント・パターン１７をマスクとして、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などにより、第二のインプリント・パターン１７の開口部に形成された第一のインプリント・パターン１４を加工する（Ｓｔｅｐ１−５）。
このとき、第二のインプリント・パターン１７の開口部１７ａの下部には、第二のインプリント・パターン１７と比較して加工レートが高い第一のインプリント・パターン１４が形成されている。そのため、開口部１７ａの下部のエッチングがインプリント・パターン１７の形成された他の領域より早く進行する（図２（ｆ））。従って、第二のインプリント・パターン１７の膜厚をあまり減らすことなく第二のインプリント・パターン１７の開口部１７ａに形成された第一のインプリント・パターン１４を除去することができる。このとき、ハンドリングなどは生じないため、パターン倒れを生ずることなく、パターン形状を維持することができる。
さらに、エッチングが進行することにより、図２（ｇ）に示すように、被処理材１１に所望の深さのパターンが形成される。この時、第一のインプリント・パターン１４よりもアスペクト比の高い第二のインプリント・パターン１７をマスクとして用いることにより被処理材１１の加工を行うための十分な膜厚を確保することができる。そして、残存した第一、第二のインプリント・パターン１４、１７を除去し（Ｓｔｅｐ１−６）、図２（ｈ）に示すような所望のパターンが形成される。
本実施形態によれば、インプリント・パターンのパターン倒れを生じることなく、例えばアスペクト比が２．５を超える高アスペクト比のパターンを形成することが可能となる。
（第２の実施形態）
本実施形態のパターン形成方法を、図３に示すフローチャート及び図４（ａ）−（ｉ）に示す断面図により説明する。
先ず、図４（ａ）に示すように、例えば、半導体基板上に形成されたＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）膜や、ＳｉＯＣ膜などの低誘電率膜などからなる層間絶縁膜などの被処理材２１上に、第１の実施形態と同様に、１層目のインプリント・マスク材として、第一のインプリント・マスク層２２を形成する（Ｓｔｅｐ２−１）。
次いで、図４（ｂ）に示すように、第一のインプリント・マスク層２２に、第一のテンプレート２３を接触させ、例えば配線溝パターンなどを形成するための開口部２４ａを有する第一のインプリント・パターン２４を形成する（Ｓｔｅｐ２−２）。
そして、図４（ｃ）に示すように、第一のインプリント・パターン２４上に、２層目のインプリント・マスク材として、インプリント・パターン２４の開口部２４ａを埋め込むように、第二のインプリント・マスク層２５を形成する（Ｓｔｅｐ２−３）。このとき、２層目のインプリント・マスク材としては、後述する被処理材２１のエッチング加工における加工レートが、１層目のインプリント・マスク材の加工レートより高いものを用いる。
次いで、図４（ｄ）に示すように、第二のインプリント・マスク層２５に、第二のテンプレート２６を接触させ、例えば、ヴィアパターンなどを形成するための開口部２７ａを有する第二のインプリント・パターン２７を形成する（Ｓｔｅｐ２−４）。これにより、先に形成された開口部２４ａ上の一部に開口部２７ａが設けられる。
そして、図４（ｅ）に示すように、このようにして形成された第二のインプリント・パターン２７をマスクとして、ＲＩＥなどにより、被処理材２１を一括加工する（Ｓｔｅｐ２−５）。
このとき、加工レートが高い第二のインプリント・パターン２７がエッチングされ、先ず、図４（ｆ）に示すように、被処理材２１が露出する。そして、開口部２７ａの下部において、被処理材２１がエッチングされるとともに、その他の領域の第二のインプリント・パターン２７がエッチングされ、図４（ｇ）に示すように、被処理材２１が露出する。
さらに、エッチングが進行することにより、図４（ｈ）に示すように、被処理材２１に所望の段差構造を有するパターンが形成される。従来のように１種類のインプリント材に段差を設けて段差構造を形成しようとした場合、被処理材２１に配線溝、Ｖｉａホールを一括して形成するためにはそれぞれの領域のインプリント・マスクの膜厚差を大きくしなければならず、欠陥等を抑制してパターンを形成することは困難である。対して、本実施形態の場合は領域毎に異なるエッチングレートを有する複数のインプリント材を用いているためパターン形成時の欠陥等を抑制することができる。
そして、図４（ｉ）に示すように、残存した第一、第二のインプリント・パターン２４、２７を除去し（Ｓｔｅｐ２−６）、所望のパターンが形成される。
本実施形態によれば、複数の段差構造を有するパターンを、異なるエッチングレートを有する複数のインプリント材を用い、一括加工で形成することが可能となる。
（第３の実施形態）
本実施形態のパターン形成方法を、図５に示すフローチャート及び図６（ａ）−（ｉ）に示す断面図により説明する。
先ず、図６（ａ）に示すように、例えば、半導体基板上に形成された低誘電率膜からなる層間絶縁膜などの被処理材３１上に、第１の実施形態と同様に、１層目のインプリント・マスク材として、第一のインプリント・マスク層３２を形成する（Ｓｔｅｐ３−１）。
次いで、図６（ｂ）に示すように、第一のインプリント・マスク層３２に、第一のテンプレート３３を接触させ、例えばヴィアのパターンなどとなる孤立パターン３４ａを有する第一のインプリント・パターン３４を形成する（Ｓｔｅｐ３−２）。
そして、図６（ｃ）に示すように、孤立パターン３４ａ上を含む第一のインプリント・パターン３４上に、２層目のインプリント・マスク材として、第二のインプリント・マスク層３５を形成する（Ｓｔｅｐ３−３）。このとき、２層目のインプリント・マスク材としては、後述する被処理材３１のエッチング加工における加工レートが、１層目のインプリント・マスク材の加工レートより低いものを用いる。
次いで、図６（ｄ）に示すように、第二のインプリント・マスク層３５に、第二のテンプレート３６を接触させ、例えば、配線溝パターン等となる開口部３７ａを有する第二のインプリント・パターン３７を形成する（Ｓｔｅｐ３−４）。これにより、先に形成された孤立パターン３４ａ上を含む領域に開口部３７ａが設けられる。
そして、図６（ｅ）に示すように、このようにして形成されたインプリント・パターン３７をマスクとして、ＲＩＥなどにより、被処理材３１を加工する（Ｓｔｅｐ３−５）。
このとき、第二のインプリント・パターン３７の開口部３７ａの下部の、加工レートが高い孤立パターン３４ａのエッチングが、他の領域より早く進行する。そして、図６（ｆ）に示すように、被処理材３１が露出する。
さらに、第二のインプリント・パターン３７のエッチングが進行することにより、図６（ｇ）に示すように、膜厚の薄い開口部３７ａの下部の被処理材３１が露出する。そして、エッチングが進行することにより、図６（ｈ）に示すように、被処理材３１に所望の段差構造を有するパターンが形成される。そして、図６（ｉ）に示すように、残存したインプリント・マスク層３２、３５を除去し（Ｓｔｅｐ２−６）、所望のパターンが形成される。従来のように１種類のインプリント材に段差を設けて段差構造を形成しようとした場合、被処理材２１に配線溝、Ｖｉａホールを一括して形成するためにはそれぞれの領域のインプリント・マスクの膜厚差を大きくしなければならず、欠陥等を抑制してパターンを形成することは困難である。対して、本実施形態の場合は領域毎に異なるエッチングレートを有する複数のインプリント材を用いているためパターン形成時の欠陥等を抑制することができる。
本実施形態によれば、複数の段差構造を有するパターンを、一括加工で形成することが可能となる。
これら実施形態において、被処理材は特に限定されるものではなく、上述したような、ＳｉやＳＯＩなどの半導体基板や、その上層に設けられたＴＥＯＳ膜や、ＳｉＯＣ膜などの低誘電率膜といった層間絶縁膜のみならず、ガラス、アルミニウム、セラミックス、カーボンなどの記録媒体基板などを挙げることができる。
また、インプリント・マスク材としては、転写パターンを形成することができる材料であればよく、上述した熱可塑性樹脂、光硬化性樹脂や、ＳＯＧなどの高粘性材料などを用いることができる。熱可塑性樹脂を用いる場合には、インプリント・マスク材を加熱塗布した後、テンプレートを接触させ、冷却することにより、パターンを形成することができる。また、光硬化性樹脂を用いる場合には、インプリント・マスク材を塗布後、石英など透過性のテンプレートを接触させ、露光することにより、パターンを形成することができる。また、ＳＯＧなどの高粘性材料などを用いる場合には、テンプレートを押し付けることにより、パターンを形成することができる。
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
１１、２１、３１…被処理材
１２、２２、３２…第一のインプリント・マスク層
１５、２５、３５…第二のインプリント・マスク層
１３、２３、３３…第一のテンプレート
１６、２６、３６…第二のテンプレート
１４、２４、３４…第一のインプリント・パターン
１７、２７、３７…第二のインプリント・パターン
１４ａ、１７ａ、２４ａ、２７ａ、３７ａ…開口部
１４ｂ…凸パターン
３４ａ…孤立パターン

Claims (5)

  1. 被処理材上に、第１のインプリント・マスク材を形成し、
    前記第１のインプリント・マスク材に、第１のテンプレートを用いて第１のインプリント・パターンを形成し、
    前記第１のインプリント・パターン上に、エッチングレートが前記第１のインプリント・マスク材と異なる第２のインプリント・マスク材を形成し、
    前記第２のインプリント・マスク材に、前記第１のテンプレートと異なる第２のテンプレートを用いて第２のインプリント・パターンを形成し、
    前記第１のインプリント・パターン及び前記第２のインプリント・パターンをマスクとして、前記被処理材をエッチングすることを特徴とするパターン形成方法。
  2. 前記第１のインプリント・マスク材のエッチングレートは、前記第２のインプリント・マスク材のエッチングレートより高く、前記第２のインプリント・パターンは、前記第１のインプリント・パターンの反転パターンであることを特徴とする請求項１に記載のパターン形成方法。
  3. 前記第１のインプリント・マスク材のエッチングレートは、前記第２のインプリント・マスク材のエッチングレートより低く、前記第２のインプリント・パターンの開口部は、前記第１のインプリント・パターンの開口部上に形成されることを特徴とする請求項１に記載のパターン形成方法。
  4. 前記第１のインプリント・マスク材のエッチングレートは、前記第２のインプリント・マスク材のエッチングレートより高く、前記第２のインプリント・パターンの開口部は、前記第１のインプリント・パターンの残しパターンを含む領域上に形成されることを特徴とする請求項１に記載のパターン形成方法。
  5. 前記第１のインプリント・マスク材と前記第２のインプリント・マスク材は異なる炭素濃度を有することを特徴とする請求項１から請求項４のいずれか１項に記載のパターン形成方法。
JP2010122693A 2010-05-28 2010-05-28 パターン形成方法 Expired - Fee Related JP5349404B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010122693A JP5349404B2 (ja) 2010-05-28 2010-05-28 パターン形成方法
US13/040,047 US8506830B2 (en) 2010-05-28 2011-03-03 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010122693A JP5349404B2 (ja) 2010-05-28 2010-05-28 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2011249648A true JP2011249648A (ja) 2011-12-08
JP5349404B2 JP5349404B2 (ja) 2013-11-20

Family

ID=45021219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010122693A Expired - Fee Related JP5349404B2 (ja) 2010-05-28 2010-05-28 パターン形成方法

Country Status (2)

Country Link
US (1) US8506830B2 (ja)
JP (1) JP5349404B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065725A (ja) * 2011-09-16 2013-04-11 Toshiba Corp パターン形成方法
IN2014MN02313A (ja) * 2012-05-08 2015-08-07 Asahi Kasei E Materials Corp
JP7023050B2 (ja) 2017-03-17 2022-02-21 キオクシア株式会社 テンプレートの製造方法及びテンプレート母材

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330877A (ja) * 1996-06-10 1997-12-22 Sharp Corp フォトレジストマスクの形成方法
JP2002543582A (ja) * 1999-04-21 2002-12-17 ミヌタ・テクノロジー・カンパニー・リミテッド 微細パターン形成方法
JP2003338458A (ja) * 2002-04-25 2003-11-28 Hewlett Packard Co <Hp> サブリソグラフィサイズのバイアをつくる方法
JP2006303243A (ja) * 2005-04-21 2006-11-02 Sharp Corp 半導体装置の製造方法
JP2007173826A (ja) * 2005-12-24 2007-07-05 Internatl Business Mach Corp <Ibm> デュアル・ダマシン構造を製作する方法
JP2007521645A (ja) * 2003-05-08 2007-08-02 フリースケール セミコンダクター インコーポレイテッド インプリント・リソグラフィによる単一デュアルダマシン製法
JP2007266193A (ja) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd インプリント用の型部材とその作製方法、およびこれらに用いられる積層基板
JP2009109985A (ja) * 2007-10-12 2009-05-21 Shin Etsu Chem Co Ltd パターン形成方法
JP2009523312A (ja) * 2005-09-07 2009-06-18 トッパン、フォウタマスクス、インク デュアル・ダマシン構造を製造するためのフォトマスクおよびその形成方法
WO2009096371A1 (ja) * 2008-01-28 2009-08-06 Az Electronic Materials (Japan) K.K. 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
JP2009234114A (ja) * 2008-03-27 2009-10-15 Canon Inc パターン形成方法、基板の加工方法、偏光板及び磁気記録媒体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7691275B2 (en) 2005-02-28 2010-04-06 Board Of Regents, The University Of Texas System Use of step and flash imprint lithography for direct imprinting of dielectric materials for dual damascene processing
JP5004225B2 (ja) 2007-09-19 2012-08-22 独立行政法人産業技術総合研究所 インプリントリソグラフィ用モールド製作方法
JP2011009641A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置の製造方法及びインプリント用テンプレート

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330877A (ja) * 1996-06-10 1997-12-22 Sharp Corp フォトレジストマスクの形成方法
JP2002543582A (ja) * 1999-04-21 2002-12-17 ミヌタ・テクノロジー・カンパニー・リミテッド 微細パターン形成方法
JP2003338458A (ja) * 2002-04-25 2003-11-28 Hewlett Packard Co <Hp> サブリソグラフィサイズのバイアをつくる方法
JP2007521645A (ja) * 2003-05-08 2007-08-02 フリースケール セミコンダクター インコーポレイテッド インプリント・リソグラフィによる単一デュアルダマシン製法
JP2006303243A (ja) * 2005-04-21 2006-11-02 Sharp Corp 半導体装置の製造方法
JP2009523312A (ja) * 2005-09-07 2009-06-18 トッパン、フォウタマスクス、インク デュアル・ダマシン構造を製造するためのフォトマスクおよびその形成方法
JP2007173826A (ja) * 2005-12-24 2007-07-05 Internatl Business Mach Corp <Ibm> デュアル・ダマシン構造を製作する方法
JP2007266193A (ja) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd インプリント用の型部材とその作製方法、およびこれらに用いられる積層基板
JP2009109985A (ja) * 2007-10-12 2009-05-21 Shin Etsu Chem Co Ltd パターン形成方法
WO2009096371A1 (ja) * 2008-01-28 2009-08-06 Az Electronic Materials (Japan) K.K. 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
JP2009234114A (ja) * 2008-03-27 2009-10-15 Canon Inc パターン形成方法、基板の加工方法、偏光板及び磁気記録媒体

Also Published As

Publication number Publication date
JP5349404B2 (ja) 2013-11-20
US8506830B2 (en) 2013-08-13
US20110290759A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
JP5059608B2 (ja) リバーストーン処理を利用したリセス構造の形成方法
US8183138B2 (en) Methods for forming nanodots and/or a patterned material during the formation of a semiconductor device
TW201528429A (zh) 用於後段製程（ｂｅｏｌ）互連的自對準通孔及插塞圖案化
JP2009182075A (ja) インプリントによる構造体の製造方法
US20110195189A1 (en) Pattern formation method
JP5349404B2 (ja) パターン形成方法
US9627218B2 (en) Pattern forming method and manufacturing method for semiconductor device
US20100081282A1 (en) Process for adjusting the size and shape of nanostructures
KR100741926B1 (ko) 폴리실리콘 패턴 형성 방법
US8163656B2 (en) Process for adjusting the size and shape of nanostructures
JP2008042174A (ja) マスクパターン形成方法
JP4899638B2 (ja) モールドの製造方法
US20220339826A1 (en) Method for producing imprint mold, imprint mold, mold blank, and method for producing optical element
JP2004014652A (ja) 微細パターンの形成方法
JP2013251320A (ja) ナノインプリントモールドおよびその製造方法
US20080182415A1 (en) Semiconductor device and method for fabricating the same
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法
KR100602129B1 (ko) 다단계 노광공정을 이용한 패턴 형성 방법
JP2006066474A (ja) 製造方法
JP4480424B2 (ja) パターン形成方法
CN108074806A (zh) 在基体的表面形成凸起结构的方法
JP2018046212A (ja) 多段構造体を有するテンプレートの製造方法
KR100889548B1 (ko) 반도체 소자의 제조 방법
JP2016058698A (ja) パターン形成方法、半導体装置の製造方法およびテンプレート
JP2008089817A (ja) フォトマスク及びそれを用いた半導体素子の配線パターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130820

LAPS Cancellation because of no payment of annual fees