JP7023050B2 - テンプレートの製造方法及びテンプレート母材 - Google Patents

テンプレートの製造方法及びテンプレート母材 Download PDF

Info

Publication number
JP7023050B2
JP7023050B2 JP2017053318A JP2017053318A JP7023050B2 JP 7023050 B2 JP7023050 B2 JP 7023050B2 JP 2017053318 A JP2017053318 A JP 2017053318A JP 2017053318 A JP2017053318 A JP 2017053318A JP 7023050 B2 JP7023050 B2 JP 7023050B2
Authority
JP
Japan
Prior art keywords
layer
cover
template
resist
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017053318A
Other languages
English (en)
Other versions
JP2018157093A (ja
Inventor
真吾 金光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2017053318A priority Critical patent/JP7023050B2/ja
Priority to US15/695,847 priority patent/US11294276B2/en
Publication of JP2018157093A publication Critical patent/JP2018157093A/ja
Application granted granted Critical
Publication of JP7023050B2 publication Critical patent/JP7023050B2/ja
Priority to US17/688,275 priority patent/US11762286B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/30—Mounting, exchanging or centering
    • B29C33/301—Modular mould systems [MMS], i.e. moulds built up by stacking mould elements, e.g. plates, blocks, rods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/42—Moulds or cores; Details thereof or accessories therefor characterised by the shape of the moulding surface, e.g. ribs or grooves
    • B29C33/424—Moulding surfaces provided with means for marking or patterning
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/14—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles in several steps
    • B29C43/146—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles in several steps for making multilayered articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/16—Surface shaping of articles, e.g. embossing; Apparatus therefor by wave energy or particle radiation, e.g. infrared heating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0042—Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
    • G03F7/0043—Chalcogenides; Silicon, germanium, arsenic or derivatives thereof; Metals, oxides or alloys thereof

Description

本発明の実施形態は、テンプレートの製造方法及びテンプレート母材に関する。
階段状のパターンを有するテンプレートを用いたインプリントにより、基板上にそのパターンを転写するパターン形成方法がある。転写されたパターンを用いて、例えば、半導体装置に含まれる膜の加工が行われる。テンプレートにおいて、形状の精度が高いことが望まれる。
特許５１１９５７９号公報
本発明の実施形態は、精度を向上できるテンプレートの製造方法及びテンプレート母材を提供する。
本発明の実施形態によれば、テンプレートの製造方法は、第１基板と前記第１基板の上に設けられた積層体とを含む構造体を準備することを含む。前記積層体は、第１材料の第１下層と、前記第１下層の上に設けられ前記第１材料とは異なる第２材料の第１上層と、前記第１上層の第１カバー領域の上に設けられ前記第２材料とは異なる第３材料の第１カバー層と、を含む。前記製造方法は、前記第１カバー層の一部の上、及び、前記第１上層の前記第１カバー領域を除く領域の少なくとも一部の上に、第１レジスト層を形成することを含む。前記製造方法は、前記第１カバー層、及び、前記第１レジスト層をマスクとして用いて、前記第１上層の一部を除去し、前記第１下層の一部を露出させることを含む。
図１（ａ）～図１（ｆ）は、第１の実施形態に係るテンプレートの製造方法を例示する工程順模式的断面図である。 図２（ａ）～図２（ｆ）は、第１の実施形態に係るテンプレートの製造方法を例示する工程順模式的断面図である。 図３（ａ）～図３（ｃ）は、第１の実施形態に係るテンプレートの製造方法を例示する工程順模式的断面図である。 図４（ａ）～図４（ｆ）は、第１の実施形態に係るテンプレートを用いたパターン形成方法を例示する工程順模式的断面図である。 図５（ａ）及び図５（ｂ）は、第１の実施形態に係るテンプレートを例示する模式的断面図である。 図６（ａ）～図６（ｆ）は、第２の実施形態に係るテンプレートの製造方法を例示する工程順模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）～図１（ｆ）、図２（ａ）～図２（ｆ）、及び、図３（ａ）～図３（ｃ）は、第１の実施形態に係るテンプレートの製造方法を例示する工程順模式的断面図である。 図１（ａ）に示すように、本実施形態に係るテンプレートの製造方法においては、構造体１０が準備される。構造体１０は、第１基板１１と、積層体１２と、を含む。積層体１２は、第１基板１１の上に設けられる。
積層体１２は、複数の下層（第１下層Ｌ１、第２下層Ｌ２及び第３下層Ｌ３など）と、複数の上層（第１上層Ｕ１、第２上層Ｕ２、第３上層Ｕ３及び第４上層Ｕ４など）と、を含む。複数の下層と、複数の上層と、は交互に並ぶ。複数の下層の数、及び、複数の上層の数は、任意である。
例えば、第１上層Ｕ１と第１基板１１との間に第１下層Ｌ１が位置する。第１下層Ｌ１と第１基板１１との間に第２上層Ｕ２が位置する。第２上層Ｕ２と第１基板１１との間に第２下層Ｌ２が位置する。第２下層Ｌ１と第１基板１１との間に第３上層Ｕ３が位置する。第３上層Ｕ１と第１基板１１との間に第３下層Ｌ３が位置する。第３下層Ｌ１と第１基板１１との間に第４上層Ｕ４が位置する。
複数の下層（第１下層Ｌ１、第２下層Ｌ２及び第３下層Ｌ３など）は、第１材料を含む。例えば、第１下層Ｌ１、第２下層Ｌ２及び第３下層Ｌ３などは、第１材料の層である。第１材料は、例えば、金属（例えばクロム）を含む。第１材料は、例えば、酸化クロムを含んでも良い。複数の下層は、例えば、クロム含有膜である。第１材料は、例えば、炭素を含んでも良い。複数の下層は、カーボン膜でも良い。以下では、第１材料がクロムを含む場合として、説明する。
複数の上層は、第２材料を含む。例えば、第１上層Ｕ１、第２上層Ｕ２、第３上層Ｕ３及び第４上層Ｕ４は、第２材料の層である。第２材料は、例えば酸化シリコンを含む。第２材料は、例えば、石英を含む。
複数の下層（クロム含有層）のそれぞれの厚さは、互いに実質的に同じである。複数の下層のそれぞれの厚さは、例えば、例えば、５ｎｍ以上５０ｎｍ以下である。
複数の上層（例えば酸化シリコン層）のそれぞれの厚さは、互いに実質的に同じである。例えば、複数の上層のそれぞれの厚さは、複数の下層のそれぞれの厚さよりも厚い。例えば、複数の上層のそれぞれの厚さは、複数の下層のそれぞれの厚さの５倍以上５０倍以下である。複数の上層のそれぞれの厚さは、例えば、１００ｎｍ以上２００ｎｍ以下である。
最も上の上層（第１上層Ｕ１）の上に、後述するカバー層となるカバー膜Ｃｆが設けられる。カバー膜Ｃｆは、第３材料（例えば、クロム）の膜である。カバー膜Ｃｆの上に、カバー層用レジスト膜Ｒｃｆが設けられ、第１エネルギー線ＥＲ１が照射される。第１エネルギー線ＥＲ１は、例えば、電子線である。例えば、電子ビーム描画が行われる。レーザ描画が行われても良い。この後、カバー層用レジスト膜Ｒｃｆの一部の除去が行われる。カバー層用レジスト膜Ｒｃｆからレジストパターンが形成される。
図１（ｂ）に示すように、形成されたレジストパターンをマスクとして用いて、カバー膜Ｃｆが加工される。例えば、カバー膜Ｃｆがクロムを含む場合、塩素系ガス及び酸素を含む混合ガスを用いたドライエッチングが行われる。これにより、クロム含有膜が除去される。酸化シリコンは、残る。
これにより、複数のカバー層（第１カバー層Ｃ１、第２カバー層Ｃ２及び第３カバー層Ｃ３など）が形成される。これらのカバー層は、最も上の上層（第１上層Ｕ１）の上に設けられている。複数のカバー層は、第３材料を含む。第３材料は、第２材料とは異なる。第３材料は、第１材料と同じでも良い。例えば、第３材料は、例えばクロムを含む。第３材料は、例えば、酸化クロムを含んでも良い。複数のカバー層は、積層体１２に含められても良い。
第１カバー層Ｃ１は、第１上層Ｕ１の第１カバー領域Ｒ１の上に設けられる。第２カバー層Ｃ２は、第１上層Ｕ１の第２カバー領域Ｒ２の上に設けられる。第３カバー層Ｃ３は、第１上層Ｕ１の第３カバー領域Ｒ１の上に設けられる。第１カバー層Ｃ１と第３カバー層Ｃ３との間に、第２カバー層Ｃ２が位置する。
複数のカバー層の形成においては、高精度の描画が行われている。このため、複数のカバー層における位置精度は高い。
この例では、複数のカバー層において、幅は実質的に同じである。複数のカバー層どうしの間の間隔は、実質的に同じである。例えば、等ピッチで同じ幅の複数のカバー層が設けられる。
例えば、複数のカバー層のそれぞれの幅は、第１カバー層Ｃ１から第２カバー層Ｃ２に向かう第１方向に沿う長さである。第２カバー層Ｃ２の幅（第２カバー層Ｃ２の第１方向に沿う第２長さＬｘ２）は、第１カバー層Ｃ１の幅（第１カバー層Ｃ１の第１方向に沿う第１長さＬｘ１）と、実質的に同じである。例えば、第２長さＬｘ２は、第１長さＬｘ１の０．９倍以上１．１倍以下である。第３カバー層Ｃ３の幅（第３カバー層Ｃ３の第１方向の第３長さＬｘ３）は、第１長さＬｘ１と実質的に同じである。例えば、第３長さＬｘ３は、第１長さＬｘ１の０．９倍以上１．１倍以下である。
例えば、第１カバー層Ｃ１と第２カバー層Ｃ２との間の第１方向に沿う距離（第１距離Ｄ１）は、第２カバー層Ｃ２と第３カバー層Ｃ３との間の第１方向に沿う距離（第２距離Ｄ２）と、実質的に同じである。例えば、第１距離Ｄ１は、第２距離Ｄ２の０．９倍以上１．１倍以下である。
図１（ｃ）に示すように、複数のカバー層の上に、第１レジスト膜Ｒｆ１を形成する。例えば、第１レジスト膜Ｒｆ１となる材料が塗布される。これにより、第１レジスト膜Ｒｆ１が形成される。
図１（ｄ）に示すように、第１レジスト膜Ｒｆ１に第２エネルギー線ＥＲ２を照射する。第２エネルギー線ＥＲ２の照射は、例えば、レーザ照射である。この例では、第１レジスト膜Ｒｆ１は、ポジ形である。
図１（ｅ）に示すように、現像を行う。第２エネルギー線ＥＲ２が照射された部分が除去される。これにより、第１レジスト層ＲＬ１が形成される。第１レジスト層ＲＬ１は、第１カバー層Ｃ１の一部、及び、他の複数のカバー層を覆う。
第１レジスト層ＲＬ１の端部の位置の許容誤差は、第１カバー層Ｃ１の幅（第１長さＬｘ１）に対応する。このため、第２エネルギー線ＥＲ２の照射における精度（例えば位置精度）は低くても良く、そして、現像のマージンも広い。
図１（ｆ）に示すように、第１カバー層Ｃ１、及び、第１レジスト層ＲＬ１をマスクとして用いて、第１上層Ｕ１の一部を除去する。すなわち、第１上層Ｕ１（例えば酸化シリコン）のエッチングを行う。第１材料のエッチングが行われる。例えば、ＣＦ４などのガスを用いたドライエッチングが行われる。酸化シリコン膜が除去される。Ｃｒが残る。後述の第２材料のエッチングも、同様の処理により実施できる。
これにより、第１下層Ｌ１の一部を露出させる。このエッチングにおいて、第１下層Ｌ１は、エッチングスストッパとして機能する。このため、第１上層Ｕ１の厚さに対応した高い精度の高さを有する段差が形成できる。
この製造方法においては、図１（ｆ）に図示したエッチング工程において、マスクの端部は、第１カバー層Ｃ１により決まる。既に説明したように、複数のカバー層（第１カバー層Ｃ１など）の形成においては、第１エネルギー線ＥＲ１が用いられる。第１エネルギー線ＥＲ１の照射における位置精度は高い。一方、第１レジスト層ＲＬ１のパターン形成には、第２エネルギー線ＥＲ２が用いられる。図１（ｅ）に図示するように、第１レジスト層ＲＬ１の端から第１カバー層Ｃ１が露出している。このため、第１レジスト層ＲＬ１の精度が低くても良い。第２エネルギー線ＥＲ２の位置精度は低くても良い。
実施形成においては、第１エネルギー線ＥＲ１の位置精度が高ければ、第２エネルギー線ＥＲ２の位置精度が低くても良い。このような方法においても、図１（ｆ）に示す第１上層Ｕ１において、高い位置精度が得られる。
このように、本実施形態に係る製造方法においては、第１基板１１と積層体１２を含む構造体１０が準備される。積層体１２は、第１基板１１の上に設けられる。積層体１２は、第１材料の第１下層Ｌ１と、第２材料の第１上層Ｕ１と、第３材料の第１カバー層Ｃ１と、を含む。第２材料は、第１材料とは異なる。第３材料は、第２材料とは異なる。第１上層Ｕ１は、第１下層Ｌ１の上に設けられる。第１カバー層Ｃ１は、第１上層Ｕ１の一部（第１カバー領域Ｒ１）の上に設けられる（図１（ｂ）参照）。
本実施形態に係る製造方法においては、第１カバー層Ｃ１の一部の上、及び、第１上層Ｕ１の第１カバー領域Ｒ１を除く領域の少なくとも一部の上に、第１レジスト層ＲＬ１を形成する（図１（ｅ）参照）。
本実施形態に係る製造方法においては、第１カバー層Ｃ１、及び、第１レジスト層ＲＬ１をマスクとして用いて、第１上層Ｕ１の一部を除去し、第１下層Ｌ１の一部を露出させる（図１（ｆ）参照）。
このような処理により、精度の高い段差が形成できる。精度を向上できるテンプレートの製造方法が提供できる。そして、既に説明したように、第２エネルギー線ＥＲ２の照射における位置精度は低くても良い。このため、製造設備が簡単になる。高いスループットで、段差が形成できる。高い生産性で、テンプレートが製造できる。
実施形態において、さらに以下の処理を行っても良い。
既に説明したように、積層体１２は、第１材料の第２下層Ｌ２と、第２材料の第２上層Ｕ２と、第３材料の第２カバー層Ｃ２と、をさらに含んでいる。第２下層Ｌ２は、第１下層Ｌ１と第１基板１１との間に設けられる。第２上層Ｕ２は、第２下層Ｌ２と第１下層Ｌ１との間に設けられる。第２カバー層Ｃ２は、第１上層Ｕ１の第２カバー領域Ｒ２の上に設けられる（図１（ｂ）参照）。
図１（ｆ）に関して説明したように、第１下層Ｌ１の一部を露出させる。この後に、図２（ａ）に示すように、第１レジスト層ＲＬ１を加工して第１カバー層Ｃ１を露出させる。例えば、第１レジスト層ＲＬ１のスリミングが行われる。例えば、酸素アッシャ処理によりスリミングが行われる。後述するスリミングにおいても、例えば、酸素アッシャが行われる。
図２（ｂ）に示すように、露出した第１カバー層Ｃ１、及び、露出した第１下層Ｌ１の上記の一部を除去する。例えば、第１材料及び第３材料（例えば、クロム）のエッチングを行う。例えば、塩素系ガス及び酸素を含む混合ガスを用いたドライエッチングが行われる。後述の第１材料及び第３材料のエッチングも、同様の処理により実施できる。
これにより、第１上層Ｕ１の別の一部、及び、第２上層Ｕ２の一部を露出させる。
図２（ｃ）に示すように、第１レジスト層ＲＬ１を加工する。例えば、第１レジスト層ＲＬ１のスリミングが行われる。例えば、酸素アッシング処理により、第１レジスト層ＲＬ１の端部が後退する。これにより、第２カバー層Ｃ２の一部を露出させる。例えば、第２カバー層Ｃ２の端部が露出する。
図２（ｄ）に示すように、第２カバー層Ｃ２、及び、第１レジスト層ＲＬ１をマスクとして用いて、第１上層Ｕ１の上記の別の一部、及び、第２上層Ｕ２の一部を除去する。例えば、第２材料（例えば酸化シリコン）のエッチングを行う。このとき、第１材料の下層（第１下層Ｌ１及び第２下層Ｌ２）がエッチングストッパとして機能する。これエッチングにより、第１下層Ｌ１の別の一部、及び、第２下層Ｌ２の一部を露出させる。
このような処理により、２つの段差を有する階段形状が形成できる。
２つの階段形状において、段差の高さは、複数の上層及び複数の下層のそれぞれの厚さで決まる。このため、高い精度の段差が得られる。
２つの階段形状において、段差の幅（テラス部の幅）は、複数のカバー層（第１カバー層Ｃ１及び第２カバー層Ｃ２）の精度により決まる。既に説明したように、複数のカバー層の形成には、高精度の第１エネルギー線ＥＲ１の照射が行われる。そして、図２（ａ）に関して説明した第１レジスト層ＲＬ１のスリミングにおいて、許される誤差は、第２カバー層Ｃ２の幅（第２長さ）に対応する。例えば、スリミングの精度は低くても、良い。このため、製造設備が簡単になる。高いスループットで、段差が形成できる。高い生産性で、テンプレートが製造できる。
このように、実施形態においては、高いパターン精度の複数の段差を有する階段形状が形成できる。実施形態においては、簡便に、かつ、精度を向上できる。
以下、上記の処理を繰り返すことで、３段以上の階段形状が得られる。
例えば、既に説明したように、積層体１２は、第１材料の第３下層Ｌ３と、第２材料の第３上層Ｕ３と、第３材料の第３カバー層Ｃ３と、をさらに含む。第３下層Ｌ３は、第２下層Ｌ２と第１基板１１との間に設けられる。第３上層Ｕ３は、第３下層Ｌ３と第２下層Ｌ２との間に設けられる。第３カバー層Ｃ３は、第１上層Ｕ１の第３カバー領域Ｒ３の上に設けられる（図１（ｂ）参照）。
図２（ｄ）に関して既に説明したように、第１下層Ｌ１の上記の別の一部、及び、第２下層Ｌ２の上記の一部を露出させる。この後、図２（ｅ）に示すように、第１レジスト層ＲＬ１を加工して第２カバー層Ｃ２を露出させる。
図２（ｆ）に示すように、露出した第２カバー層Ｃ２、露出した第１下層Ｌ１の上記の別の一部、及び、露出した第２下層Ｌ２の上記の一部を除去する。例えば、第１材料（例えばクロム）のエッチングを行う。これにより、第１上層Ｕ１のさらに別の一部、第２上層Ｕ２の上記の別の一部、及び、第３上層Ｕ３の一部を露出させる。例えば、第２材料（例えば酸化シリコン）の層の表面が露出する。
図３（ａ）に示すように、第１レジスト層ＲＬ１を加工して第３カバー層Ｃ３の一部を露出させる。例えば、第１レジスト層ＲＬ１のスリミングを行う。これにより、第３カバー層Ｃ３の端部が露出する。
図３（ｂ）に示すように、第３カバー層Ｃ３、及び、第１レジスト層ＲＬ１をマスクとして用いて、第１上層Ｕ１の上記のさらに別の一部、第２上層Ｕ２の上記の別の一部、及び、第３上層Ｕ３の一部を除去する。例えば、第２材料（例えば酸化シリコン）のエッチングを行う。これにより、第１下層Ｌ１のさらに別の一部、第２下層Ｌ２のさらに一部、及び、第３下層Ｌ３の一部を露出させる。
図３（ｃ）に示すように、第１レジスト層ＲＬ１を除去する。さらに、複数の下層（第１下層Ｌ１、第２下層Ｌ２及び第３下層Ｌ３など）の露出部分を除去する。例えば、第１材料（例えばクロム）の除去を行う。
このように、３段の階段形状が形成される。このような処理を繰り返すことにより、任意の数の段差を有する階段形状が得られる。
実施形態においては、上記のように、加工に用いられるエネルギー線の複数の照射が、異なる精度で実施されても良い。これにより、高精度のテンプレートを高い生産性で製造できる。
例えば、上記のように、実施形態に係るテンプレートの製造方法は、第１カバー層Ｃ１を形成することをさらに含む。そして、第１カバー層Ｃ１の形成は、第１カバー層Ｃ１となるカバー膜Ｃｆの上に設けられたカバー層用レジスト膜Ｒｃｆに第１エネルギー線ＥＲ１を照射することを含む。一方、第１レジスト層ＲＬ１の形成は、第１レジスト層ＲＬ１となる第１レジスト膜Ｒｆ１に第２エネルギー線ＥＲ２を照射することを含む。実施形態においては、第１エネルギー線ＥＲ１の照射における位置精度は、第２エネルギー線ＥＲ２の照射における位置精度よりも高い。換言すると、第２エネルギー線ＥＲ２の照射における位置精度は低い。これにより、簡便な製造装置を用いても高い精度が得られる。高いスループットが得られる。高い生産性でテンプレートを製造できる。
以下、実施形態に係るテンプレートを用いたパターン形成方法の例について説明する。このパターン形成方法においては、テンプレートを用いたインプリントが行われる。
図４（ａ）～図４（ｆ）は、第１の実施形態に係るテンプレートを用いたパターン形成方法を例示する工程順模式的断面図である。
図４（ａ）に示すように、テンプレート（第１テンプレート１１０）が用意される。第１テンプレート１１０は、第１基板１１と、積層体１２と、を有する。第１テンプレート１１０の第１面１０ｆには、階段形状１０ｓｔが設けられている。
図４（ｂ）に示すように、加工基板５１の上に、樹脂液膜５２が設けられている。樹脂液膜５２と第１面１０ｆ（階段形状１０ｓｔ）とを互いに接触される。
図４（ｃ）に示すように、樹脂液膜５２を固体化させる。例えば、樹脂液膜５２が光硬化性の場合は、光（第３エネルギー線ＥＲ３）を照射する。この場合、第１テンプレート１１０に含まれる層は、その光に対して透過性を有する。例えば、樹脂液膜５２が熱硬化性の場合は、加熱処理を行う。これにより、樹脂液膜５２から樹脂層５２Ｌが得られる。
図４（ｄ）に示すように、第１テンプレート１１０を樹脂層５２Ｌから離す。樹脂層５２Ｌは、第１テンプレート１１０の表面形状（例えば階段形状１０ｓｔ）を反映した表面形状を有する。
図４（ｅ）に示すように、エッチング処理５３を行う。例えば、ＲＩＥ（Reactive Ion Etching）などが行われる。
図４（ｆ）に示すように、加工基板５１に、樹脂層５２Ｌの形状を反映した形状が形成される。
例えば、加工基板５１は、交互に積層された、複数の第１膜及び複数の第２膜を含む。第１膜及び第２膜の一方は、例えば、窒化シリコンを含む。他方は、例えば、酸化シリコンを含む。このような積層膜に、第１テンプレート１１０を用いたインプリントにより、階段形状が形成される。一方、階段形状が形成されない領域において、積層膜にメモリ部（３次元メモリセル）が形成される。例えば、第１膜及び第２膜の一方が除去される。他方が残る。除去された空間に導電材料（例えばタングステンなど）が導入される。これにより、積層された複数の導電層が形成できる。複数の導電層は、例えば、複数のメモリセルの配線（例えばワード線）となる。階段部分は、複数の配線の接続部となる。このように、実施形態に係るテンプレート１１０は、３次元メモリの配線接続部の形成に利用できる。
図５（ａ）及び図５（ｂ）は、第１の実施形態に係るテンプレートを例示する模式的断面図である。
図５（ｂ）は、第１テンプレート１１０に設けられる段差部分を例示している。図５（ａ）は、段差部分が形成される前の状態を例示している。図５（ａ）は、テンプレートを形成するためのテンプレート母材２１０を示す。
図５（ａ）に示すように、テンプレート母材２１０は、交互に積層された複数の第１層６１及び複数の第２層６２を含む。第１層６１は、第１材料の層である。第２層６２は、第２材料の層である。第２材料は、第１材料とは異なる。第１層６１の厚さは、第２層６２の厚さよりも薄い。第１材料は、例えばクロムを含む。第２材料は、例えば酸化シリコン（例えば石英）を含む。
複数の第１層６１は、例えば、既に説明した複数の下層（第１～第３下層Ｌ１～Ｌ３など）に対応する。複数の第２層６２は、既に説明した複数の上層（第１～第４上層Ｕ１～Ｕ４など）に対応する。
複数の第１層６１の１つが、既に説明したカバー膜Ｃｆに対応しても良い。または、最も上の上層（最も上の第２層６２）の上に、第３材料の層が設けられ、この層が複数のカバー層（カバー膜Ｃｆ）となっても良い。
このようなテンプレート母材２１０を用いることで、上記の製造方法によりテンプレートが形成できる。
図５（ｂ）に示すように、製造されたテンプレート（第１テンプレート１１０）は、積層体１２を含む。積層体１２は、複数の積層膜ＳＦ含む。複数の積層膜ＳＦの１つ（それぞれ）は、第１材料の下層ＬＬと、第１材料とは異なる第２材料の上層ＵＬと、を含む。下層ＬＬの１つが、例えば、第１下層Ｌ１などになる。上層ＵＬの１つが第１上層Ｕ１などになる。１つの積層膜ＳＦにおいて、下層ＬＬの上に上層ＵＬが設けられる。
複数の積層膜ＳＦにおいて、下層ＬＬの厚さは、互いに実質的に同じである。複数の積層膜ＳＦにおいて、上層ＵＬの厚さは、互いに実質的に同じである。
第１テンプレート１１０は、第１面１０ｆを有する。第１面１０ｆは、階段形状１０ｓｔを有する。階段形状１０ｓｔは、階段状である。この階段形状１０ｓｔにおいて、複数の積層膜ＳＦの段差の高さは、互いに実質的に同じである。この階段形状１０ｓｔにおいて、複数の積層膜ＳＦの段差のテラス面の幅は、互いに実質的に同じである。テラス面の幅は、例えば、複数のカバー層のピッチに対応する。
（第２の実施形態）
本実施形態は、第１の実施形態に関して説明したテンプレートを用いて別のテンプレートを製造する方法に係る。例えば、第１の実施形態により、基準となる第１テンプレート１１０が形成される。第１テンプレート１１０は、例えば、マスターテンプレートである。この第１テンプレート１１０を用いて、第２テンプレートが製造される。例えば、この第２テンプレートを用いて、半導体装置などにおけるパターンが形成されても良い。
図６（ａ）～図６（ｆ）は、第２の実施形態に係るテンプレートの製造方法を例示する工程順模式的断面図である。
図６（ａ）に示すように、第１テンプレート１１０を準備する。第１テンプレート１１０は、複数の積層膜ＳＦを含む（図５（ｂ）参照）。複数の積層膜ＳＦのそれぞれは、第１材料の下層ＬＬと、第１材料とは異なる第２材料の上層ＵＬと、を含む。第１テンプレート１１０は、第１面１０ｆを有する。第１面１０ｆは、複数の積層膜ＳＦごとに段差が設けられた階段形状１０ｓｔを有する。
図６（ｂ）に示すように、第１テンプレート１１０の第１面１０ｆの上に、樹脂液膜５２となる樹脂液を塗布する。樹脂液は、例えばレジストである。
図６（ｃ）に示すように、樹脂液膜５２の上に、第２基板２１を置く。第２基板２１は、例えば酸化シリコン基板（例えば石英基板）である。第１面１０ｆと第２基板２１との間に、樹脂液膜５２が設けられる。
第１面１０ｆと第２基板２１との間に設けられた樹脂液膜５２に、第１面１０ｆを接触させた状態で樹脂液膜５２を固体化して樹脂層５２Ｌを形成する。例えば、紫外線を樹脂液膜５２に照射する。このとき、第２基板２１（石英基板）は、紫外線を透過する。
これにより、図６（ｄ）に示すように、樹脂液膜５２が固体化して、樹脂層５２Ｌが得られる。樹脂層５２Ｌの表面は、第１テンプレート１１０の第１面１０ｆの凹凸（階段形状１０ｓｔ）を反映した形状を有する。
図６（ｅ）に示すように、樹脂層５２Ｌをマスクとして用いて、第２基板２１を加工する。例えば、酸化シリコン（例えば石英）のエッチングを行う。
これにより、図６（ｆ）に示すように、第２基板２１に、第１テンプレート１１０の第１面１０ｆの凹凸（階段形状１０ｓｔ）を反映した形状が形成される。これにより、第２テンプレート１２０が得られる。第２基板２１は階段形状１０ｓｔを反映した第２表面形状２０Ｃを有する。
第２表面形状２０Ｃの凹凸は、第１テンプレート１１０の階段形状１０ｓｔの凹凸に対して逆である。
さらに、同様の方法により、第２テンプレート１２０から、第３テンプレートを製造しても良い。第３テンプレートの表面形状の凹凸は、第１テンプレート１１０の階段形状１０ｓｔと同じになる。
このようにして、マスターテンプレートの第１テンプレート１１０から他のテンプレートが形成できる。
３次元メモリにおいて、配線接続部に段差が設けられる。ナノインプリントにより、この段差を形成することが考えられる。
実施形態においては、基板に、複数組の積層構造が設けられる。積層構造は、異なる材料の複数層を含む。第１材料は、例えば、金属またはカーボンを含む。第２材料は、第１材料とは異なる。第２材料は、例えば酸化シリコン（例えば石英）である。例えば、この基板の表面に、第２材料とは異なる材料（第３材料、第１材料と同じでも良い）の複数の層（カバー層）を形成する。この複数の層は、所定の間隔で離れ、所定の幅を有する。実施形態においては、第１工程と、第２工程と、が実施される。第１工程では、基板の表面の第２材料の層の一部を除いてレジスト（第１レジスト層ＲＬ１）で覆う。そして、そのレジストと、表面の層をマスクとして第２材料の層をエッチング加工する。第２工程では、そのレジストが覆う領域を変更して、第１材料の層をエッチングする。第２工程を複数回繰り返して実施する。これにより、複数の段差構造を持つテンプレートが作製される。
例えば、上記の第２工程は、レジストをアッシング処理して縮小させ、そのレジストの端部の位置を変えた後に、第１材料の層をエッチング処理することを含む。
例えば、上記の第２工程は、レジストをアッシング処理して縮小させることを含む。第２工程は、レジストを除去した後に別のレジストを形成することを含んでも良い。この別のレジストの形成は、別のレジストとなる材料に、露光処理及び現像処理を行うことを含む。露光処理は、例えば、レーザ照射、及び、電子線照射の少なくともいずれかを含む。
例えば、上記の第２工程は、レジストをアッシング処理して縮小させることを含む。第２工程は、レジストを除去した後に別のレジストを形成することを含んでも良い。この別のレジストの形成は、例えば、レジスト液のインクジェット塗布と、光（例えば紫外線）照射によるレジスト液の硬化と、を含んでも良い。
実施形態においては、スリミング→Ｃｒエッチング→スリミング→酸化シリコンエッチングのサイクルを１回行うことで、１段の段差が形成される。この後、この処理を繰り返す。最後にＣｒ膜を剥離する。これにより、階段状のテンプレートが得られる。
レジスト消費が許容される範囲で、繰り返し数を増やすことができる。レジストが、Ｃｒエッチングまたは酸化シリコンエッチングに耐えられない薄さになったときには、レジストを剥離しても良い。そして、別のレジストを形成し、アライメント描画から再開しても良い。多数の階段加工において、最初の描画のパターン精度で加工を行うことができる。
実施形態によれば、例えば、一般的なアライメント描画方法と比べて、低コストで、高スループットで、階段状テンプレートが作製できる。最初に高精度の描画が行われる。この最初のパターン形成精度で段差のステップ幅が定義される。そして、段差の高さは、層の厚さの精度で決まる。これにおり、厳密なエッチングの精度が不要となる。これにより、高品質の階段テンプレート形成が容易となる。
実施形態によれば、レジストで覆う位置を変更する工程は、簡単に実施できる。例えば、酸素アッシングを時間制御で実施する。これにより、意図する位置への端面の移動が容易に可能になる。他のＣｒエッチングまたは他の酸化シリコンエッチングと同様に、ドライエッチング処理が可能である。例えば、酸素、塩素またはフッ素によるエッチングプロセスを繰り返すことにより、段差が形成できる。
実施形態において、レジストが消耗してエッチングに耐えられなくなったとき、一連のシーケンスに復帰することが可能である。
実施形態によれば、精度を向上できるテンプレートの製造方法及びテンプレート母材を提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、テンプレートに含まれる下層、上層、カバー層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述したテンプレートの製造方法及びテンプレート母材を基にして、当業者が適宜設計変更して実施し得る全てのテンプレートの製造方法及びテンプレート母材も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…構造体、 １０ｆ…第１面、 １０ｓｔ…階段形状、 １１…基板、 １２…積層体、 ２１…第２基板、 ２０Ｃ…第２表面形状、 ５１…加工基板、 ５２…樹脂液膜、 ５２Ｌ…樹脂層、 ５３…エッチング処理、 ６１、６２…第１、第２層、 １１０、１２０…第１、第２テンプレート、 ２１０…テンプレート母材、 Ｃ１～Ｃ３…第１～第３カバー層、 Ｃｆ…カバー膜、 Ｄ１、Ｄ２…第１、第２距離、 ＥＲ１～ＥＲ３…第１～第３エネルギー線、 Ｌ１～Ｌ３…第１～第３下層、 ＬＬ…下層、 Ｌｘ１～Ｌｘ３…第１～第３長さ、 Ｒ１～Ｒ３…第１～第３カバー領域、 ＲＬ１…第１レジスト層、 Ｒｃｆ…カバー層用レジスト膜、 Ｒｆ１…第１レジスト膜、 Ｓｆ…積層膜、 Ｕ１～Ｕ４…第１～第４上層、 ＵＬ…上層

Claims (2)

  1. 第１基板と前記第１基板の上に設けられた積層体とを含む構造体を準備し、前記積層体は、第１材料の第１下層と、前記第１下層の上に設けられ前記第１材料とは異なる第２材料の第１上層と、前記第１上層の第１カバー領域の上に設けられ前記第２材料とは異なる第３材料の第１カバー層と、を含み、
    前記第１カバー層の一部の上、及び、前記第１上層の前記第１カバー領域を除く領域の少なくとも一部の上に、第１レジスト層を形成し、
    前記第１カバー層、及び、前記第１レジスト層をマスクとして用いて、前記第１上層の一部を除去し、前記第１下層の一部を露出させる、
    ことを含み、
    前記積層体は、前記第１下層と前記第１基板との間に設けられ前記第１材料の第２下層と、前記第２下層と前記第１下層との間に設けられ前記第２材料の第２上層と、前記第１上層の第２カバー領域の上に設けられ前記第３材料の第２カバー層と、をさらに含み、
    前記第１下層の前記一部を露出させた後に、前記第１レジスト層を加工して前記第１カバー層を露出させ、
    前記露出した前記第１カバー層、及び、前記露出した前記第１下層の前記一部を除去して、前記第１上層の別の一部及び前記第２上層の一部を露出させ、
    前記第１レジスト層を加工して前記第２カバー層の一部を露出させ、
    前記第２カバー層、及び、前記第１レジスト層をマスクとして用いて、前記第１上層の前記別の一部、及び、前記第２上層の一部を除去し、前記第１下層の別の一部、及び、前記第２下層の一部を露出させる、
    ことをさらに実施する、テンプレートの製造方法。
  2. 前記構造体を準備することは、前記第１カバー層を形成することを含み、
    前記第１カバー層の形成は、前記第１カバー層となるカバー膜の上に設けられたカバー層用レジスト膜に第１エネルギー線を照射することを含み、
    前記第１レジスト層の形成は、前記第１レジスト層となる第１レジスト膜に第２エネルギー線を照射することを含み、
    前記第１エネルギー線の前記照射における位置精度は、前記第２エネルギー線の前記照射における位置精度よりも高い、請求項１記載のテンプレートの製造方法。
JP2017053318A 2017-03-17 2017-03-17 テンプレートの製造方法及びテンプレート母材 Active JP7023050B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017053318A JP7023050B2 (ja) 2017-03-17 2017-03-17 テンプレートの製造方法及びテンプレート母材
US15/695,847 US11294276B2 (en) 2017-03-17 2017-09-05 Template manufacturing method and template base member
US17/688,275 US11762286B2 (en) 2017-03-17 2022-03-07 Template manufacturing method and template base member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017053318A JP7023050B2 (ja) 2017-03-17 2017-03-17 テンプレートの製造方法及びテンプレート母材

Publications (2)

Publication Number Publication Date
JP2018157093A JP2018157093A (ja) 2018-10-04
JP7023050B2 true JP7023050B2 (ja) 2022-02-21

Family

ID=63521211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017053318A Active JP7023050B2 (ja) 2017-03-17 2017-03-17 テンプレートの製造方法及びテンプレート母材

Country Status (2)

Country Link
US (2) US11294276B2 (ja)
JP (1) JP7023050B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7034696B2 (ja) 2017-12-14 2022-03-14 キヤノン株式会社 硬化物パターンの製造方法、加工基板の製造方法、回路基板の製造方法、電子部品の製造方法、およびインプリントモールドの製造方法
JPWO2021059979A1 (ja) * 2019-09-27 2021-04-01

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070128850A1 (en) 2005-12-07 2007-06-07 Canon Kabushiki Kaisha Method for manufacturing semiconductor device by using dual damascene process and method for manufacturing article having communicating hole
JP2007140460A (ja) 2005-06-08 2007-06-07 Canon Inc モールド、パターン形成方法、及びパターン形成装置
JP2008068611A (ja) 2006-06-30 2008-03-27 Asml Netherlands Bv インプリントリソグラフィ
US20080254633A1 (en) 2007-04-10 2008-10-16 International Business Machines Corporation Multiple exposure lithography method incorporating intermediate layer patterning
CN102478764A (zh) 2010-11-30 2012-05-30 中芯国际集成电路制造(北京)有限公司 双重图形化方法
JP2013077665A (ja) 2011-09-30 2013-04-25 Toppan Printing Co Ltd パターン形成方法及びパターン形成体
WO2017038213A1 (ja) 2015-08-31 2017-03-09 Hoya株式会社 マスクブランク、位相シフトマスクおよびその製造方法、並びに半導体デバイスの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475704B1 (en) * 1997-09-12 2002-11-05 Canon Kabushiki Kaisha Method for forming fine structure
TW593128B (en) * 2002-05-17 2004-06-21 Fan-Gen Tzeng Method for manufacturing three-dimensional microstructure
JP3821069B2 (ja) 2002-08-01 2006-09-13 株式会社日立製作所 転写パターンによる構造体の形成方法
JP5119579B2 (ja) 2005-08-01 2013-01-16 凸版印刷株式会社 インプリント用モールド及びその製造方法
US7396474B2 (en) 2005-11-08 2008-07-08 Arr-Maz Products, Lp Dual injection of two polymeric filtration aids for gypsum removal from phosphoric acid/gypsum slurry
JP2010171109A (ja) 2009-01-21 2010-08-05 Toppan Printing Co Ltd インプリント用金型の原版及びインプリント用金型原版の製造方法
US8551689B2 (en) * 2010-05-27 2013-10-08 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices using photolithography
JP5349404B2 (ja) * 2010-05-28 2013-11-20 株式会社東芝 パターン形成方法
JP2012023242A (ja) 2010-07-15 2012-02-02 Toppan Printing Co Ltd パターン製造方法およびパターン形成体

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007140460A (ja) 2005-06-08 2007-06-07 Canon Inc モールド、パターン形成方法、及びパターン形成装置
US20070128850A1 (en) 2005-12-07 2007-06-07 Canon Kabushiki Kaisha Method for manufacturing semiconductor device by using dual damascene process and method for manufacturing article having communicating hole
JP2008068611A (ja) 2006-06-30 2008-03-27 Asml Netherlands Bv インプリントリソグラフィ
US20080254633A1 (en) 2007-04-10 2008-10-16 International Business Machines Corporation Multiple exposure lithography method incorporating intermediate layer patterning
CN102478764A (zh) 2010-11-30 2012-05-30 中芯国际集成电路制造(北京)有限公司 双重图形化方法
JP2013077665A (ja) 2011-09-30 2013-04-25 Toppan Printing Co Ltd パターン形成方法及びパターン形成体
WO2017038213A1 (ja) 2015-08-31 2017-03-09 Hoya株式会社 マスクブランク、位相シフトマスクおよびその製造方法、並びに半導体デバイスの製造方法

Also Published As

Publication number Publication date
US11762286B2 (en) 2023-09-19
JP2018157093A (ja) 2018-10-04
US20220187704A1 (en) 2022-06-16
US11294276B2 (en) 2022-04-05
US20180267401A1 (en) 2018-09-20

Similar Documents

Publication Publication Date Title
US9818611B2 (en) Methods of forming etch masks for sub-resolution substrate patterning
JP5377053B2 (ja) テンプレート及びその製造方法、並びにパターン形成方法
JP7008907B2 (ja) 複数の材料を有する層を用いて基板をパターニングする方法
JP5395757B2 (ja) パターン形成方法
CN108701588B (zh) 用于形成存储器鳍片图案的方法和系统
TW200402596A (en) Stamper, pattern transferring method using the stamper, and method of forming a structure by a transferred pattern
TWI625602B (zh) 使用極紫外光微影技術之基板圖案化方法
US10274822B2 (en) Template and method of manufacturing semiconductor device
US11762286B2 (en) Template manufacturing method and template base member
JP4774937B2 (ja) テンプレートの製造方法
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
JP6015140B2 (ja) ナノインプリントモールドおよびその製造方法
KR20170108149A (ko) 노광 데이터 생성 방법, 제조 방법, 노광 데이터 생성 장치, 노광 데이터 생성 프로그램, 및, 제조 시스템
US20180157159A1 (en) Photomask and manufacturing method of semiconductor device
JP5983322B2 (ja) パターン構造体の形成方法
JP7438904B2 (ja) テンプレート、テンプレートの製造方法、及び半導体装置の製造方法
JP6307851B2 (ja) ステンシルマスク及びその製造方法
JP2018046212A (ja) 多段構造体を有するテンプレートの製造方法
KR20090069091A (ko) 오버레이 버니어 형성 방법
JP6638493B2 (ja) 多段構造体を有するテンプレートの製造方法
JP2018170365A (ja) テンプレート、半導体装置の製造方法及びテンプレートの製造方法
JP5618033B2 (ja) パターン構造体の形成方法
CN110673245A (zh) 一种斜齿图形光栅板的制作方法及光栅板
CN102800624A (zh) 半导体装置的通孔形成的方法
JP2013026231A (ja) パターン形成方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170620

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220208

R151 Written notification of patent or utility model registration

Ref document number: 7023050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151