JP2012023242A - パターン製造方法およびパターン形成体 - Google Patents

パターン製造方法およびパターン形成体 Download PDF

Info

Publication number
JP2012023242A
JP2012023242A JP2010160717A JP2010160717A JP2012023242A JP 2012023242 A JP2012023242 A JP 2012023242A JP 2010160717 A JP2010160717 A JP 2010160717A JP 2010160717 A JP2010160717 A JP 2010160717A JP 2012023242 A JP2012023242 A JP 2012023242A
Authority
JP
Japan
Prior art keywords
pattern
hard mask
mask layer
manufacturing
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010160717A
Other languages
English (en)
Inventor
Munehisa Soma
宗尚 相馬
Masafumi Kawashita
雅史 川下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2010160717A priority Critical patent/JP2012023242A/ja
Publication of JP2012023242A publication Critical patent/JP2012023242A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】複数の段差を備えた微細な3次元構造パターンの製造に好適なパターン製造方法を提供すること。
【解決手段】ハードマスク層12の1段目の段差部15’’のパターン位置から所望の距離をずらした位置のレジスト膜13を露光させレジストパターン14’を形成し、レジストパターン14’をマスクとしてハードマスク層12をエッチングすることで、所望の位置に3次元構造の2段目の段差部19を形成出来る。また、ハードマスク層12は基板11に対してエッチング選択比が高い材料であるため、形成する3次元構造パターンに対応する2段目の段差部19の段差は、所望する3次元構造パターンよりも、深さを小さく出来る。また、ハードマスク層12に2段目の段差部19を形成するにあたり、ハードマスク層12を基板11の表面を覆うように残存させることにより、複数段のパターン形成において、基板11の帯電(チャージアップ)を抑制出来る。
【選択図】図4

Description

本発明は、微細な3次元構造パターンの製造に適したパターン製造方法、および該パターン製造方法を用いて製造した3次元構造パターンを有するパターン形成体に関する。
基材(例えば、ガラス、樹脂、金属、シリコンなど)に特定の微細な3次元構造パターン(例えば、多段の階段状形状など)を形成した構造物は、広範に用いられている。例えば、半導体デバイス、光学素子、配線回路、記録デバイス(ハードディスクやDVDなど)、医療検査用チップ(DNA分析用途など)、ディスプレイパネル、マイクロ流路などが挙げられる。
また、微細な3次元構造パターンを転写するためのインプリントモールドの製造には、微細な3次元構造パターンの形成方法を用いることが知られている。
また、線幅の小さいパターンを解像するための位相シフトマスクとして用いられるレベンソン型フォトマスクでは、透明基材に段差形状のパターンを形成することが知られている。
近年、この様な用途が大きな広がりを見せており、また、より微細なパターンや、より段数の多い構造に対する要求が増加している。
例えば、半導体分野において、特定の微細な3次元構造パターンを形成したデュアルダマシン構造が提案されている。このとき、通常のデュアルダマシン構造形成工程では、形成する段差ごとに、レジストパターンを形成することが知られている。
デュアルダマシン構造の形成方法として、例えば、1層目段差にBARC(Bottom Anti Reflection Coating)などをコーティングすることにより段差をなくしてから、再度パターン形成を行う方法が提案されている(特許文献1参照)。
また、デュアルダマシン構造の形成方法として、例えば、3段構造のモールドを使ったナノインプリント技術を用いる方法が知られている(非特許文献1参照)。これにより、必要な工程数を1/3近くに削減できるという報告があることから、多段構造のインプリントモールドに対する要望が高まっている。
また、上述した特定の微細な3次元構造パターン(例えば、多段の階段状形状など)を製造する方法として、荷電粒子線リソグラフィを用いて階段状構造を形成する方法が知られている。
例えば、電子線リソグラフィでの電子ビームドーズ量を制御することで、レジストを階段状に形成する方法が提案されている(非特許文献2参照)。
特開2003−303824号公報
Proc. of SPIE., vol.5992, pp.786-794 (2005) Jpn. J. Appl. Phys., vol.39, pp.6831-6835 (2000)
微細な3次元構造パターンの形成では、3次元構造パターンに応じて複数回のレジストのパターニングを行うことが知られている。
しかしながら、既に段差を備えた基板に対して、新たにレジストのパターニングを行うことは以下の事由から困難である。また、段差の深さが大きければ大きいほど、難易度が上がることは言うまでもない。
(1)段差のある基板上にレジストをコートする際、レジスト膜の厚さが段差と同じかそれ以下だと凸部上のレジスト膜が薄くなってしまい、平坦なレジスト膜を得ることが出来ない。このため、所望するレジストパターンを得ることが困難である。
(2)レジスト膜が平坦となるように充分にレジスト膜を厚くした場合、形成したレジストパターンのアスペクト比はレジスト膜の厚みに応じて高くなるため、レジストパターン倒れが発生する。このため、所望するレジストパターンを得ることが困難である。
特に、1段目のパターンを形成した後2段目のパターンを形成するにあたり、電子線を用いてパターン形成を行なうと、2段目のパターンのために電子線を照射することで基板自体が帯電し、微細かつ正確なパターン描写を行なえない問題がある。
また、既に段差を備えた基板に対して、所望の位置にマスク形成を行うことは困難である。特に、微細なパターンが要求される場合、ナノレベルでの位置合せが必要となり、困難を極める。
そこで、本発明は、上述の課題を解決するためになされたものであり、複数の段差を備えた微細な3次元構造パターンの製造に好適なパターン製造方法、および該パターン製造方法を用いて製造した3次元構造パターンを有するパターン形成体を提供することを目的とする。
請求項1に記載の本発明は、3次元構造パターンを製造するパターン製造方法において、基板にハードマスク層を形成する工程と、前記ハードマスク層の表面に第1の平坦部と第1の凸部を有する第1の段差部を形成する工程と、前記ハードマスク層の第1の段差部を形成した側に、第1の平坦部と第1の凸部との段差を上回る膜厚でレジスト膜を形成する工程と、前記レジスト膜に、前記ハードマスク層の第1の凸部と第1の平坦部とに跨ってそれら第1の凸部の一部と第1の平坦部の一部とを覆うレジストパターンを形成する工程と、前記レジストパターンをマスクとし、前記ハードマスク層を、前記第1の平坦部のレジストパターンにより覆われず露出した部分が除去されるまでエッチングし、前記第1の凸部のレジストパターンにより覆われず露出した部分と、前記第1の平坦部のレジストパターンにより覆われた部分とが、層厚の同じ第2の平坦部を構成し、前記第1の凸部のレジストパターンにより覆われた部分が前記第2の平坦部から突出した第2の凸部を構成する第2の段差部をハードマスク層に形成する工程と、前記第2の段差部を有するハードマスク層をエッチングマスクとして、前記基板に第1の異方性エッチングを行う工程と、前記ハードマスク層の第2の段差部のうち第2の平坦部をエッチングにより除去する工程と、前記ハードマスク層の第2の凸部をエッチングマスクとして、前記基板に第2の異方性エッチングを行う工程と、を備えたことを特徴とするパターン製造方法である。
請求項2に記載の本発明は、請求項1に記載のパターン製造方法であって、前記ハードマスク層の第1の段差部を形成した側のレジスト膜に、レジストパターンを形成する工程は、前記ハードマスク層の第1の段差部のパターン位置から所望の距離をずらした位置に露光させる工程であることを特徴とするパターン製造方法である。
請求項3に記載の本発明は、請求項1に記載のパターン製造方法であって、前記ハードマスク層に第1の段差部を形成する工程にあたり、ハードマスク層の一部を該ハードマスク層の層厚未満の深さでエッチングして、エッチング後のハードマスク層を、基板の表面の全体を覆うように残存させることを特徴とするパターン製造方法である。
請求項4に記載の本発明は、請求項1から3のいずれかに記載のパターン製造方法であって、前記3次元構造パターンの寸法幅が100nm以下のものを含むことを特徴とするパターン製造方法である。
請求項5に記載の本発明は、請求項1から4のいずれかに記載のパターン製造方法であって、基板は、石英基板であり、ハードマスク層は、Crからなる層であることを特徴とするパターン製造方法である。
請求項6に記載の本発明は、請求項1から5のいずれかに記載のパターン製造方法であって、3次元構造パターンがインプリントモールドであることを特徴とするパターン製造方法である。
請求項7に記載の本発明は、請求項1から5のいずれかに記載のパターン製造方法であって、3次元構造パターンがフォトマスクであることを特徴とするパターン製造方法である。
請求項8に記載の本発明は、請求項1から7のいずれかに記載のパターン形成方法を用いて製造した3次元構造パターンを有することを特徴とするパターン形成体である。
本発明の構成によれば、所望する3次元構造パターンを基板に製造する場合、段差が形成されたハードマスク層のパターン位置から所望の距離をずらした位置に露光させレジストパターンを形成し、レジストパターンをマスクとしてハードマスク層をエッチングすることで、所望の位置に3次元構造のハードマスク製造を行うことが出来る。
また、ハードマスク層は基板に対してエッチング選択比が高い材料であるため、製造する3次元構造パターンに対応するハードマスク層の段差は、所望する3次元構造パターンよりも、深さを小さくすることが出来る。このため、段差形成のためのパターニングに際して、形成する段差の深さ寸法を浅くすることが出来、レジストパターン倒れの発生を抑制することが出来る。
また、ハードマスク層に段差を製造するにあたり、ハードマスク層は基板表面を覆うように残存させることにより、複数段のパターン製造において、基板の帯電(チャージアップ)を抑制することが出来る。
よって、複数の段差を備えた微細な3次元構造パターンの製造を好適に行うことが可能となる。
一般的なパターン製造方法の一例を示す図である。 一般的なパターン製造方法における問題点を示す図である。 一般的なパターン製造方法における問題点を示す図である。 本発明のパターン製造方法の実施の一実施形態を示す図である。
以下、一般的な(典型的)な多段構造のパターン製造方法の一例を示す。
まず、ハードマスク層12を備えた基板11に、レジスト膜13をコートし(図1(a))、該レジスト膜13のパターニングを行いレジストパターン14を形成する(図1(b))。
次に、レジストパターン14をマスクにしてハードマスク層12をエッチングし、このエッチングされたハードマスク層15をマスクにして基板11をエッチングする(図1(c))。
次に、基板11を洗浄しレジストパターン14を除去することで、1層目のパターン16を有する基板11が作製される(図1(d))。この1層目のパターン16は、レジストパターン14により保護されずエッチングされた平坦部16aと、レジストパターン14により保護されてエッチングされなかった凸部16bとを有している。
次に、1層目のパターン16が形成された基板11に、再度レジスト膜13をコートして、1層目のパターン16の平坦部16a及び凸部16bを全て覆い(図1(e))、該レジスト膜13のパターニングを行い、凸部16bの先端面上のハードマスク層15の一部を覆うレジストパターン14’を形成する(図1(f))。
次に、レジストパターン14’をマスクにして、エッチングされたハードマスク層15をさらにエッチングし、このエッチングされたハードマスク層15’をマスクにして基板11をエッチングする(図1(g))。
次に、基板11を洗浄しレジストパターン14’とハードマスク層15’を除去することで、2層目のパターン17が、1層目のパターン16上に作製される(図1(h))。この2層目のパターン17は、レジストパターン14’により保護されず1層目のパターン16の凸部16bの先端面からエッチングされた平坦部17aと、レジストパターン14’により保護されてエッチングされず1段目のパターン16の凸部16bの先端面がそのまま残った凸部17bとを有している。
上述した典型的な多段構造のパターン製造方法では、2層目のパターン17を製造するためのレジスト膜13のパターニング(図1(f))の際に、レジスト膜13が1層目のパターン16の凹凸に倣って凸凹していると、1層目のパターン16の凸部16bの先端面において、凸部16bの中央寄りの部分よりも角部寄りの部分の方がレジスト膜13の厚さが薄くなってしまい、平坦なレジスト層を得ることが出来ず、(図1(f))に示すような所望するレジストパターンを得ることが困難であり、微細な3次元構造パターンの製造に不適である(図2)。
また、1層目のパターン16の平坦部16aと凸部16bとの段差を埋めるようにレジスト膜13を厚くした場合(図3(a))、凸部16bの中央寄りの部分のみを覆うようにレジスト膜13をパターニングすると、所望するパターン幅に対してレジスト膜厚が厚いことから、レジストパターン18のアスペクト比は大きくなってしまうため、レジストパターン倒れが発生し、(図1(f))に示すような所望するレジストパターンを得ることが困難であり、微細な3次元構造パターンの製造に不適である(図3(b))。
本発明のパターン製造方法は、上述したような典型的な多段構造のパターン形成方法に代わる、微細な3次元構造パターンの形成に適したものである。
以下、本発明のパターン製造方法の一実施形態について、説明を行う。
<基板にハードマスク層を形成する工程>
まず、基板上にハードマスク層を形成する。ハードマスク層の形成方法としては、ハードマスク層に選択した材料に応じて、適宜公知の薄膜形成法を用いて形成して良い。例えば、スパッタ法などを用いて良い。
基板は、用途に応じて適宜選択して良い。例えば、シリコン基板、石英基板、サファイア基板、SOI基板などであっても良い。
ハードマスク層は、選択した基板に対して、後述する「<異方性エッチングを行う工程>」におけるエッチング選択比が高い材料であれば良い。
また、基板が石英基板である場合、ハードマスク層は、Crからなる層であることが好ましい。石英基板は、一般的な露光光に対して透過性を有しており、特に、光インプリント法に用いるインプリントモールドや、フォトマスクなどの製造工程に本発明のパターン形成方法を用いる場合に好適である。このとき、石英基板に対するハードマスク層としてはCrからなる層を用いることで、一般的なエッチング条件において、ハードマスク層を基板に対してエッチング選択比を高く設定することが出来る。
<ハードマスク層に段差を形成する工程>
次に、ハードマスク層に段差を形成する。ハードマスク層の段差を形成する方法としては、レジストを用いたリソグラフィ法を用いる。例えば、前記ハードマスク層上に、レジスト膜を形成し、該レジスト膜にパターニングを行い、レジストパターンを形成し、該レジストパターンをマスクとしてエッチングを行うことにより、前記ハードマスク層に段差を形成しても良い。
ハードマスク層は基板に対してエッチング選択比が高い材料であるため、形成する3次元構造パターンに対応するハードマスク層の段差は、所望する3次元構造パターンよりも小さくすることが出来る。このため、レジストパターン倒壊を抑制することが出来る。
本発明では、ハードマスク層に段差を形成するにあたり、ハードマスク層は基板表面を覆うように残存させることが好ましい。これにより、複数段のパターン形成において、基板の帯電(チャージアップ)を抑制することが出来る。
<レジスト膜を形成する工程>
次に、段差を有する基板上に、レジスト膜を形成する。
レジスト膜の形成方法としては、粘度に応じて、適宜公知の薄膜形成技術を用いれば良い。例えば、ダイコート法、スピンコート法などを用いても良い。
<レジストパターンを形成する工程>
次に、レジスト膜に、荷電粒子線を用いてレジストパターンを形成する。
荷電粒子線を用いてレジストパターンを形成する方法は適宜公知の方法を用いれば良い。
このとき、本発明のパターン形成方法は、レジスト膜が形成された段差のあるハードマスク層のパターン位置より所望の距離をずらした位置に荷電粒子線を照射することが好ましい。現像処理は用いたレジスト膜に応じて適宜行って良い。このとき、現像処理に際して、洗浄処理を行っても良い。洗浄処理としては、現像液/異物を除去することが出来ればよく、例えば、純水、超臨界流体などを用いて行っても良い。
<ハードマスク層に3次元構造を形成する工程>
次に、形成されたレジストパターンをマスクとしてハードマスク層をエッチングすることで、所望の位置に3次元構造のハードマスク形成を行うことが出来る。
このとき、ハードマスク層に形成する段差は、2段のみならず、より多段であっても良い。ハードマスク層の段差を多段にすることで、基板に形成する3次元構造パターンを2段以上の多段の構造パターンとすることが出来る。
また、ハードマスク層に段差の深さにより、最終的に形成される基板の3次元構造パターンの深さを制御することが出来る。最終的に形成される基板の3次元構造パターンの深さは、ハードマスク層の段差の深さと、ハードマスク層の基板に対するエッチング選択比により決定される。
<基板に異方性エッチングを行う工程>
次に、段差を備えたハードマスク層が形成された側から、ハードマスク層をエッチングマスクとして、異方性エッチングを行う。エッチングとしては、適宜公知のエッチング方法を用いてよく、例えば、ドライエッチング、ウェットエッチングなどを行っても良い。また、エッチングの条件は、用いたハードマスク層/基板に応じて、適宜調節して良い。
また、本発明のパターン製造方法は、3次元構造パターンの寸法幅が100nm以下のものを含む場合において、特段の効果を示す。
一般的に、レジストパターンのアスペクト比は、レジストパターンの高さに対するレジストパターンの寸法幅に対する比で表される。このため、同一のレジスト膜の厚みを有していても、レジストパターン寸法幅が小さいほど、レジストパターンは高アスペクト比となる。また、レジストパターンのアスペクト比が高いほど、レジストパターン倒れが発生することが知られている。よって、特に、レジストパターン寸法幅が100nm以下の場合、レジストパターンのアスペクト比が高くなることから、レジストパターン倒壊の問題は無視できないものとなる。
3次元構造パターンの寸法幅が100nm以下のものを含む場合、対応するレジストパターンも100nm以下の寸法幅を形成する必要がある。特に、複数段差を備えた3次元構造パターンを形成する場合、従来の方法では、2層目段差以降の3次元構造パターンの形成において、レジスト膜を平坦となるように形成するためには、レジスト膜を厚く塗る必要があった。このため、2層目段差以降の3次元構造パターンが100nm以下の寸法幅を形成する場合、レジストパターンのアスペクト比を低く抑えることが出来ず、レジストパターン倒れの発生が顕著であった。
本発明の上述したパターン製造方法によれば、所望する3次元構造パターンを基板に形成する場合、ハードマスク層は基板に対してエッチング選択比が高い材料であるため、形成する3次元構造パターンに対応するハードマスク層の段差は、所望する3次元構造パターンよりも小さくすることが出来る。このため、微細な3次元構造パターンにおいて、最小の寸法幅が100nm以下の多段パターンであっても、形成するレジストパターンのアスペクト比を低くすることが出来、レジストパターン倒れの発生を抑制し、好適に3次元構造パターンの形成を行うことが出来る。
以上より、本発明のパターン製造方法を実施することが出来る。
以下、本発明のパターン製造方法について、具体的に図4を用いて、光インプリントモールドを作製する場合の一例を挙げながら説明を行う。当然のことながら、本発明のパターン形成方法は下記実施例に限定されるものではない。
まず、図4(a)に示すように、ハードマスク層12としてCr膜15nm厚を成膜した石英の基板11上にポジ型のレジスト膜13、200nm厚をコートした。
次に、図4(b)に示すように、電子線描画装置にて、レジスト膜13に対して電子線をドーズ量100μC/cm で照射した後、現像液を用いた現像処理、リンス、およびリンス液の乾燥を行い、レジストパターン14を形成した。
なお、リンス液には純水を用いた。
次に、現像後の上記モールドを、ICPドライエッチング装置を用いてドライエッチングし、表面から深さ8nmまで、膜厚15nmのCr膜(ハードマスク層12)のエッチングを行った。このとき、Crのエッチングの条件は、Cl 流量40sccm、O 流量10sccm、He流量80sccm、圧力30Pa、ICPパワー300W、RIEパワー30Wであった。
次に、O プラズマアッシング(条件:O 流量500sccm、圧力30Pa、RFパワー1000W)によってレジストパターン14を剥離した(図4(c))。
このとき、15nm厚のCr膜を膜厚よりも薄い深さ8nmまでエッチングしたことから、Cr膜(ハードマスク層12)は基板11の全面に亘って残存していた。
以上より、Cr膜(ハードマスク層12)の表面に1段目の段差部15’’(第1の段差部)を形成することが出来た。この1段目の段差部15’’は、レジストパターン14により保護されずエッチングされた平坦部15aと、レジストパターン14により保護されてエッチングされなかった凸部15bとを有している。
次に、図4(d)に示すように、1段目の段差部15’’を有するCr膜(ハードマスク層12)を備えた石英の基板11上にポジ型レジスト膜13を、1段目の段差部15’’の平坦部15aと凸部15bとの段差を上回る膜厚となる寸法で、200nm厚をコートした。
次に、電子線描画装置にて、レジスト膜13に対して電子線をドーズ量100μC/cm で照射し、現像液を用いた現像処理、リンス、およびリンス液の乾燥を行い、Cr膜(ハードマスク層12)の1段目の段差部15’’の上へ2段目の段差部19(図4(f)参照)に対応するレジストパターン14’を形成した(図4(e))。なお、リンス液には純水を用いた。具体的には、1段目の段差部15’’のパターン位置から所望の距離をずらした位置に、平坦部15aと凸部15bとに跨ってそれら平坦部15aの一部と凸部15bの一部とを覆うレジストパターン14’を、レジスト膜13の対応する部分を現像することで形成した。
このとき、1段目の段差部15’’のCr膜(ハードマスク層12)への形成において、Cr膜(ハードマスク層12)が基板11の全面に残存していることから、2段目の段差部19(図4(f)参照)をCr膜(ハードマスク層12)に形成するためのレジストパターン14’の形成時において、電子線による基板11のチャージアップを防ぐことができ、Cr膜(ハードマスク層12)のより正確な所望の位置にパターンを形成することが出来た。
次に、ICPドライエッチング装置を用いたドライエッチングによってCr膜(ハードマスク層12)のエッチングを行った後、レジストパターン14’を除去し、Cr膜(ハードマスク層12)に2段目の段差部19(第2の段差部)を作製した(図4(f))。具体的には、1段目の段差部15’’のレジストパターン14’により覆われず露出した部分が除去されるまでエッチングすることで、2段目の段差部19を形成した。この2段目の段差部19は、平坦部19aと凸部19bとを有している。平坦部19aは、凸部15bのレジストパターン14’により覆われず露出した部分がエッチングされて、平坦部15aのレジストパターン14’により覆われた部分と同じ層厚となることで構成される。凸部19bは、凸部15bのレジストパターン14’により覆われた部分によって構成される。
このとき、Crのエッチングの条件は、Cl 流量40sccm、O 流量10sccm、He流量80sccm、圧力30Pa、ICPパワー300W、RIEパワー30Wであった。
次に、ICPドライエッチング装置を用いたドライエッチングによって石英の基板11の第1段目のエッチング(第1の異方性エッチング)を行い、平坦部16aと凸部16bとを有する1層目のパターン16を、石英の基板11の表面に作製した(図4(g))。その後、Cr膜(ハードマスク層12)を2段目の段差部19の平坦部19aの層厚でエッチングし、平坦部19aを除去して凸部19bのみを残す1段目のエッチングを行った後(図4(h))、第1段目のエッチングと同様のドライエッチングにより、平坦部17aと凸部17bとを有する2層目のパターン17を、石英の基板11の表面に作製した(図4(i))。
このとき、石英のエッチング条件は、C 流量10sccm、O 流量10〜25sccm、Ar流量75sccm、圧力2Pa、ICPパワー200W、RIEパワー550Wであった。
また、深さはトータル500nmで、1層目は300nmまで石英のドライエッチングを行った。
次に、残存したCr層(ハードマスク層12)のウエット剥離洗浄を行って、2層目のパターン17の凸部17bをマスクする2段目の段差部19の凸部19bを除去した(図4(j))。
以上より、本発明のパターン形成方法を用いて光インプリント用のインプリントモールドを製造することが出来た。
微細な3次元構造パターンを有するフォトマスクについても、材料を適宜選択して同様の工程を行うことで、製造することができる。
本発明のパターン製造方法及びパターン形成体は、微細なパターンを形成することが求められる広範な分野に利用することが期待される。例えば、インプリントモールド、フォトマスク、半導体デバイス、光学素子(反射防止膜、偏光板)、配線回路(光導波路、デュアルダマシン構造の配線回路など)、パターンドメディア(ハードディスクや光学メディアなど)、医療検査用チップ(DNA分析用途など)、ディスプレイ(拡散板、導光板など)、バイオチップ、細胞培養シート、マイクロ流路などの製造工程において好適に利用することが期待出来る。
11…基板
12…ハードマスク層
13…レジスト膜
14,14’…レジストパターン
15,15’…エッチングされたハードマスク層(第1の段差部)
15’’…1段目の段差部(第1の段差部)
15a…平坦部
15b…凸部
16…1層目のパターン
16a…平坦部
16b…凸部
17…2層目のパターン
17a…平坦部
17b…凸部
18…レジストパターン
19…2段目の段差部(第2の段差部)
19a…平坦部
19b…凸部

Claims (8)

  1. 3次元構造パターンを製造するパターン製造方法において、
    基板にハードマスク層を形成する工程と、
    前記ハードマスク層の表面に第1の平坦部と第1の凸部を有する第1の段差部を形成する工程と、
    前記ハードマスク層の前記第1の段差部を形成した側に、前記第1の平坦部と前記第1の凸部との段差を上回る膜厚でレジスト膜を形成する工程と、
    前記レジスト膜に、前記ハードマスク層の前記第1の凸部と前記第1の平坦部とに跨ってそれら第1の凸部の一部と第1の平坦部の一部とを覆うレジストパターンを形成する工程と、
    前記レジストパターンをマスクとし、前記ハードマスク層を、前記第1の平坦部のレジストパターンにより覆われず露出した部分が除去されるまでエッチングし、前記第1の凸部のレジストパターンにより覆われず露出した部分と、前記第1の平坦部のレジストパターンにより覆われた部分とが、層厚の同じ第2の平坦部を構成し、前記第1の凸部のレジストパターンにより覆われた部分が前記第2の平坦部から突出した第2の凸部を構成する第2の段差部をハードマスク層に形成する工程と、
    前記第2の段差部を有するハードマスク層をエッチングマスクとして、前記基板に第1の異方性エッチングを行う工程と、
    前記ハードマスク層の前記第2の段差部のうち前記第2の平坦部をエッチングにより除去する工程と、
    前記ハードマスク層の前記第2の凸部をエッチングマスクとして、前記基板に第2の異方性エッチングを行う工程と、
    を備えたことを特徴とするパターン製造方法である。
  2. 請求項1に記載のパターン製造方法であって、
    前記ハードマスク層の前記第1の段差部を形成した側のレジスト膜に、前記レジストパターンを形成する工程は、
    前記ハードマスク層の前記第1の段差部のパターン位置から所望の距離をずらした位置に露光させる工程であること
    を特徴とするパターン製造方法である。
  3. 請求項1に記載のパターン製造方法であって、
    前記ハードマスク層に段差を形成する工程にあたり、前記ハードマスク層の一部を該ハードマスク層の層厚未満の深さでエッチングして、エッチング後の前記ハードマスク層を前記基板の表面の全体を覆うように残存させること
    を特徴とするパターン製造方法である。
  4. 請求項1から3のいずれかに記載のパターン製造方法であって、
    前記3次元構造パターンの寸法幅が100nm以下のものを含むこと
    を特徴とするパターン製造方法である。
  5. 請求項1から4のいずれかに記載のパターン製造方法であって、
    前記基板は、石英基板であり、
    前記ハードマスク層は、Crからなる層であること
    を特徴とするパターン製造方法である。
  6. 請求項1から5のいずれかに記載のパターン製造方法であって、前記3次元構造パターンがインプリントモールドであることを特徴とするパターン製造方法である。
  7. 請求項1から5のいずれかに記載のパターン製造方法であって、前記3次元構造パターンがフォトマスクであることを特徴とするパターン製造方法である。
  8. 請求項1から7のいずれかに記載のパターン製造方法を用いて製造した3次元構造パターンを有することを特徴とするパターン形成体。
JP2010160717A 2010-07-15 2010-07-15 パターン製造方法およびパターン形成体 Pending JP2012023242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010160717A JP2012023242A (ja) 2010-07-15 2010-07-15 パターン製造方法およびパターン形成体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010160717A JP2012023242A (ja) 2010-07-15 2010-07-15 パターン製造方法およびパターン形成体

Publications (1)

Publication Number Publication Date
JP2012023242A true JP2012023242A (ja) 2012-02-02

Family

ID=45777246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010160717A Pending JP2012023242A (ja) 2010-07-15 2010-07-15 パターン製造方法およびパターン形成体

Country Status (1)

Country Link
JP (1) JP2012023242A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014008631A (ja) * 2012-06-28 2014-01-20 Dainippon Printing Co Ltd パターン構造体の製造方法およびパターン形成用基材
JP2016213215A (ja) * 2015-04-28 2016-12-15 株式会社東芝 テンプレート基板、テンプレート基板作製方法、パターン形成方法
JP2018046212A (ja) * 2016-09-15 2018-03-22 大日本印刷株式会社 多段構造体を有するテンプレートの製造方法
JP2020530945A (ja) * 2017-10-20 2020-10-29 エルジー・ケム・リミテッド ファラデーケージを用いたプラズマエッチング方法
US11294276B2 (en) 2017-03-17 2022-04-05 Kioxia Corporation Template manufacturing method and template base member

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014008631A (ja) * 2012-06-28 2014-01-20 Dainippon Printing Co Ltd パターン構造体の製造方法およびパターン形成用基材
JP2016213215A (ja) * 2015-04-28 2016-12-15 株式会社東芝 テンプレート基板、テンプレート基板作製方法、パターン形成方法
JP2018046212A (ja) * 2016-09-15 2018-03-22 大日本印刷株式会社 多段構造体を有するテンプレートの製造方法
US11294276B2 (en) 2017-03-17 2022-04-05 Kioxia Corporation Template manufacturing method and template base member
US11762286B2 (en) 2017-03-17 2023-09-19 Kioxia Corporation Template manufacturing method and template base member
JP2020530945A (ja) * 2017-10-20 2020-10-29 エルジー・ケム・リミテッド ファラデーケージを用いたプラズマエッチング方法
US11276561B2 (en) 2017-10-20 2022-03-15 Lg Chem, Ltd. Plasma etching method using Faraday cage

Similar Documents

Publication Publication Date Title
JP4407770B2 (ja) パターン形成方法
JP5359430B2 (ja) パターン形成方法、インプリントモールド及びフォトマスク
JP4998168B2 (ja) インプリントモールド製造方法
JP2012023242A (ja) パターン製造方法およびパターン形成体
JP5703896B2 (ja) パターン形成方法およびパターン形成体
JP2002303992A (ja) 微小構造の製造方法
JP2009226762A (ja) インプリントモールド、インプリントモールド製造方法、微細構造体
JP2008198746A (ja) インプリントモールド、これを用いたインプリント評価装置、レジストパターン形成方法及びインプリントモールドの製造方法
JP5621201B2 (ja) インプリントモールド製造方法およびインプリントモールド
JP2011167780A (ja) パターン形成方法およびパターン形成体
JP5866934B2 (ja) パターン形成方法およびインプリント方法
JP5682202B2 (ja) パターン形成方法、パターン形成体
JP4967630B2 (ja) インプリントモールドおよびインプリントモールド製造方法
JP5046369B2 (ja) マイクロ・ナノ微細構造体を有するスタンパーの製造方法
JP5440071B2 (ja) パターン形成方法、パターン形成体
JP2008286828A (ja) パターン形成方法
JP5837811B2 (ja) レジスト現像剤、レジストパターンの形成方法及びモールドの製造方法
JP5343345B2 (ja) パターン形成方法、インプリントモールド、フォトマスク
JP5837812B2 (ja) レジスト現像剤、レジストパターンの形成方法及びモールドの製造方法
JP2012150441A (ja) レジスト現像剤、レジストパターンの形成方法及びモールドの製造方法
JP2008304689A (ja) パターン形成方法、インプリントモールド、フォトマスク
JP5892690B2 (ja) レジストパターン形成方法及びモールド製造方法
JP5332161B2 (ja) インプリントモールド、インプリントモールド製造方法
JP2012190827A (ja) インプリントモールド及びその作製方法、パターン形成体
JP2011215242A (ja) レジストパターンの形成方法及びモールドの製造方法