JP5440071B2

JP5440071B2 - パターン形成方法、パターン形成体

Info

Publication number: JP5440071B2
Application number: JP2009222036A
Authority: JP
Inventors: 紘子矢澤; 宗尚相馬
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2009-09-28
Filing date: 2009-09-28
Publication date: 2014-03-12
Anticipated expiration: 2029-09-28
Also published as: JP2011071383A

Description

本発明は、微細な３次元構造パターンの形成方法、ならびに該パターン形成方法を用いて製造されたパターン形成体に関する。

基材に特定の微細な３次元構造パターンを形成した構造物は、広範に用いられている。微細な３次元構造パターンを形成した構造物としては、例えば、半導体デバイス、光学素子、配線回路、記録デバイス、医療検査用チップ、ディスプレイパネル、マイクロ流路などが挙げられる。

近年、より微細なパターンや、より段数の多い構造に対する要求が増加している。例えば、半導体分野において、特定の微細な３次元構造パターンを形成したデュアルダマシン構造が提案されている。

例えば、特許文献１では、デュアルダマシン構造の形成方法として、インプリント技術を用いる方法が開示されている。インプリント法においては、モールドに形成された３次元構造パターンを転写することが可能であるので、多段構造のパターンを転写することも可能である。これにより、必要な工程数を削減できるということから、多段構造のインプリントモールドに対する要望が高まっている（特許文献１参照）。

また、微細な３次元構造パターンを転写するためのインプリントモールドの製造には、微細な３次元構造パターンの形成方法を用いることが知られている。

また、特定の微細な３次元構造パターン（例えば、多段の階段状構造など）を製造する方法として、荷電粒子線リソグラフィを用いて階段状構造を形成する方法が知られている。

また、リソグラフィ法では、露光後の現像処理において、描画したレジストパターンが倒壊することが知られている。レジストパターンの倒壊は、パターンが高アスペクト比であるほど起こりやすいことが知られている。

例えば、特許文献２では、レジスト表層に架橋を形成することにより、レジストパターンの倒壊を抑制する方法が開示されている（特許文献２参照）。

また、微細な３次元構造パターンの形成では、３次元パターンに応じて複数回のレジストのパターニングを行うことが知られている。

このとき、図６に示すように、１段のパターンが形成された基板２８には、ハードマスクパターン２７を含む全面にレジスト膜２４’を平坦にコートできなくなってしまう。平坦でないレジスト膜２４’にパターニングを行うと、レジストパターンの位置精度が低下するため、所望するレジストパターンを形成することは困難である。また、図７（ａ）に示すように、レジスト膜２４’が平坦になるようにレジスト膜２４’を厚くした場合には、形成したレジストパターンのアスペクト比が高くなるため、図７（ｂ）に示すように、レジストパターン３４の倒壊が発生し、所望するレジストパターンを得ることが困難である。

また、一般にレジスト膜は絶縁物であるために、電子線による描画を行う際には、負電荷を持つ電子線によってレジスト膜表面に負電荷が誘起され、その負電荷が放電できないと、レジスト膜表面に負電荷が蓄積され、その蓄積された負電荷によって電子線がレジスト膜表面近くで曲げられてしまい、描画の位置ずれが生じてしまうという問題があるため、導電性を持たない基板上にレジスト膜のパターニングを行うことは困難である。

導電性のハードマスク層をエッチングマスクとして絶縁性の基板に異方性エッチングを行うことにより、絶縁性の基板に段差を形成すると、段差の凹部にはハードマスク層が存在しないため、段差を備えた基板上に新たにレジストのパターニングを行う工程において、負電荷の蓄積による描画の位置ずれが問題となる。

以下、従来の典型的な多段構造のパターン形成方法の一例を図４（ａ）〜（ｉ）を参照して説明する。まず、図４（ａ）に示すように、ハードマスク層２２を備えた基板２１に、レジストをコートし第１のレジスト膜２４を形成する。次に、図４（ｂ）に示すように、第１のレジスト膜２４のパターニングを行い、第１のレジストパターン２５を形成する。次に、図４（ｃ）に示すように、第１のレジストパターン２５をマスクとしてハードマスク層２２をエッチングし、第１のハードマスクパターン２７を形成する。次に、図４（ｄ）に示すように、ハードマスクパターン２７をマスクとして基板２１をエッチング、洗浄し、１段のパターンが形成された基板２８が作製される。次に、図４（ｅ）に示すように、１段のパターンが形成された基板２８に再度レジストをコートし第２のレジスト膜２４’を形成する。次に、図４（ｆ）に示すように、第２のレジスト膜２４’のパターニングを行い、第２のレジストパターン２５’を形成する。次に、図４（ｇ）に示すように、第２のレジストパターン２５’をマスクとして第２のハードマスクパターン２７をエッチングして、第２のハードマスクパターン２７’を形成する。次に、図４（ｈ）に示すように、エッチングされた第２のハードマスクパターン２７’をマスクとして基板２８をエッチングする。次に、図４（ｉ）に示すように、基板２９を洗浄し、２段のパターンが形成された基板２９が作製される。

従来の典型的な多段構造のパターン形成方法では、第２のレジストパターニングにおいて、基板が既に段差を備えているため、レジスト膜を平坦にコートすることができず、所望するレジストパターンを得ることが困難であり、微細な３次元構造パターンの形成に不適である。

また、第Ｎ番目に形成するレジストパターンは第（Ｎ−１）番目に形成したパターンよりも小さいため、多段構造の段差が多くなるほど微細なレジストパターンを形成しなければならず、所望するレジストパターンを得ることが困難であり、微細な３次元構造パターンの形成に不適である。

また、第１段目のパターンが形成された基板上の段差の凹部にはハードマスク層が存在しない（図６参照）。そのため、第２のレジストパターニングを行う工程において、電子線によってレジストに誘起された負電荷が放電されず、レジスト膜表面に負電荷が蓄積され、その負電荷によって電子線がレジスト膜表面近くで曲げられ、描画の位置ずれが生じるため、微細な３次元構造パターンの形成に不適である。

例えば、特許文献３では、レジストパターン倒れの発生を抑制するために、基板に形成したハードマスク層に段差を形成する方法が開示されている（特許文献３参照）。

以下、段差を備えたハードマスク層を用いた多段構造のパターン形成方法の一例を図５（ａ）〜（ｋ）を参照して説明する。まず、図５（ａ）に示すように、ハードマスク層２２を備えた基板２１に、レジストをコートし第１のレジスト膜２４を形成する。次に、図５（ｂ）に示すように、第１のレジスト膜２４のパターニングを行い、第１のレジストパターン２５を形成する。次に、図５（ｃ）に示すように、第１のレジストパターン２５をマスクとしてハードマスク層２２をエッチングし、ハードマスクパターン２７を形成する。次に、図５（ｄ）に示すように、第１のレジストパターン２５を洗浄し、剥離する。次に、図５（ｅ）に示すように、ハードマスクパターン２７が形成された基板２１に再度レジストをコートし第２のレジスト膜２４’を形成する。次に、図５（ｆ）に示すように、第２のレジスト膜２４’のパターニングを行い、第２のレジストパターン２５’を形成する。次に、図５（ｇ）に示すように、レジストパターン２５’をマスクとしてハードマスクパターン２７をエッチングし、段差を備えたハードマスクパターン３７を形成する。次に、図５（ｈ）に示すように、段差を備えたハードマスクパターン３７をマスクとして、基板２１をエッチング、洗浄し、１段のパターンが形成された基板２８が作製される。次に、図５（ｉ）に示すように、ハードマスクパターン３７をエッチングし、ハードマスクパターン３７’を形成する。次に、図５（ｊ）に示すように、エッチングしたハードマスクパターン３７’をマスクとして１段のパターンが形成された基板２８をエッチングする。次に、図５（ｋ）に示すように、ハードマスクパターン３７’を洗浄し、２段のパターンが形成された基板２９が作製される。

段差を備えたハードマスク層を用いた多段構造のパターン形成方法では、第２のレジストパターニングを行う工程において、導電性のハードマスク層が基板上の一部分にしか存在しないため、電子線によってレジストに誘起された負電荷が放電されず、レジスト膜表面に負電荷が蓄積され、その負電荷によって電子線がレジスト膜表面近くで曲げられ、描画の位置ずれが生じるため、微細な３次元構造パターンの形成に不適である。

また、ドライエッチングを行うことによりハードマスク層に段差を形成すると、パターンの肩部分のほうが平坦部よりも速くハードマスク層のエッチングが進行するため、ハードマスク層に形成する段差の断面形状が図８（ａ）に示すような矩形にはならず、図８（ｂ）に示すようになだらかになり、基板に寸法精度良く段差を形成することは困難であるため、微細な３次元構造パターンの形成に不適である。

特表２００７−５２１６４５号公報特開２００４−０８５７９２号公報特開２００９−１１１２４１号公報

本発明は、複数の段差を備えた微細な３次元構造パターンの形成に好適なパターン形成方法及びパターン形成体を提供することである。

本発明の請求項１に係る発明は、基板上に第１層目のハードマスク層を形成し、基板上の第１層目のハードマスク層を備えた面に、順に、第２層目から第Ｎ層目までのハードマスク層を形成し、第Ｎ層目のハードマスク層のパターニング処理し、順に、第（Ｎ−１）層目から第１層目までのハードマスク層のパターニング処理し、パターニングされた第１層目のハードマスク層をエッチングマスクとして基板を第１段目の異方性エッチングによってパターニング処理し、パターニングされた第２層目のハードマスク層をエッチングマスクとして第１層目のハードマスク層をエッチングし、パターニングされた第２層目のハードマスク層をエッチングマスクとして基板を第２段目の異方性エッチングによってパターニング処理し、Ｎは２以上の自然数であることを特徴とするパターン形成方法としたものである。

本発明の請求項２に係る発明は、第（Ｎ−１）層目のハードマスク層に形成するパターンの線幅は第Ｎ層目のハードマスク層に形成するパターンの線幅よりも大きいことを特徴とする請求項１に記載のパターン形成方法としたものである。

本発明の請求項３に係る発明は、Ｎは３以上の自然数であり、基板の第１段目のパターンと第２段目のパターンが形成された側に、順に、第３段目から第Ｎ段目までのパターニング処理する工程と、を備え、第３段目から第Ｎ段目までのパターニング処理は、それぞれ第３段目から第Ｎ段目までのハードマスクパターンをエッチングマスクとして、基板に異方性エッチングすることによって行い、第Ｎ段目のパターンの線幅は第（Ｎ−１）段目のパターンの線幅よりも小さいことを特徴とする請求項２に記載のパターン形成方法としたものである。

本発明の請求項４に係る発明は、請求項２または３に記載のパターン形成方法を用いて形成されたパターン形成体であって、基板は、石英基板であり、第１層目のハードマスク層は、シリコンからなる層であり、第２層目のハードマスク層は、クロムからなる層である、ことを特徴とするパターン形成体としたものである。

本発明によれば、複数の段差を備えた微細な３次元構造パターンの形成に好適なパターン形成方法及びパターン形成体を提供することができる。

本発明の実施例に係るパターン形成方法の一例を示す概略断面図である。本発明の実施の形態に係るパターン形成方法における効果を示す概略断面図である。本発明の実施の形態に係るパターン形成方法における効果を示す概略断面図である。従来のパターン形成方法の一例を示す概略断面図である。従来のパターン形成方法の一例を示す概略断面図である。従来のパターン形成方法における問題点を示す概略断面図である。従来のパターン形成方法における問題点を示す概略断面図である。従来のパターン形成方法における問題点を示す概略断面図である。

以下、本発明の実施の形態について、図面を参照して説明を行う。

＜基板１１に第１層目及び第２層目のハードマスク層を形成する工程（Ａ）＞
まず、基板１１上に第１層目のハードマスク層１２を形成する。第１層目のハードマスク層１２の形成方法としては、第１層目のハードマスク層１２に選択した材料に応じて、適宜公知の薄膜形成技術を用いて形成して良い。例えば、スパッタリング法などを用いて良い。

基板１１は、用途に応じて適宜選択して良い。基板１１としては、例えば、シリコン基板、石英基板、サファイア基板、ＳＯＩ基板などを好適に用いて良い。

第１層目のハードマスク層１２は、選択した基板１１に対して、後述する基板１１に異方性エッチングを行う工程におけるエッチング選択比が高く、導電性の材料であれば良い。

次に、基板１１の第１層目のハードマスク層１２を形成した面に、第２層目のハードマスク層１３を形成する。第２層目のハードマスク層の形成方法としては、第２層目のハードマスク層１３に選択した材料に応じて、適宜公知の薄膜形成技術を用いて形成して良い。例えば、スパッタリング法などを用いて良い。

第２層目のハードマスク層１３は、選択した第１層目のハードマスク層１２に対して、後述する第２層目のハードマスク層のパターニングを行う工程（Ｂ）においてエッチング選択比が高く、導電性の材料であれば良い。

ここで、例えば、基板１１として石英基板を用いた場合、第１層目のハードマスク層１２は、Ｓｉ（シリコン）からなる層、第２層目のハードマスク層１３は、Ｃｒ（クロム）からなる層を用いることが好ましい。石英基板は、一般的な露光光に対して透過性を有しており、特に、光インプリント法に用いるインプリントモールドや、フォトマスクなどの製造工程に、本発明の実施の形態のパターン形成方法を用いる場合に好適である。

第１層目のハードマスク層１２にはシリコンからなる層を用いることで、後述する第１層目のハードマスク層のパターニングを行う工程（Ｃ）におけるレジスト膜１４’を用いたリソグラフィにおいて、電子線による負電荷の蓄積を防ぐことができ、後述する第１層目のハードマスク層のパターニングを行う工程（Ｃ）において、一般的なエッチング条件において、第１層目のハードマスク層１２を基板１１に対してエッチング選択比を高く設定することができる。

また、第２層目のハードマスク層１３にはクロムからなる層を用いることで、後述する第２層目のハードマスク層のパターニングを行う工程（Ｂ）におけるレジスト膜１４を用いたリソグラフィにおいて、電子線による負電荷の蓄積を防ぐことができ、後述する第２層目のハードマスク層のパターニングを行う工程（Ｂ）において、一般的なエッチング条件において、第２層目のハードマスク層１３を第１層目のハードマスク層１２に対してエッチング選択比を高く設定することができる。

＜第２層目のハードマスク層のパターニングを行う工程（Ｂ）＞
次に、第２層目のハードマスク層１３のパターニングを行う。第２層目のハードマスク層１３のパターニングを行う方法としては、第１のレジスト膜１４を用いたリソグラフィを用いる。例えば、第２層目のハードマスク層１３のパターニングは、第２層目のハードマスク層１３上に第１のレジスト膜１４を形成する。次に、第１のレジスト膜１４をパターニングし、第１のレジスト膜パターン１５を形成する。次に、第１のレジスト膜パターン１５をマスクとしてエッチングを行うことにより、第２層目のハードマスク層１３のパターニングを行い、第２層目のハードマスク層１３のパターンを形成する。第２層目のハードマスク層１３のパターニングを行った後は、レジストパターン１５を洗浄して剥離する。

＜第１層目のハードマスク層のパターニングを行う工程（Ｃ）＞
次に、第１層目のハードマスク層１２のパターニングを行う。第１層目のハードマスク層１２のパターニングを行う方法としては、第２のレジスト膜１４’を用いたリソグラフィ法を用いる。例えば、第１層目のハードマスク層１２のパターニングは、第２層目のハードマスク層１３のパターン１６を含む基板１１上に第２のレジスト膜１４’を形成する。次に、第２のレジスト膜１４’をパターニングし、第２のレジスト膜パターン１５’を形成する。次に、第２のレジスト膜パターン１５’をマスクとしてエッチングを行うことにより、第１層目のハードマスク層１２のパターニングを行い、第１層目のハードマスク層１２のパターンを形成する。第１層目のハードマスク層１２のパターニングを行った後は、レジストパターン１５’を洗浄して剥離する。

ここで、第２のレジスト膜１４’のパターニングにおいては、図２に示すように、十分な平坦性をもって第２のレジスト膜１４’をコートすることができる。このため、第２のレジスト膜１４’を厚くすることなく、第２のレジスト膜１４’のパターニングの位置精度を向上させることができ、第２のレジスト膜パターン１４’の倒壊を抑制し、所望のパターンを精度良く得ることができる。

また、第２のレジスト膜１４’のパターニングにおいて、電子線によってレジストに誘起された負電荷が第１層目のハードマスク層１２を介して放電される。このため、レジスト膜１４’に負電荷が蓄積されず、第２のレジスト膜１４’のパターニングにおいて描画の位置ずれを防ぐことができ、精度良く描画を行うことができる。

さらに、第２層目のハードマスク層１３は、第１層目のハードマスク層１２及び基板１１に対してエッチング選択比が高く、第１層目のハードマスク層１２は基板１１に対してエッチング選択比が高い材料であるため、図３に示すように、第１層目のハードマスク１２及び第２層目のハードマスク層１３のパターンの断面形状を矩形とすることができる。このため、基板１１に寸法精度良くパターンを形成することができる。

＜基板に第１段目の異方性エッチングを行う工程（Ｄ）＞
次に、基板１１上の第１層目のハードマスク層１２のパターンが形成された側から、基板１１に異方性エッチングを行う。エッチングとしては、適宜公知のエッチング方法を用いて良く、例えば、ドライエッチング、ウェットエッチングなどを用いて行っても良い。また、エッチングの条件は、用いた第１層目のハードマスク層１２、第２層目のハードマスク層１３及び基板１１に応じて、適宜調節して良い。

＜第１層目のハードマスク層に異方性エッチングを行う工程（Ｅ）＞
次に、第２層目のハードマスク層１３のパターン１６をエッチングマスクとして、第１層目のハードマスク層１２のパターン１７の異方性エッチングを行う。エッチングとしては、適宜公知のエッチング方法を用いて良く、例えば、ドライエッチング、ウェットエッチングなどを行っても良い。また、エッチングの条件は、用いた第１層目のハードマスク層１２、第２層目のハードマスク層１３及び基板１１に応じて、適宜調節して良い。

＜基板に第２段目の異方性エッチングを行う工程（Ｆ）＞
次に、基板１１上の第１層目のハードマスク層１２のパターンが形成された側から、１段のパターンが形成された基板１８に異方性エッチングを行う。エッチングとしては、適宜公知のエッチング方法を用いて良く、例えば、ドライエッチング、ウェットエッチングなどを用いて行っても良い。また、エッチングの条件は、用いた第１層目のハードマスク層１２、第２層目のハードマスク層１３及び基板１１に応じて、適宜調節して良い。

また、上記工程（Ａ）において３層以上のＮ層のハードマスク層を形成し、上記工程（Ｂ）及び（Ｃ）において第Ｎ層目から第１層目までのハードマスク層のエッチングを行い、上記工程（Ｄ）〜工程（Ｆ）を繰り返すことにより、基板に形成する３次元構造パターンを２段のみならず３段以上の多段（Ｎ段）の構造パターンとすることができる。

上記工程（Ａ）〜工程（Ｅ）の後、第１層目のハードマスク層１２のパターン１７及び第２層目のハードマスク層１３のパターン１６のウエット剥離洗浄を行うことにより寸法精度の高いインプリントモールドが作製される。

また、上記工程（Ａ）〜工程（Ｅ）により作製されたパターン形成体から、寸法精度の高いフォトマスクを作製できる。

また、本発明によれば、多段構造パターンのなかで最も微細なパターンから順にレジストパターニングを行うことができる。このため、複数の段差を備えた微細な３次元構造パターンの形成を好適に行うことができる。

以下、本発明の実施例のパターン形成方法について、図１（ａ）〜（ｌ）を参照して、光インプリントモールドを作製する場合の一例を挙げながら説明を行う。本発明の実施例のパターン形成方法は、下記実施例に限定されるものではない。

まず、図１（ａ）に示すように、基板１１には、石英基板を用いた。石英基板１１上に第１層目のハードマスク層１２としてＳｉ膜３０ｎｍ厚を製膜したＳｉ層、第２層目のハードマスク層１３としてＣｒ膜３０ｎｍ厚を成膜したＣｒ層を形成し、Ｃｒ層１３上にポジ型レジスト２００ｎｍ厚をコートし第１のレジスト膜１４とした。

次に、図１（ｂ）に示すように、電子線描画装置にて、第１のレジスト膜１４に対して電子線をドーズ１００μＣ／ｃｍ^２で照射した後、現像液を用いた現像処理、リンス、およびリンス液の乾燥を行い、第１のレジストパターン１５を得た。ここで、リンス液には純水を用いた。

次に、図１（ｃ）に示すように、ＩＣＰドライエッチング装置を用いたドライエッチングによってＣｒ層１３のエッチングを行い、Ｃｒパターン１６を得た。このとき、Ｃｒ層１３のエッチングの条件は、Ｃｌ_２流量４０ｓｃｃｍ、Ｏ_２流量１０ｓｃｃｍ、Ｈｅ流量８０ｓｃｃｍ、圧力３０Ｐａ、ＩＣＰパワー３００Ｗ、ＲＩＥパワー３０Ｗとした。

次に、図１（ｄ）に示すように、Ｏ_２プラズマアッシング（条件：Ｏ_２流量５００ｓｃｃｍ、圧力３０Ｐａ、ＲＦパワー１０００Ｗ）によってレジストパターン１５を剥離した。

以上より、石英基板１１上のＳｉ層１２上にＣｒパターン１６を形成することができた。

次に、図１（ｅ）に示すように、Ｓｉ層１２とＣｒパターン１６とを備えた石英基板１１上にポジ型レジスト２００ｎｍ厚をコートし、第２のレジスト膜１４’とした。第２のレジスト膜１４’は、十分な平坦性をもってコートすることができる。このため、第２のレジスト膜１４’を厚くすることなく、第２のレジスト膜１４’のパターニングの位置精度を向上させることができ、第２のレジスト膜パターン１４’の倒壊を抑制し、所望のパターンを精度良く得ることができる。

次に、図１（ｆ）に示すように、電子線描画装置にて、第２のレジスト膜１４’に対して電子線をドーズ１００μＣ／ｃｍ^２で照射した後、現像液を用いた現像処理、リンス、及びリンス液の乾燥を行い、第２のレジスト膜パターン１５’を得た。ここで、リンス液には純水を用いた。第２のレジスト膜１４’のパターニングにおいて、電子線によってレジストに誘起された負電荷がＳｉ層１２を介して放電される。このため、第２のレジスト膜１４’に負電荷が蓄積されず、第２のレジスト膜１４’のパターニングにおいて描画の位置ずれを防ぐことができ、精度良く描画を行うことができる。

次に、図１（ｇ）に示すように、ＩＣＰドライエッチング装置を用いたドライエッチングによってＳｉ層１２のエッチングを行い、Ｓｉパターン１７を得た。このとき、Ｓｉ層１２のエッチングの条件は、ＣＦ_４流量３０ｓｃｃｍ、Ｃ_４Ｆ_８流量２０ｓｃｃｍ、圧力３０Ｐａ、ＩＣＰパワー５００Ｗ、ＲＩＥパワー５０Ｗであった。

次に、図１（ｈ）に示すように、Ｏ_２プラズマアッシング（条件：Ｏ_２流量５００ｓｃｃｍ、圧力３０Ｐａ、ＲＦパワー１０００Ｗ）によってレジストパターン１５’を剥離した。

以上より、図１（ｈ）に示すように、石英基板１１上にＳｉパターン１７を形成することができた。ここで、Ｃｒパターン１６は、Ｓｉパターン１７及び基板１１に対してエッチング選択比が高く、Ｓｉパターン１７は基板１１に対してエッチング選択比が高い材料であるため、Ｓｉ層１２及びＣｒ層１３のパターンの断面形状を矩形とすることができる。このため、基板１１に寸法精度良くパターンを形成することができる。

次に、図１（ｉ）に示すように、ＩＣＰドライエッチング装置を用いたドライエッチングによって石英基板１１のエッチングを行った。このとき、石英基板１１のエッチングの条件は、Ｃ_４Ｆ_８流量１０ｓｃｃｍ、Ｏ_２流量１０ｓｃｃｍ〜２５ｓｃｃｍ、Ａｒ流量７５ｓｃｃｍ、圧力２Ｐａ、ＩＣＰパワー２０Ｗ、ＲＩＥパワー５５０Ｗであった。

以上より、図１（ｉ）に示すように、石英基板１１に第１段目のパターンを形成することができた。

次に、図１（ｊ）に示すように、ＩＣＰドライエッチング装置を用いたドライエッチングによってＳｉパターン１７のエッチングを行った。このとき、Ｓｉパターン１７のエッチングの条件は、ＣＦ_４流量３０ｓｃｃｍ、Ｃ_４Ｆ_８流量２０ｓｃｃｍ、圧力３０Ｐａ、ＩＣＰパワー５００Ｗ、ＲＩＥパワー５０Ｗであった。

次に、図１（ｋ）に示すように、ＩＣＰドライエッチング装置を用いたドライエッチングによって１段のパターンが形成された石英基板１８のエッチングを行った。このとき、石英基板１８のエッチングの条件は、Ｃ_４Ｆ_８流量１０ｓｃｃｍ、Ｏ_２流量１０ｓｃｃｍ〜２５ｓｃｃｍ、Ａｒ流量７５ｓｃｃｍ、圧力２Ｐａ、ＩＣＰパワー２０Ｗ、ＲＩＥパワー５５０Ｗであった。

以上より、図１（ｋ）に示すように、石英基板１９に第２段目のパターンを形成することができた。

次に、図１（ｌ）に示すように、残存したＣｒ層１６のウエット剥離洗浄を行った。次に、ＩＣＰドライエッチング装置を用いたドライエッチングによって残存したＳｉパターン１７’を除去した。これにより、２段のパターンが形成された石英基板１９を形成することができた。

以上より、本発明の実施例におけるパターン形成方法を用いて、寸法精度の高い光インプリント用のインプリントモールドを製造することができた。

本発明のパターン形成方法は、微細なパターンを形成することが求められる広範な分野に利用することが期待される。例えば、パターン形成体として、インプリントモールド、フォトマスク、半導体デバイス、光学素子、配線回路（デュアルダマシン構造の配線回路など）、記録デバイス（ハードディスクやＤＶＤなど）、医療検査用チップ（ＤＮＡ分析用途など）、ディスプレイ（拡散板、導光板など）、マイクロ流路など、に利用することが期待される。

１１…基板、１２…Ｓｉ層、１３…Ｃｒ層、１４、１４’…レジスト膜、１５、１５’…レジストパターン、１６…Ｃｒパターン、１７、１７’…Ｓｉパターン、１８…１段のパターンが形成された石英基板、１９…２段のパターンが形成された石英基板、２１…基板、２２…ハードマスク層、２４、２４’…レジスト膜、２５、２５’…レジストパターン、２７…ハードマスクパターン、２８…１段のパターンが形成された基板、２９…２段のパターンが形成された基板、３４…倒壊したレジストパターン、３７、４７…段差を備えたハードマスクパターン、２７’、３７’…エッチングされたハードマスクパターン。

Claims

基板上に第１層目のハードマスク層を形成し、
前記基板上の前記第１層目のハードマスク層を備えた面に、順に、第２層目から第Ｎ層目までのハードマスク層を形成し、
前記第Ｎ層目のハードマスク層のパターニング処理し、
順に、第（Ｎ−１）層目から前記第１層目までのハードマスク層のパターニング処理し、
前記パターニングされた前記第１層目のハードマスク層をエッチングマスクとして前記基板を第１段目の異方性エッチングによってパターニング処理し、
前記パターニングされた前記第２層目のハードマスク層をエッチングマスクとして前記第１層目のハードマスク層をエッチングし、前記パターニングされた前記第２層目のハードマスク層をエッチングマスクとして前記基板を第２段目の異方性エッチングによってパターニング処理し、
前記Ｎは２以上の自然数であることを特徴とするパターン形成方法。
前記第（Ｎ−１）層目のハードマスク層のパターニング処理によるパターンの線幅は前記第Ｎ層目のハードマスク層のパターニング処理によるパターンの線幅よりも大きいことを特徴とする請求項１に記載のパターン形成方法。
前記Ｎは３以上の自然数であり、
前記基板の前記第１段目のパターンと前記第２段目のパターンが形成された側に、順に、第３段目から第Ｎ段目までのパターニング処理する工程と、を備え、
前記第３段目から第Ｎ段目までのパターニング処理は、それぞれ第３段目から第Ｎ段目までのハードマスクパターンをエッチングマスクとして、基板に異方性エッチングすることによって行い、
前記第Ｎ段目のパターンの線幅は第（Ｎ−１）段目のパターンの線幅よりも小さいことを特徴とする請求項２に記載のパターン形成方法。
請求項２または３に記載のパターン形成方法を用いて形成されたパターン形成体であって、
前記基板は、石英基板であり、
前記第１層目のハードマスク層は、シリコンからなる層であり、
前記第２層目のハードマスク層は、クロムからなる層である、
ことを特徴とするパターン形成体。