JP7451365B2 - パターン形成方法、原版製造方法、及び描画データ生成方法 - Google Patents

パターン形成方法、原版製造方法、及び描画データ生成方法 Download PDF

Info

Publication number
JP7451365B2
JP7451365B2 JP2020157622A JP2020157622A JP7451365B2 JP 7451365 B2 JP7451365 B2 JP 7451365B2 JP 2020157622 A JP2020157622 A JP 2020157622A JP 2020157622 A JP2020157622 A JP 2020157622A JP 7451365 B2 JP7451365 B2 JP 7451365B2
Authority
JP
Japan
Prior art keywords
pattern
resist
sacrificial layer
lithography
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020157622A
Other languages
English (en)
Other versions
JP2022051246A (ja
Inventor
譲徳 香川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020157622A priority Critical patent/JP7451365B2/ja
Priority to US17/199,339 priority patent/US20220091499A1/en
Publication of JP2022051246A publication Critical patent/JP2022051246A/ja
Application granted granted Critical
Publication of JP7451365B2 publication Critical patent/JP7451365B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76Patterning of masks by imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Description

本発明の実施形態は、パターン形成方法、原版製造方法、及び描画データ生成方法に関する。
基板等の被加工物に所定のパターンを形成する技術として、ダブルパターニングが利用されている。ダブルパターニングとは、リソグラフィ(フォトリソグラフィ)とエッチングとを含む一連の工程を、2以上のレジストパターンを用いて2回以上繰り返すことにより、被加工物に所定のパターンを形成する技術である。
特許第5644290号公報
本発明の実施形態は、ダブルパターニングによる加工精度を向上させることができるパターン形成方法、原版製造方法、及び描画データ生成方法を提供することを目的とする。
実施形態は、第1のパターンと第2のパターンとを用いるレジストへのダブルパターニングにより、レジストの下方に位置する被加工物に所定のパターンを形成するパターン形成方法である。第1のパターンは、第1の主パターンと、第1の主パターンに重ならない位置に形成された第1の補助パターンとを含む。第2のパターンは、第1の主パターンに部分的に重なり且つ第1の補助パターンに重ならない位置に形成された第2の主パターンと、第1のパターン、第1の補助パターン、及び第2の主パターンに重ならない位置に形成された第2の補助パターンとを含み、前記第1のパターンと前記第2のパターンのAND部分が前記所定のパターンを構成する。
図1は、実施形態1にかかる基板加工装置の構成の一例を示す図である。 図2は、実施形態1にかかる原版製造方法の一例を示すフローチャートである。 図3は、実施形態1にかかる原版製造方法における1回目のリソグラフィ時及び1回目のエッチング時の状態一例を示す図である。 図4は、実施形態1にかかる原版製造方法における2回目のリソグラフィ時及び2回目のエッチング時の状態の一例を示す図である。 図5は、実施形態1にかかる原版製造方法における剥離工程の実行時における状態の一例を示す図である。 図6は、フォトマスクの構成の一例を示す図である。 図7は、実施形態1にかかる第1のレジストパターンの一例を示す図である。 図8は、実施形態1に係る第2のレジストパターンの一例を示す図である。 図9は、図7に示す第1のレジストパターンと図8に示す第2のレジストパターンとを重ねた状態の一例を示す図である。 図10は、図7に示す第1のレジストパターンと図8に示す第2のレジストパターンとを用いた場合に基板に形成されるパターンの一例を示す図である。 図11は、実施形態1に係る補助パターンによる作用を説明するための図である。 図12は、実施形態1にかかる描画データ生成方法の一例を示すフローチャートである。 図13は、実施形態2にかかる原版製造方法における1回目のリソグラフィ時及び1回目のエッチング時の状態の一例を示す図である。 図14は、実施形態2にかかる原版製造方法における2回目のリソグラフィ時及び2回目のエッチング時の状態の一例を示す図である。 図15は、実施形態2にかかる原版製造方法における3回目のエッチング時及び剥離工程の実行時における状態の一例を示す図である。
以下に、本発明につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
<実施形態1>
(基板加工装置の構成例)
図1は、実施形態1にかかる基板加工装置1の構成の一例を示す図である。基板加工装置1は、ダブルパターニングにより基板(被加工物)を加工する装置である。ダブルパターニングとは、リソグラフィとエッチングとを含む一連の工程を、2以上のレジストパターンを用いて2回以上繰り返すことにより、基板に所定のパターンを形成する技術である。ダブルパターニングによれば、1回目のリソグラフィ時に用いられる第1のレジストパターンと、2回目のリソグラフィ時に用いられる第2のレジストパターンとが重なる部分(AND部分)を調整することで、基板に目的のパターンを形成できる。基板加工装置1により、例えば、半導体プロセス等で利用されるテンプレート、フォトマスク等の原版を製造できる。
基板加工装置1は、描画データ取得部11、レジスト形成部12、描画部13、補正部14、現像部15、エッチング部16、及び剥離部17を有する。
描画データ取得部11は、レジスト上に第1のレジストパターン(第1のパターン)を描画するための第1の描画データと、レジスト上に第2のレジストパターン(第2のパターン)を描画するための第2の描画データとを取得する。描画データ取得部11は、例えば、コンピュータ、プログラム等の協働により構成され得る。
レジスト形成部12は、加工対象となる基板上にレジストの層を形成する。基板とレジストとの間に犠牲層(ハードマスク層)が介在されてもよい。レジスト形成部12は、例えば、スピンコータ等により構成され得る。
描画部13は、1回目のリソグラフィ時において第1の描画データに基づきレジスト上に第1のレジストパターンを描画し、2回目のリソグラフィ時において第2の描画データに基づきレジスト上に第2のレジストパターンを描画する。描画部13は、例えば、レジストに電子ビームを照射する電子線描画装置等により構成され得る。
補正部14は、レジスト又は描画データの被覆率に基づき描画部13の動作を補正する補正処理を行う。被覆率とは、レジストの下層(例えば犠牲層)上の所定領域内においてレジストが占める面積の割合、又は描画データ上の描画部の割合を示す値である。補正部14は、被覆率に基づき、例えば、電子線描画装置における電子ビームの照射量、照射位置等を補正する。本実施形態にかかる補正部14は、第1の描画データに基づき第1のレジストパターンにおける被覆率を算出し、算出された被覆率に基づき第1のレジストパターンを描画する際の描画部13の動作を補正する。また、補正部14は、第2の描画データに基づき第2のレジストパターンにおける被覆率を算出し、算出された被覆率に基づき第2のレジストパターンを形成する際の描画部13の動作を補正する。補正部14は、例えば、コンピュータ、プログラム等の協働により構成され得る。
現像部15は、レジスト上に描画されたレジストパターンを現像する。
エッチング部16は、レジストパターンが現像された積層体に対してエッチングを行う。エッチングの対象となる層は、積層体の積層構造やダブルパターニングの進行により異なる。例えば、基板とレジストとの間に1層の犠牲層が介在される場合には、1回目のエッチング時において犠牲層がエッチングされ、2回目のエッチング時において犠牲層及び基板がエッチングされる。
剥離部17は、レジスト、犠牲層等の残留層を基板から剥離する。
なお、上記においては1つの基板加工装置1が上記構成要素11~17の全てを有する構成を例示したが、これらの構成要素11~17のそれぞれ又はいくつかは、独立した装置として構成されてもよい。
(原版製造方法例)
以下に、図2~図5を参照し、ダブルパターニングを利用して基板101に所定のパターンを形成することにより、原版の一例としてのテンプレートを製造する原版製造方法の例について説明する。ここでは、石英を含有する基板101とレジスト103との間に、クロム、酸化クロム、又は窒化クロムを含有する犠牲層102が介在される場合について説明する。
図2は、実施形態1にかかる原版製造方法の一例を示すフローチャートである。図3は、実施形態1にかかる原版製造方法における1回目のリソグラフィ時及び1回目のエッチング時の状態一例を示す図である。図4は、実施形態1にかかる原版製造方法における2回目のリソグラフィ時及び2回目のエッチング時の状態の一例を示す図である。図5は、実施形態1にかかる原版製造方法における剥離工程の実行時における状態の一例を示す図である。
図2のフローチャートにおいて、描画部13は、描画データ取得部11により取得された第1の描画データに基づき、レジスト103上に第1のレジストパターンRP1を描画する(S101、図3の状態A)。第1のレジストパターンRP1には、第1の主パターン21と第1の補助パターン22とが含まれている。第1の主パターン21及び第1の補助パターン22については後述する。このとき(第1のレジストパターンRP1の描画時)、補正部14は、第1の描画データから算出されるレジスト103の被覆率に基づき描画部13の動作を補正する補正処理を実行する(S101)。
その後、現像部15は、レジスト103上に描画された第1のレジストパターンRP1を現像し(S102、図3の状態B)、エッチング部16は、基板101とレジスト103との間に配置された犠牲層102をエッチングし(S103、図3の状態C)、剥離部17は、レジスト103を剥離する(図3の状態D)。
その後、レジスト形成部12は、エッチング後の犠牲層102上にレジスト103を再形成し(S104、図4の状態E)、描画部13は、描画データ取得部11により取得された第2の描画データに基づき、レジスト103上に第2のレジストパターンRP2を描画する(S105、図4の状態F)。第2のレジストパターンRP2には、第2の主パターン31と第2の補助パターン32とが含まれている。第2の主パターン31及び第2の補助パターン32については後述する。このとき(第2のレジストパターンRP2の描画時)、補正部14は、第2の描画データから算出されるレジスト103の被覆率に基づき描画部13の動作を補正する補正処理を行う(S105)。
その後、現像部15は、レジスト103上に描画された第2のレジストパターンRP2を現像する(S106、図4の状態G)。その後、エッチング部16は、露出した基板101をエッチングする(S107、図4の状態H)。このとき、基板101のエッチングは、第1のレジストパターンRP1と第2のレジストパターンRP2とが重なるAND部分に対応する位置に施される。
その後、剥離部17は、レジスト103を剥離し(図5の状態I)、更に犠牲層102を剥離する(図5の状態J)。
上記のような方法により、所定のパターンが形成された基板101(テンプレート)を製造できる。
(被加工物の他例)
なお、上記においては、被加工物の一例として、テンプレートとして用いられる基板101を例示したが、被加工物はこれに限られない。例えば、被加工物は、フォトマスク等であってもよい。
図6は、フォトマスク110の構成の一例を示す図である。図6に示すように、被加工物の一例としてのフォトマスク110は、石英等を含有する透明な基板111と、基板111上に形成された遮光膜112(例えばクロムを含有する膜等)とを有し、遮光膜112上に上記のようなパターン55が形成されたものである。このように、本実施形態にかかる被加工物には、ダブルパターニングによる加工が可能なあらゆる物体が含まれる。
(レジストパターンの構成例)
以下に、図7~図11を参照し、第1のレジストパターンRP1及び第2のレジストパターンRP2の構成例及びその作用効果について説明する。
図7は、実施形態1にかかる第1のレジストパターンRP1の一例を示す図である。第1のレジストパターンRP1は、第1の主パターン21及び第1の補助パターン22を含む。なお、図7に示す第1のレジストパターンRP1と図3~図5に示す第1のレジストパターンRP1とはパターン形状が異なっているが、両者の機能は実質的に同一である。ここでは図7に示す第1のレジストパターンRP1を用いて説明する。
第1の主パターン21は、基板101に目的のパターン55を形成するためのパターンである。第1の主パターン21は、後述する第2の主パターン31と部分的に重なり、AND部分を構成する。
第1の補助パターン22は、第1の主パターン21に重ならない位置に形成される。また、第1の補助パターン22は、第1の主パターン21だけでなく、後述する第2の主パターン31及び第2の補助パターン32とも重ならない位置に形成される。そのため、第1の補助パターン22は、目的のパターン55の形成に寄与しない。第1の補助パターン22は、第1のレジストパターンRP1の描画時におけるレジスト103の被覆率を均一化させることを目的とするものである。
図7に示すように、第1の補助パターン22が第1の主パターン21の周囲に形成されることにより、第1の主パターン21が形成される領域とその周囲の領域との境界部分における被覆率の変動が小さくなる。これにより、第1のレジストパターンRP1を描画する際に実行される補正処理の精度が、第1の補助パターン22が存在しない場合より向上する。
図8は、実施形態1に係る第2のレジストパターンRP2の一例を示す図である。第2のレジストパターンRP2は、第2の主パターン31及び第2の補助パターン32を含む。図8に示す第2のレジストパターンRP2と図3~図5に示す第2のレジストパターンRP2とはパターン形状が異なっているが、両者の機能は実質的に同一である。ここでは図8に示す第2のレジストパターンRP2を用いて説明する。
第2の主パターン31は、基板101に目的のパターン55を形成するためのパターンである。第2の主パターン31は、上記第1の主パターン21と部分的に重なり、AND部分を構成する。
第2の補助パターン32は、第2の主パターン31に重ならない位置に形成される。また、第2の補助パターン32は、第2の主パターン31だけでなく、上記第1の主パターン21及び第1の補助パターン22とも重ならない位置に形成される。そのため、第2の補助パターン32は、目的のパターン55の形成に寄与しない。第2の補助パターン32は、第2のレジストパターンRP2の描画時におけるレジスト103の被覆率を均一化させることを目的とするものである。
図8に示すように、第2の補助パターン32が第2の主パターン31の周囲に形成されることにより、第2の主パターン31が形成される領域とその周囲の領域との境界部分における被覆率の変動が小さくなる。これにより、第2のレジストパターンRP2を描画する際に実行される補正処理の精度が、第2の補助パターン32が存在しない場合より向上する。
図9は、図7に示す第1のレジストパターンRP1と図8に示す第2のレジストパターンRP2とを重ねた状態の一例を示す図である。図9に示すように、第1の主パターン21及び第2の主パターン31は、それらの一部分が重なるように形成されている。第1の主パターン21と第2の主パターン31とが重なる部分は、基板101上に目的のパターン55を形成するためのAND部分となる。本例のAND部分は、複数のホールが格子状に配列されたパターンを構成している。なお、AND部分により構成可能なパターンはこれに限られるものではない。
また、図9に示すように、第1の補助パターン22は、第1の主パターン21、第2の主パターン31、及び第2の補助パターン32のいずれとも重なっていない。また、第2の補助パターン32は、第1の主パターン21、第2の主パターン31、及び第1の補助パターン22のいずれとも重なっていない。このような構成により、第1の補助パターン22及び第2の補助パターン32は、AND部分を構成することなく、被覆率の変動を抑制するように作用する。
図10は、図7に示す第1のレジストパターンRP1と図8に示す第2のレジストパターンRP2とを用いた場合に基板101に形成されるパターン55の一例を示す図である。最終的に、基板101には、第1の主パターン21と第2の主パターン31とが重なるAND部分の位置に対応するパターン55が形成される。
図11は、実施形態1に係る補助パターンPs(第1の補助パターン22又は第2の補助パターン32)による作用を説明するための図である。図11においては、上述した第1の主パターン21又は第2の主パターン31に相当するものが主パターンPmと記載され、上述した第1の補助パターン22又は第2の補助パターン23に相当するものが補助パターンPsと記載されている。図11中、左側の図は、主パターンPmのみからなるレジストパターンを例示し、右側の図は、主パターンPmと補助パターンPsとを含むレジストパターンを例示している。
また、図11中、主パターンPm上の「50%」という記載は、主パターンPmが形成される4つの領域Amのそれぞれにおける被覆率が50%であることを示している。また、補助パターンPs上の「50%」という記載は、補助パターンPsが形成されている領域Asにおける被覆率が50%であることを示している。
また、図11中、X座標と被覆率との関係を示すグラフGx、及びY座標と被覆率との関係を示すグラフGyが例示されている。グラフGxは、特定のX座標位置における被覆率を縦(Y軸と平行)に見たときの平均の被覆率を示している。Gyは、特定のY座標位置における被覆率を横(X軸と平行)に見たときの平均の被覆率を示している。
主パターンPmのみからなるレジストパターン(左側)においては、主パターンPmが形成されている領域Amとその周囲の領域との境界部分において、被覆率が大きく変動している。本例では被覆率が0%~30%の間で急激に変動している。また、主パターンPmと補助パターンPsとを含むレジストパターン(右側)においては、主パターンPmが形成されている領域Amと補助パターンPsが形成されている領域Asとの境界部分において、被覆率がほとんど変動していない。本例では被覆率が50%程度に均一化されている。
以上のように、補助パターンPs(第1の補助パターン22又は第2の補助パターン32)を形成することにより、レジスト103の被覆率を均一化でき、レジストパターンの描画時に実行される補正処理の精度を向上させることが可能となる。
(描画データの生成方法例)
以下に、図12を参照し、上記のような主パターンと補助パターンとを含むレジストパターンを形成するための描画データの生成方法の例について説明する。ここでは、第1のレジストパターンRP1をレジスト103上に描画するための第1の描画データと、第2のレジストパターンRP2をレジスト103上に描画するための第2の描画データとを生成する方法を例示する。
図12は、実施形態1にかかる描画データ生成方法の一例を示すフローチャートである。先ず第1の主パターン21を設計し(S201)、次いで第2の主パターン31を設計する(S202)。第1の主パターン21及び第2の主パターン31の設計は、両者が重なるAND部分が、最終的に基板101に形成される目的のパターン55と一致するように設計される。
その後、第1の主パターン21及び第2の主パターン31の両方に重ならない位置に第1の補助パターン22を設計する(S203)。このとき、第1の補助パターン22は、第1の主パターン21が形成される領域とその周囲の領域との境界部分におけるレジスト103の被覆率の変動が小さくなるように設計される。その後、第1の主パターン21と第1の補助パターン22とを含む第1のレジストパターンRP1を設計し(S204)、当該第1のレジストパターンRP1を描画するための第1の描画データを生成する。
その後、第1の主パターン21、第2の主パターン31、及び第1の補助パターン22の全てに重ならない位置に第2の補助パターン32を設計する(S205)。このとき、第2の補助パターン32は、第2の主パターン31が形成される領域とその周囲の領域との境界部分におけるレジスト103の被覆率の変動が小さくなるように設計される。その後、第2の主パターン31と第2の補助パターン32とを含む第2のレジストパターンRP2を設計し(S206)、当該第2のレジストパターンRP2を描画するための第2の描画データを生成する。
上記のような手順により、ダブルパターニングにおいてレジスト103の被覆率を均一化させる(補正処理の精度を向上させる)ことが可能なレジストパターンを描画するための描画データを生成できる。
上述したような各種機能を実現するための処理をコンピュータに実行させるプログラムは、インストール可能な形式又は実行可能な形式のファイルでCD(Compact Disc)-ROM、フレキシブルディスク(FD)、CD-R(Recordable)、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録して提供することが可能なものである。また、当該プログラムは、インターネット等のネットワーク経由で提供又は配布されてもよい。
上記実施形態によれば、ダブルパターニングを利用した基板加工の精度を向上させることが可能となる。
<実施形態2>
以下に、図13~図15を参照し、実施形態2について説明する。本実施形態は、基板201とレジスト204との間に2層の犠牲層202,203を介在させる点で実施形態1と相違する。
図13は、実施形態2にかかる原版製造方法における1回目のリソグラフィ時及び1回目のエッチング時の状態の一例を示す図である。図14は、実施形態2にかかる原版製造方法における2回目のリソグラフィ時及び2回目のエッチング時の状態の一例を示す図である。図15は、実施形態2にかかる原版製造方法における3回目のエッチング時及び剥離工程の実行時における状態の一例を示す図である。
本実施形態においては、基板201上に第1の犠牲層202が形成され、第1の犠牲層202上に第2の犠牲層203が形成され、第2の犠牲層203上にレジスト204が形成されている。基板201は、石英を含有する。第1の犠牲層202は、クロム、酸化クロム、又は窒化クロムを含有する。第2の犠牲層203は、シリコン又は酸化シリコンを含有する。
本実施形態においては、レジスト204上に第1のレジストパターンRP1を描画し(図13の状態K)、描画された第1のレジストパターンRP1を現像し(図13の状態L)、第2の犠牲層203をエッチングし(図13の状態M)、レジスト204を剥離する(図13の状態N)。
その後、エッチング後の第2の犠牲層203上に再形成されたレジスト204上に(図14の状態O)、第2のレジストパターンRP2を描画し(図14の状態P)、描画された第2のレジストパターンRP2を現像する(図14の状態Q)。その後、露出した第1の犠牲層202をエッチングする(図14の状態R)。このとき、第の犠牲層202のエッチングは、第1のレジストパターンRP1と第2のレジストパターンRP2とが重なるAND部分に対応する位置に施される。
その後、レジスト204を剥離し(図15の状態S)、基板201をエッチングする(図15の状態T)。このとき、2層の犠牲層202,203が存在することにより、犠牲層が1層である場合より基板201を矩形性良く且つ深く掘り下げることができる。その後、第2の犠牲層203を剥離し(図15の状態U)、更に第1の犠牲層202を剥離する(図15の状態V)。
上記のように、2層の犠牲層202,203を利用することにより、比較的深いパターン55を良好に形成することが可能となる。なお、上記実施形態1のように1層の犠牲層102を用いる場合には、プロセスがシンプルになる利点がある。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…基板加工装置、11…描画データ取得部、12…レジスト形成部、13…描画部、14…補正部、15…現像部、16…エッチング部、17…剥離部、21…第1の主パターン、22…第1の補助パターン、31…第2の主パターン、32…第2の補助パターン、55…パターン、101…基板(被加工物)、102…犠牲層、103…レジスト、110…フォトマスク、111…基板、112…遮光膜、201…基板、202…第1の犠牲層、203…第2の犠牲層、204…レジスト、Pm…主パターン、Ps…補助パターン、RP1…第1のレジストパターン(第1のパターン)、RP2…第2のレジストパターン(第2のパターン)

Claims (15)

  1. 第1のパターンと第2のパターンとを用いるレジストへのダブルパターニングにより、前記レジストの下方に位置する被加工物に所定のパターンを形成するパターン形成方法であって、
    前記第1のパターンは、第1の主パターンと、前記第1の主パターンに重ならない位置に形成された第1の補助パターンとを含み、
    前記第2のパターンは、前記第1の主パターンに部分的に重なり且つ前記第1の補助パターンに重ならない位置に形成された第2の主パターンと、前記第1の主パターン、前記第1の補助パターン、及び前記第2の主パターンに重ならない位置に形成された第2の補助パターンとを含み、
    前記第1のパターンと前記第2のパターンのAND部分が前記所定のパターンを構成する、
    パターン形成方法。
  2. 前記被加工物と前記レジストとの間に犠牲層が介在し、
    前記第1のパターンを用いた1回目のリソグラフィにおいて前記レジストに前記第1のパターンを形成し、
    前記1回目のリソグラフィ後に前記犠牲層をエッチングし、
    前記第2のパターンを用いた2回目のリソグラフィにおいて、前記犠牲層上に再形成されたレジストに前記第2のパターンを形成し、
    前記2回目のリソグラフィ後に前記再形成されたレジストおよび前記犠牲層をマスクに前記被加工物をエッチングする、
    請求項1に記載のパターン形成方法。
  3. 前記被加工物上に第1の犠牲層が形成され、前記第1の犠牲層上に第2の犠牲層が形成され、前記第2の犠牲層上に前記レジストが形成され、
    前記第1のパターンを用いた1回目のリソグラフィにおいて前記レジストに前記第1のパターンを形成し、
    前記1回目のリソグラフィ後に前記第2の犠牲層をエッチングし、
    前記第2のパターンを用いた2回目のリソグラフィにおいて、前記第2の犠牲層上に再形成されたレジストに前記第2のパターンを形成し、
    前記2回目のリソグラフィ後に前記第1の犠牲層の前記第1のパターンと前記第2のパターンのAND部分をエッチングし、
    前記第1の犠牲層のエッチング後に前記被加工物をエッチングする、
    請求項1に記載のパターン形成方法。
  4. 前記被加工物は、石英を含有し、
    前記第1の犠牲層は、クロム、酸化クロム、又は窒化クロムを含有し、
    前記第2の犠牲層は、シリコン又は酸化シリコンを含有する、
    請求項3に記載のパターン形成方法。
  5. 前記第1の補助パターンは、前記第1の主パターンが形成される領域とその周囲の領域との境界部分における前記レジストの被覆率の変動が小さくなるように設計され、
    前記第2の補助パターンは、前記第2の主パターンが形成される領域とその周囲の領域との境界部分における前記レジストの被覆率の変動が小さくなるように設計される、
    請求項1に記載のパターン形成方法。
  6. 第1のパターンと第2のパターンとを用いるレジストへのダブルパターニングにより、前記レジストの下方に位置し、所定のパターンが形成された原版を製造する原版製造方法であって、
    前記第1のパターンは、第1の主パターンと、前記第1の主パターンに重ならない位置に形成された第1の補助パターンとを含み、
    前記第2のパターンは、前記第1の主パターンに部分的に重なり且つ前記第1の補助パターンに重ならない位置に形成された第2の主パターンと、前記第1の主パターン、前記第1の補助パターン、及び前記第2の主パターンに重ならない位置に形成された第2の補助パターンとを含み、
    前記第1のパターンと前記第2のパターンのAND部分が前記所定のパターンを構成する、
    原版製造方法。
  7. 前記原版と前記レジストとの間に犠牲層が介在し、
    前記第1のパターンを用いた1回目のリソグラフィにおいて前記レジストに前記第1のパターンを形成し、
    前記1回目のリソグラフィ後に前記犠牲層をエッチングし、
    前記第2のパターンを用いた2回目のリソグラフィにおいて、前記犠牲層上に再形成されたレジストに前記第2のパターンを形成し、
    前記2回目のリソグラフィ後に前記再形成されたレジストおよび前記犠牲層をマスクに前記原版をエッチングする、
    請求項6に記載の原版製造方法。
  8. 前記原版上に第1の犠牲層が形成され、前記第1の犠牲層上に第2の犠牲層が形成され、前記第2の犠牲層上に前記レジストが形成され、
    前記第1のパターンを用いた1回目のリソグラフィにおいて前記レジストに前記第1のパターンを形成し、
    前記1回目のリソグラフィ後に前記第2の犠牲層をエッチングし、
    前記第2のパターンを用いた2回目のリソグラフィにおいて、前記第2の犠牲層上に再形成されたレジストに前記第2のパターンを形成し、
    前記2回目のリソグラフィ後に前記第1の犠牲層の前記第1のパターンと前記第2のパターンのAND部分をエッチングし、
    前記第1の犠牲層のエッチング後に前記原版をエッチングする、
    請求項6に記載の原版製造方法。
  9. 前記原版は、石英を含有し、
    前記第1の犠牲層は、クロム、酸化クロム、又は窒化クロムを含有し、
    前記第2の犠牲層は、シリコン又は酸化シリコンを含有する、
    請求項8に記載の原版製造方法。
  10. 前記第1の補助パターンは、前記第1の主パターンが形成される領域とその周囲の領域との境界部分における前記レジストの被覆率の変動が小さくなるように設計され、
    前記第2の補助パターンは、前記第2の主パターンが形成される領域とその周囲の領域との境界部分における前記レジストの被覆率の変動が小さくなるように設計される、
    請求項6に記載の原版製造方法。
  11. ダブルパターニングにおける1回目のリソグラフィ時においてレジストに第1のパターンを描画するための第1の描画データと、ダブルパターニングにおける2回目のリソグラフィ時においてレジストに第2のパターンを描画するための第2の描画データとを生成する描画データ生成方法であって、
    第1の主パターンを設計するステップと、
    前記第1の主パターンに部分的に重なる第2の主パターンを設計するステップと、
    前記第1の主パターン及び前記第2の主パターンに重ならない位置に第1の補助パターンを設計するステップと、
    前記第1の主パターン、前記第2の主パターン、及び前記第1の補助パターンに重ならない位置に第2の補助パターンを設計するステップと、
    前記第1の主パターンと前記第1の補助パターンとを含む前記第1のパターンを設計するステップと、
    前記第2の主パターンと前記第2の補助パターンとを含む前記第2のパターンを設計するステップと、
    を含み、
    前記第1のパターンと前記第2のパターンのAND部分は、前記レジストの下方に位置する被加工物に形成する所定のパターンを構成する、
    描画データ生成方法。
  12. 前記被加工物と前記レジストとの間に犠牲層が介在し、
    前記第1のパターンを用いた1回目のリソグラフィにおいて前記レジストに前記第1のパターンを形成し、
    前記1回目のリソグラフィ後に前記犠牲層をエッチングし、
    前記第2のパターンを用いた2回目のリソグラフィにおいて、前記犠牲層上に再形成されたレジストに前記第2のパターンを形成し、
    前記2回目のリソグラフィ後に前記再形成されたレジストおよび前記犠牲層をマスクに前記被加工物をエッチングする、
    請求項11に記載の描画データ生成方法。
  13. 前記被加工物上に第1の犠牲層が形成され、前記第1の犠牲層上に第2の犠牲層が形成され、前記第2の犠牲層上に前記レジストが形成され、
    前記第1のパターンを用いた1回目のリソグラフィにおいて前記レジストに前記第1のパターンを形成し、
    前記1回目のリソグラフィ後に前記第2の犠牲層をエッチングし、
    前記第2のパターンを用いた2回目のリソグラフィにおいて、前記第2の犠牲層上に再形成されたレジストに前記第2のパターンを形成し、
    前記2回目のリソグラフィ後に前記第1の犠牲層の前記第1のパターンと前記第2のパターンのAND部分をエッチングし、
    前記第1の犠牲層のエッチング後に前記被加工物をエッチングする、
    請求項11に記載の描画データ生成方法。
  14. 前記被加工物は、石英を含有し、
    前記第1の犠牲層は、クロム、酸化クロム、又は窒化クロムを含有し、
    前記第2の犠牲層は、シリコン又は酸化シリコンを含有する、
    請求項13に記載の描画データ生成方法。
  15. 前記第1の補助パターンは、前記第1の主パターンが形成される領域とその周囲の領域との境界部分における前記レジストの被覆率の変動が小さくなるように設計され、
    前記第2の補助パターンは、前記第2の主パターンが形成される領域とその周囲の領域との境界部分における前記レジストの被覆率の変動が小さくなるように設計される、
    請求項11に記載の描画データ生成方法。
JP2020157622A 2020-09-18 2020-09-18 パターン形成方法、原版製造方法、及び描画データ生成方法 Active JP7451365B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020157622A JP7451365B2 (ja) 2020-09-18 2020-09-18 パターン形成方法、原版製造方法、及び描画データ生成方法
US17/199,339 US20220091499A1 (en) 2020-09-18 2021-03-11 Pattern forming method, template manufacturing method, and photomask manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020157622A JP7451365B2 (ja) 2020-09-18 2020-09-18 パターン形成方法、原版製造方法、及び描画データ生成方法

Publications (2)

Publication Number Publication Date
JP2022051246A JP2022051246A (ja) 2022-03-31
JP7451365B2 true JP7451365B2 (ja) 2024-03-18

Family

ID=80741541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020157622A Active JP7451365B2 (ja) 2020-09-18 2020-09-18 パターン形成方法、原版製造方法、及び描画データ生成方法

Country Status (2)

Country Link
US (1) US20220091499A1 (ja)
JP (1) JP7451365B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003991A (ja) 2008-06-23 2010-01-07 Fujitsu Microelectronics Ltd 半導体装置の製造方法及びレチクルの形成方法
JP2011071383A (ja) 2009-09-28 2011-04-07 Toppan Printing Co Ltd パターン形成方法、パターン形成体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9921467B2 (en) * 2015-11-30 2018-03-20 Taiwan Semiconductor Manufacturing Company Ltd. Mask blank and mask and fabrication method thereof
JP6994828B2 (ja) * 2016-11-22 2022-02-04 東京エレクトロン株式会社 パターン形成方法
TWI704411B (zh) * 2017-04-25 2020-09-11 友達光電股份有限公司 光罩、對應之間隔物結構及應用其之液晶面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003991A (ja) 2008-06-23 2010-01-07 Fujitsu Microelectronics Ltd 半導体装置の製造方法及びレチクルの形成方法
JP2011071383A (ja) 2009-09-28 2011-04-07 Toppan Printing Co Ltd パターン形成方法、パターン形成体

Also Published As

Publication number Publication date
JP2022051246A (ja) 2022-03-31
US20220091499A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
US8850366B2 (en) Method for making a mask by forming a phase bar in an integrated circuit design layout
JP2010079184A (ja) パタンデータの作成方法およびパタンデータ作成プログラム
TW202122910A (zh) 產生積體電路的光罩資料準備方法
JP2012208350A (ja) レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法
JP4461806B2 (ja) パターン描画装置及びパターン描画方法ならびにそのプログラム、フォトマスクとその製造方法および半導体集積回路とその製造方法
JP4043774B2 (ja) 位相シフトマスク用データ補正方法
JP7451365B2 (ja) パターン形成方法、原版製造方法、及び描画データ生成方法
JP5437124B2 (ja) 荷電粒子ビーム描画方法および荷電粒子ビーム描画装置
JP5421054B2 (ja) マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法
JP5123059B2 (ja) 半導体装置の製造方法
JP2010251500A (ja) 半導体デバイスの製造方法及び露光条件決定プログラム
KR20190134619A (ko) 포토마스크 블랭크, 포토마스크 및 포토마스크의 제조 방법
JP2005003996A (ja) フォトマスクとフォトマスクの製造方法及びマスクデータ生成方法
JP6167663B2 (ja) 現像ローディング補正プログラム、計算機、描画システム、現像ローディング補正方法
JP4843654B2 (ja) 描画パターンの生成方法、フォトマスクの製造方法及び半導体装置の製造方法
JP2008235553A (ja) パターン作成方法、パターン検証方法およびプログラム
JP4153678B2 (ja) マスクデータ生成方法、露光マスク作成方法およびパターン形成方法
JP4417527B2 (ja) マスクパタンの形成方法、およびフォトマスク
JP2004029482A (ja) パターン形成方法
JP2012211980A (ja) フォトマスクブランク及びフォトマスクの製造方法
JP2008203398A (ja) フォトマスクのパターン補正方法及びフォトマスク
JP6638493B2 (ja) 多段構造体を有するテンプレートの製造方法
JP2006156864A (ja) レジストパターン・ライン幅の算出方法、マスクパターン・ライン幅の補正方法、光近接効果補正方法、露光用マスクの作製方法、露光用マスクを作製するための電子線描画方法、露光方法、及び、半導体装置の製造方法
KR20070069994A (ko) 반도체 소자의 패턴 형성용 마스크 제작 방법
TW202326619A (zh) 描繪方法、原版製造方法及描繪裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240306

R151 Written notification of patent or utility model registration

Ref document number: 7451365

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151