JP2003338458A - サブリソグラフィサイズのバイアをつくる方法 - Google Patents
サブリソグラフィサイズのバイアをつくる方法Info
- Publication number
- JP2003338458A JP2003338458A JP2003101055A JP2003101055A JP2003338458A JP 2003338458 A JP2003338458 A JP 2003338458A JP 2003101055 A JP2003101055 A JP 2003101055A JP 2003101055 A JP2003101055 A JP 2003101055A JP 2003338458 A JP2003338458 A JP 2003338458A
- Authority
- JP
- Japan
- Prior art keywords
- polymer layer
- layer
- etching
- etching mask
- polymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】フォトリソグラフィシステムの最小分解能より
も小さな構造サイズを有する、サブリソグラフィサイズ
のバイアをつくること。 【解決手段】第１のポリマー層（１１）とエッチングマ
スク（１９）とを等方性エッチングし、表面（Ｅ）およ
びアンダーカット部分（Ｕ）を画定し、該エッチング
を、前記第１のポリマー層（１１）が前記リソグラフィ
限界（λＬ）より小さいサブリソグラフィ構造サイズ
（ＳＦ）に溶解するまで続けることと、表面（Ｅ）上
と、前記アンダーカット部分（Ｕ）を除く前記エッチン
グマスク（１９）の実質的に全ての部分の上とに誘電体
層（２５）を堆積し、前記誘電体層（２５）が前記第１
のポリマー層（１１）に隣接して配置されるバイア側壁
（２７）を形成することと、前記第１のポリマー層（１
１）と前記エッチングマスク（１９）とを剥離すること
とを含む方法。
も小さな構造サイズを有する、サブリソグラフィサイズ
のバイアをつくること。 【解決手段】第１のポリマー層（１１）とエッチングマ
スク（１９）とを等方性エッチングし、表面（Ｅ）およ
びアンダーカット部分（Ｕ）を画定し、該エッチング
を、前記第１のポリマー層（１１）が前記リソグラフィ
限界（λＬ）より小さいサブリソグラフィ構造サイズ
（ＳＦ）に溶解するまで続けることと、表面（Ｅ）上
と、前記アンダーカット部分（Ｕ）を除く前記エッチン
グマスク（１９）の実質的に全ての部分の上とに誘電体
層（２５）を堆積し、前記誘電体層（２５）が前記第１
のポリマー層（１１）に隣接して配置されるバイア側壁
（２７）を形成することと、前記第１のポリマー層（１
１）と前記エッチングマスク（１９）とを剥離すること
とを含む方法。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は包括的に、結果的に
形成されるバイアの構造サイズがリソグラフィシステム
のリソグラフィ限界より小さい、リソグラフィサイズよ
りも小さいサイズ（以降、サブリソグラフィサイズ）の
バイアを形成する方法に関する。より具体的には、本発
明は、異なるエッチング速度を有する２つのポリマー層
を用いて、リソグラフィシステムのリソグラフィ限界よ
りも小さいサブリソグラフィ構造サイズを有するバイア
を形成する、サブリソグラフィサイズのバイアを形成す
る方法に関する。 【０００２】 【従来の技術】基板上に複数の構造をパターニングする
ための超小型電子回路の技術分野における標準的な方法
では、よく知られているフォトリソグラフィプロセスを
用いる。通常は、フォトレジストの層が基板材料上にコ
ーティングされ、その後、マスクを通して、フォトレジ
ストが光源で露光される。マスクは、フォトレジストに
転写されることになる、線および空間のようなパターニ
ングされた構造を含む。フォトレジストが露光された後
に、溶媒を用いて、フォトレジストに転写されたパター
ンが画定される。このプロセスによって生成されるパタ
ーンは通常は、フォトリソグラフィ用の位置合わせ手段
の最小分解能λより大きな線幅に制限され、それは結
局、フォトレジストを露光するために用いられる光源の
光の波長に制限される。現時点では、最新のフォトリソ
グラフィ用の位置合わせ手段は、１００ｎｍ程度の線幅
を印刷することができる。 【０００３】フォトレジスト内にパターニングされた構
造は、反応性イオンエッチング、イオンエッチング、プ
ラズマエッチング、あるいは化学エッチングのような既
知の半導体プロセスを用いて基板材料に転写される。標
準的な半導体処理方法を用いる場合、λの線幅あるいは
２λの周期を有する格子（すなわち、線−空間の配列）
を形成することができる。 【０００４】しかしながら、多くの応用形態では、可能
な限り細い線幅あるいは短い周期を有することが有利で
ある。線幅を細く、あるいは周期を短くすることは、性
能を高め、かつ／または回路の密度を高めることに繋が
る。それゆえ、超小型電子回路の分野では、フォトリソ
グラフィシステムの最小分解能を低減し、それによりパ
ターニングされる基板上の線幅を細く、あるいは周期を
短くすることが常に求められている。電子工業界は、よ
り高速で小型の電子装置に対する需要によって後押しさ
れるので、性能および／または密度の向上は著しい経済
的な利益をもたらすことができる。バイアは、最小分解
能λより小さな構造サイズ（すなわち、サブリソグラフ
ィ構造サイズ）を有することが望ましい応用形態の一例
にすぎない。 【０００５】 【発明が解決しようとする課題】それゆえ、本発明の目
的は、フォトリソグラフィシステムの最小分解能よりも
小さな構造サイズを有する、サブリソグラフィサイズの
バイアをつくる方法を提供することである。 【０００６】 【課題を解決するための手段】本発明のサブリソグラフ
ィサイズのバイアをつくる方法は、フォトリソグラフィ
システムの最小分解能よりも小さな構造サイズを求める
上記の要求を満たす。 【０００７】フォトリソグラフィシステムの最小分解能
によって課される構造サイズ限界は、下層上に第１のポ
リマー層を堆積し、その後、第１のポリマー層上に第２
のポリマー層を堆積することにより解決される。第１の
ポリマー層は光活性である必要はない。一方、第２のポ
リマー層は光活性であり、あるパターンで露光されるよ
うにしなければならない。第２のポリマー層はリソグラ
フィによってパターニングされ、その中に、第２のポリ
マー層をパターニングするために用いられるリソグラフ
ィシステムのリソグラフィ限界内の構造サイズを有する
エッチングマスクが画定される。第１のポリマー層のう
ちのエッチングマスクの下側に配置される部分を除い
て、第１のポリマー層の全ての部分を除去するためにエ
ッチングプロセスが用いられる。 【０００８】第１のポリマー層の残りの部分は第１のエ
ッチング速度を有し、第２のポリマー層（すなわちエッ
チングマスク）は第２のエッチング速度を有する。第１
のエッチング速度は、第１および第２のポリマー層が等
方性エッチングされる際に、第２のエッチング速度より
も速くなるように予め選択される。エッチングマスクお
よび第１のポリマー層は、第１のポリマー層がエッチン
グマスクよりも速い速度で概ね横方向に溶解するように
等方性エッチングされる。第１のポリマー層は、下層の
表面に沿って後退して下層上に露出された表面を画定
し、エッチングマスクに沿って後退して、エッチングマ
スク上にアンダーカット部分を画定する。等方性エッチ
ングは、第１のポリマー層がリソグラフィ限界未満のサ
ブリソグラフィ構造サイズに溶解するまで継続される。 【０００９】その後、露出された表面上と、アンダーカ
ット部分を除くエッチングマスクの概ね全ての部分の上
とに誘電体層が堆積される。誘電体層は、第１のポリマ
ー層に隣接して配置されるバイア側壁を形成する。エッ
チングマスクおよび第１のポリマー層は剥離プロセスに
よって除去され、サブリソグラフィ限界に概ね等しい最
小構造サイズを含む、サブリソグラフィサイズのバイア
が画定される。 【００１０】本発明の他の態様および利点は、以下に記
載される詳細な説明から明らかにされ、例として本発明
の原理を示す添付の図面とともに取り上げられる。 【００１１】 【発明の実施の形態】以下に記載される詳細な説明およ
びいくつかの図面において、類似の要素は類似の参照番
号で特定される。 【００１２】例示のための図面に示されるように、本発
明はサブリソグラフィサイズのバイアをつくる方法にお
いて具現化される。その方法は、下層の表面上に、第１
のエッチング速度を有する第１のポリマー層を堆積する
ことと、第１のポリマー層上に、第２のエッチング速度
を有する第２のポリマー層を堆積することとを含む。第
１および第２のポリマー層が等方性エッチングされる際
に、第１のエッチング速度は第２のエッチング速度より
も速くなるように予め選択される。第２のポリマー層は
フォトリソグラフィによってパターニングされ、第２の
ポリマー層内にエッチングマスクが画定される。エッチ
ングマスクは、第２のポリマー層をパターニングするた
めに用いられたリソグラフィシステムのリソグラフィ限
界内の構造サイズを有する。そのリソグラフィシステム
のリソグラフィ限界がλＬであるとすると、エッチング
マスクの構造サイズはλＬ以上である。 【００１３】第１のポリマー層が異方性エッチングさ
れ、エッチングマスクによって覆われていない第１のポ
リマー層の部分が溶解する。結果として、異方性エッチ
ング後に、第１のポリマー層およびエッチングマスク
は、下層から外側に延在する２重ポリマー積重層を形成
する。 【００１４】第１のポリマー層およびエッチングマスク
は、第１のポリマー層がエッチングマスクよりも速い速
度で概ね横方向に溶解するように等方性エッチングされ
る。たとえば、酸素含有プラズマ中のプラズマエッチン
グを用いて、ポリマーをエッチングすることができる。
第１のポリマー層は下層の表面に沿って後退し、下層上
に露出された表面を画定する。また第１のポリマー層は
エッチングマスクに沿って後退し、その上にアンダーカ
ット部分を画定する。等方性エッチングは、第１のポリ
マー層がリソグラフィ限界より小さいサブリソグラフィ
構造サイズに溶解するまで続けられる。基本的には、等
方性エッチング後に、エッチングマスクおよびサブリソ
グラフィ構造サイズの第１のポリマー層は、サブリソグ
ラフィ構造サイズの第１のポリマー層と、下層の露出さ
れた表面の一部との上を覆って広がる傘あるいはマッシ
ュルームに類似の構造体を形成する。 【００１５】下層の露出された部分の上と、アンダーカ
ット部分を除くエッチングマスクの概ね全ての部分との
上に誘電体層が堆積され、エッチングマスクの上面およ
び側面がその誘電体層によって概ね覆われるようにな
る。しかしながら、エッチングマスクの底面（すなわち
アンダーカット部分）は誘電体層によって覆われない。
さらに、露出された部分上に堆積される誘電体層は、第
１のポリマー層に隣接して配置されるバイア側壁を形成
する。 【００１６】エッチングマスクおよび第１のポリマー層
が剥離され、サブリソグラフィ構造サイズに概ね等しい
最小構造サイズを有する、サブリソグラフィサイズのバ
イアが画定される。 【００１７】図１では、基板１７が中にある下層１５を
支持する。下層１５の表面１４は、基板１７の上側表面
１２と同一平面をなすものとして示される。しかしなが
ら、下層１５および表面１４は互いに同一平面にある必
要はなく、下層１５は平坦でない表面をもつことができ
る。基板１７は、たとえばシリコン酸化物（ＳｉＯ２）
あるいはシリコン窒化物（Ｓｉ３Ｎ４）のような誘電体
材料からなる層とすることができる。下層１５は、下層
１５をパターニングするために用いられるリソグラフィ
システムの概ねリソグラフィ限界λＬ以上の構造サイズ
ＬＦを有する。たとえば、λＬ＝０．２０μｍである場
合には、ＬＦ≧λＬであり、ＬＦ≧０．２０μｍであ
る。下層１５および表面１４の場合に概ね平坦で、同一
平面をなす表面を有することが望ましい場合には、たと
えば、下層１５は化学機械平坦化（ＣＭＰ）あるいはダ
マシーンプロセスを含む超小型電子回路の分野において
よく知られている種々の方法によって形成することがで
きる。 【００１８】下層１５は図１に示されるように個別のセ
グメントにパターニングすることができるか、あるいは
下層１５は連続した層にすることができる（図８（ｂ）
の参照番号１５を参照）。いずれの場合でも、下層１５
は、概ねリソグラフィ限界λ Ｌ以上の構造サイズＬＦを
有する。 【００１９】下層１５は、導電性材料とすることができ
る。下層１５のために適した材料は、限定はしないが、
金属、すなわちアルミニウム（Ａｌ）、タングステン
（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）および銅
（Ｃｕ）を含む。 【００２０】図２では、下層１５の表面１４上に第１の
ポリマー層１１が堆積される。第１のポリマー層１１は
光活性である必要はない。第１のポリマー層１１は、等
方性エッチングされる際に第１のエッチング速度を有す
る。 【００２１】次に、第１のポリマー層１１上に第２のポ
リマー層１３が堆積される。第２のポリマー層１３は、
フォトリソグラフィによってパターニングできるように
光活性でなければならない。第２のポリマー層１３は、
等方性エッチングされる際に第２のエッチング速度を有
する。第１および第２のポリマー層（１１、１３）が等
方性エッチングされる際に、第１のエッチング速度は第
２のエッチング速度よりも速くなるように予め選択され
る。 【００２２】たとえば、第１のポリマー層１１の第１の
エッチング速度は、第２のポリマー層１３の第２のエッ
チング速度より少なくとも約１０．０％速くすることが
できる。別の例では、第１のポリマー層１１の第１のエ
ッチング速度は、第２のエッチング速度より約１０．０
％〜約２０．０％速くすることができる。すなわち、第
１および第２のポリマー層（１１、１３）が等方性エッ
チングされる際に、第１のポリマー層１１の横方向エッ
チング速度は、第２のポリマー層１３の横方向エッチン
グ速度よりも約１０．０％〜約２０．０％速くすること
ができる。上記の値は一例にすぎず、第１のエッチング
速度と第２のエッチング速度との間の相対的な差はそれ
らの値に限定されない。 【００２３】第１のポリマー層１１および第２のポリマ
ー層１３には光活性ポリマーを用いることができるが、
第１のポリマー層１１は必ずしも光活性材料である必要
はない。対照的に、第２のポリマー層１３は、たとえば
光活性フォトレジスト材料のような光活性材料でなけれ
ばならない。 【００２４】図３では、第２のポリマー層１３がフォト
リソグラフィによってパターニングされる。たとえば、
その上に、第２のポリマー層１３をパターニングするた
めに用いられるリソグラフィシステムのリソグラフィ限
界λＬ以上のマスク構造サイズＬＭを有する構造２３を
含むマスク２１が、光源（図示せず）からの光（３５、
３７）によって照明される。マスク構造サイズＬＭは、
構造サイズＬＦに概ね等しくすることができる。光の一
部３７は構造２３によって遮断されるが、光の別の部分
３５はマスク２１を通過して、第２のポリマー層１３を
露光する。光３５によって露光されない第２のポリマー
層１３の部分は、第２のポリマー層１３内にエッチング
マスクを画定する（図４（ａ）の参照番号１９を参
照）。逆に言うと、第２のポリマー層１３のための材料
は、光３５に露光される第２のポリマー層１３の部分が
エッチングマスク１９を画定するように選択されること
ができる。エッチングマスク１９は、エッチングマスク
１９をパターニングするために用いられるリソグラフィ
システムのリソグラフィ限界λＬ以内である構造サイズ
ＬＦを有する（すなわちＬＦ≧λＬ）。 【００２５】図４（ａ）では、第２のポリマー層１３は
通常はフォトレジスト現像液内で異方性エッチングさ
れ、エッチングマスク１９を除く第２のポリマー層１３
の全ての部分が溶解する。図４（ｂ）では、エッチング
マスク１９によって覆われない第１のポリマー層１１の
部分も溶解するまで、エッチングが続けられる。結果と
して、エッチングマスク１９および第１のポリマー層１
１は、下層１５から外側に延在する２重ポリマー積重層
２２を形成する。たとえば、現像液、溶媒あるいは反応
性イオンエッチングを用いて、第１および第２のポリマ
ー層（１１、１３）を異方性エッチングすることができ
る。 【００２６】図５では、第１のポリマー層１１およびエ
ッチングマスク１９が等方性エッチングされる。等方性
エッチングが進むにつれて、第１のポリマー層１１は、
エッチングマスク１９が概ね横方向ＲＬ２に同様に溶解
する速度よりも速い速度で概ね横方向ＲＬ１に溶解す
る。さらに、第１のポリマー層１１が溶解する際に、第
１のポリマー層１１は下層１５の表面１４に沿って後退
し、第１のポリマー層１１によって覆われない露出され
た部分Ｅが画定される。第１のポリマー層１１は、エッ
チングマスク１９に沿っても後退し、第１のポリマー層
１１では覆われないアンダーカット部分Ｕが表面上に画
定される。第１のポリマー層１１の後退の速度がエッチ
ングマスク１９の後退速度よりも速い結果として、第１
のポリマー層１１は構造サイズＬＦに対して細くなる。 【００２７】第１のポリマー層１１およびエッチングマ
スク１９は、限定はしないが、ウエットエッチング、プ
ラズマエッチング、および酸素（Ｏ２）ガスを含むプラ
ズマ内でのエッチングを含む等方性エッチングプロセス
を用いて、等方性エッチングされることができる。さら
に、酸素（Ｏ２）ガスとは個別に、あるいは酸素ガスと
ともに、限定はしないが、アルゴン（Ａｒ）ガス、ヘリ
ウム（Ｈｅ）ガスおよびフッ素（Ｆ）含有ガスを含む他
の気体を加えることができる。フッ素含有ガスは、限定
はしないが、ＣＦ４、ＣＨＦ３、Ｃ４Ｆ８、あるいはＳ
Ｆ６を含むことができる。 【００２８】図６では、第１のポリマー層１１が溶解し
て、構造サイズＬＦより小さいサブリソグラフィ構造サ
イズＳＦになるまで、等方性エッチングが続けられる。
第１のポリマー層１１およびエッチングマスク１９の第
１および第２のエッチング速度に差があるため、エッチ
ングマスク１９は距離Ｄ２だけ後退し、第１のポリマー
層１１は、Ｄ２よりも長い距離Ｄ１だけ後退する。例示
のために、Ｄ１およびＤ２はいずれも、等方性エッチン
グ前の第１のポリマー層１１およびエッチングマスク１
９の輪郭を表す、輪郭１９’（破線で示される）を基準
にして測定される。サブリソグラフィ構造サイズＳＦに
ついての最終的な値は応用形態に依存し、第１および第
２のポリマー層（１１、１３）のために選択される材
料、ならびに等方性エッチングプロセスのために選択さ
れる条件および材料を含む、多数の要因によって変化し
得る。サブリソグラフィ構造サイズＳＦについての最終
的な値は、所定の最小値以上になるように選択されなけ
ればならない。その最小値では、エッチングマスク１９
の大きさ、あるいはエッチングマスク１９と誘電体層２
５（図７（ａ）および図７（ｂ）を参照）とを組み合わ
せた大きさを要因として、第１のポリマー層１１が破壊
あるいは崩落することになる。たとえば、サブリソグラ
フィ構造サイズＳＦは、約０．４０〜約０．８０倍の範
囲だけ、構造サイズＬＦあるいはリソグラフィ限界λＬ
よりも小さくすることができる。たとえば、ＬＦ＝λＬ
＝０．１２μｍで、０．５０倍だけ小さいとすると、Ｓ
Ｆ＝０．５０×０．１２μｍ＝０．０６０μｍである。 【００２９】図７（ａ）では、下層１５の露出された部
分Ｅの上と、エッチングマスク１９の概ね全ての部分の
上とに誘電体層２５が堆積される。しかしながら、誘電
体層２５はエッチングマスク１９のアンダーカット部分
Ｕを覆わない。誘電体層２５は、第１のポリマー層１１
に隣接して配置されるバイア側壁２７を形成する。誘電
体層２５は、限定はしないが、たとえばシリコン酸化物
（ＳｉＯ２）、アルミニウム酸化物（Ａｌ２Ｏ３）、ジ
ルコニウム酸化物（ＺｒＯ２）、イットリウム酸化物
（Ｙ２Ｏ３）、シリコン窒化物（Ｓｉ３Ｎｘ）およびア
ルミニウム窒化物（ＡｌＮ）を含む材料から形成される
ことができる。 【００３０】図７（ｂ）では、誘電体層２５はエッチン
グマスク１９の上側表面３１および側面３３を覆うが、
誘電体層２５はエッチングマスク１９の底面３９を覆わ
ない。底面３９は、アンダーカット部分Ｕに相当する。
誘電体層２５は、化学気相成長（ＣＶＤ）あるいは物理
気相成長（ＰＶＤ）を用いて堆積させることができる。
ＰＶＤの例にはスパッタリングあるいは熱蒸着がある。
第１および第２のポリマー層（１１、１３）のために選
択される材料が高温堆積プロセス下で劣化し得るポリマ
ーである場合には、堆積プロセスは低温プロセスである
ことが好ましい。高温で劣化し得るポリマーの例にはフ
ォトレジスト材料がある。したがって、誘電体層２５を
堆積するために選択される温度は、第１および第２のポ
リマー層（１１、１３）を損傷あるいは破壊することに
なる温度限界を超えないようにすべきである。 【００３１】図８（ａ）では、第１のポリマー層１１お
よびエッチングマスク１９が下層１５の表面１４から剥
離され、サブリソグラフィ構造サイズＳＦに概ね等しい
最小構造サイズを有するバイア３１が画定される。すな
わち、バイア３１はサブリソグラフィ構造サイズを有す
る。たとえば、第１のポリマー層１１およびエッチング
マスク１９の剥離は、第１のポリマー層１１のために使
用される材料を溶解する溶媒を用いて、あるいは第１の
ポリマー層１１およびエッチングマスク１９を溶解する
溶媒を用いて達成することができる。バイア３１は、表
面１４に一致する底面２９と、底面２９から外側に延在
する側壁表面２７とを有する。 【００３２】上記のように、下層１５には図８（ｂ）に
示されるような連続した層を用いることができ、その場
合には、複数のサブリソグラフィサイズのバイア３１が
下層１５上に形成される。図８（ａ）および図８（ｂ）
では、下層１５は、実質リソグラフィ限界λＬ以上であ
る構造サイズＬＦを有する。リソグラフィ限界λＬの実
際の値は応用形態に依存し、たとえば、用いられるフォ
トリソグラフィシステムおよび用いられる光の波長を含
む複数の要因に基づくことができる。本発明の一実施形
態では、リソグラフィ限界λＬは、約０．１０μｍ以上
にすることができる。 【００３３】上記のように、サブリソグラフィ構造サイ
ズＳＦの実際の値も応用形態に依存し、第１のポリマー
層１１のための材料、および等方性エッチングプロセス
のためのエッチング時間を含む複数の要因に基づくこと
ができる。本発明の別の実施形態では、サブリソグラフ
ィ構造サイズＳＦは約０．０６μｍ未満にすることがで
きる。 【００３４】本発明のいくつかの実施形態が開示および
例示されてきたが、本発明は、そのような記載および図
示された特定の形態あるいは部品の構成に限定されな
い。本発明は特許請求の範囲によってのみ限定され、例
として次の実施形態を含む。 【００３５】（１）サブリソグラフィサイズのバイア
（３１）をつくる方法であって、下層（１５）の表面
（１４）上に、第１のエッチング速度を有する第１のポ
リマー層（１１）を堆積することと、前記第１のポリマ
ー層（１１）上に、光活性であり第２のエッチング速度
を有する第２のポリマー層（１３）を堆積し、前記第１
および前記第２のポリマー層（１１、１３）が等方性エ
ッチングされる際に、前記第１のエッチング速度が予め
選択され前記第２のエッチング速度よりも速くなるよう
にすることと、前記第２のポリマー層（１３）をパター
ニングし、前記パターニングに用いられるリソグラフィ
システムのリソグラフィ限界（λＬ）以内である構造サ
イズを有するエッチングマスク（１９）をその中に画定
することと、前記第１のポリマー層（１１）を異方性エ
ッチングし、前記エッチングマスク（１９）によって覆
われない前記第１のポリマー層（１１）の全ての部分を
除去することと、前記第１のポリマー層（１１）が前記
エッチングマスク（１９）よりも速い速度で実質的に横
方向（ＲＬ１）に溶解するように、前記第１のポリマー
層（１１）と前記エッチングマスク（１９）とを等方性
エッチングし、前記第１のポリマー層（１１）は、前記
下層（１５）の前記表面（１４）に沿って後退して露出
された表面（Ｅ）を画定し、前記エッチングマスク（１
９）に沿って後退してその上にアンダーカット部分
（Ｕ）を画定し、該エッチングを、前記第１のポリマー
層（１１）が前記リソグラフィ限界（λＬ）より小さい
サブリソグラフィ構造サイズ（ＳＦ）に溶解するまで続
けることと、前記下層（１５）の前記露出された表面
（Ｅ）上と、前記アンダーカット部分（Ｕ）を除く前記
エッチングマスク（１９）の実質的に全ての部分の上と
に誘電体層（２５）を堆積し、前記誘電体層（２５）が
前記第１のポリマー層（１１）に隣接して配置されるバ
イア側壁（２７）を形成することと、前記第１のポリマ
ー層（１１）と前記エッチングマスク（１９）とを剥離
し、前記サブリソグラフィ構造サイズ（ＳＦ）に概ね等
しい最小構造サイズを有するバイア（３１）を画定する
ことと、を含む方法。 【００３６】（２）前記下層（１５）は導電性材料であ
る、（１）に記載の方法。 【００３７】（３）前記導電性材料は、金属、すなわち
アルミニウム、タングステン、タンタル、モリブデン、
および銅からなるグループから選択される材料である、
（２）に記載の方法。 【００３８】（４）前記リソグラフィ限界（λＬ）は約
０．１０μｍ以上である（１）に記載の方法。 【００３９】（５）前記サブリソグラフィ構造サイズ
（ＳＦ）は約０．０６μｍ未満である（１）に記載の方
法。 【００４０】（６）前記サブリソグラフィ構造サイズ
（ＳＦ）は、約０．４０倍ないし約０．８０倍の範囲だ
け、前記リソグラフィ限界（λＬ）より小さい（１）に
記載の方法。 【００４１】（７）前記誘電体層（２５）は、化学気相
成長、物理気相成長、スパッタリングおよび熱蒸着から
なるグループから選択される方法を用いて堆積される
（１）に記載の方法。 【００４２】（８）前記剥離ステップは、溶媒内で前記
第１のポリマー層（１１）および前記エッチングマスク
（１９）を溶解することを含む（１）に記載の方法。 【００４３】（９）前記等方性エッチングステップは、
ウエットエッチング、プラズマエッチング、および酸素
ガスを含むプラズマ内でのエッチングからなるグループ
から選択されるプロセスを含む（１）に記載の方法。 【００４４】（１０）前記酸素ガスは、アルゴンガス、
ヘリウムガス、およびフッ素含有ガスのうちの１つのあ
るいは複数の選択されたガスを含む（９）に記載の方
法。 【００４５】（１１）前記誘電体層（２５）は、シリコ
ン酸化物、アルミニウム酸化物、ジルコニウム酸化物、
イットリウム酸化物、シリコン窒化物、およびアルミニ
ウム窒化物からなるグループから選択される材料である
（１）に記載の方法。 【００４６】（１２）前記第１のポリマー層（１１）の
前記第１のエッチング速度は、前記第２のポリマー層
（１３）の前記第２のエッチング速度より少なくとも約
１０％速い（１）に記載の方法。 【００４７】（１３）前記第１のポリマー層（１１）
は、非光活性フォトレジスト材料および光活性ポリマー
材料からなるグループから選択される材料を含む（１）
に記載の方法。 【００４８】（１４）前記第２のポリマー層（１３）は
光活性ポリマー材料を含む（１）に記載の方法。
形成されるバイアの構造サイズがリソグラフィシステム
のリソグラフィ限界より小さい、リソグラフィサイズよ
りも小さいサイズ（以降、サブリソグラフィサイズ）の
バイアを形成する方法に関する。より具体的には、本発
明は、異なるエッチング速度を有する２つのポリマー層
を用いて、リソグラフィシステムのリソグラフィ限界よ
りも小さいサブリソグラフィ構造サイズを有するバイア
を形成する、サブリソグラフィサイズのバイアを形成す
る方法に関する。 【０００２】 【従来の技術】基板上に複数の構造をパターニングする
ための超小型電子回路の技術分野における標準的な方法
では、よく知られているフォトリソグラフィプロセスを
用いる。通常は、フォトレジストの層が基板材料上にコ
ーティングされ、その後、マスクを通して、フォトレジ
ストが光源で露光される。マスクは、フォトレジストに
転写されることになる、線および空間のようなパターニ
ングされた構造を含む。フォトレジストが露光された後
に、溶媒を用いて、フォトレジストに転写されたパター
ンが画定される。このプロセスによって生成されるパタ
ーンは通常は、フォトリソグラフィ用の位置合わせ手段
の最小分解能λより大きな線幅に制限され、それは結
局、フォトレジストを露光するために用いられる光源の
光の波長に制限される。現時点では、最新のフォトリソ
グラフィ用の位置合わせ手段は、１００ｎｍ程度の線幅
を印刷することができる。 【０００３】フォトレジスト内にパターニングされた構
造は、反応性イオンエッチング、イオンエッチング、プ
ラズマエッチング、あるいは化学エッチングのような既
知の半導体プロセスを用いて基板材料に転写される。標
準的な半導体処理方法を用いる場合、λの線幅あるいは
２λの周期を有する格子（すなわち、線−空間の配列）
を形成することができる。 【０００４】しかしながら、多くの応用形態では、可能
な限り細い線幅あるいは短い周期を有することが有利で
ある。線幅を細く、あるいは周期を短くすることは、性
能を高め、かつ／または回路の密度を高めることに繋が
る。それゆえ、超小型電子回路の分野では、フォトリソ
グラフィシステムの最小分解能を低減し、それによりパ
ターニングされる基板上の線幅を細く、あるいは周期を
短くすることが常に求められている。電子工業界は、よ
り高速で小型の電子装置に対する需要によって後押しさ
れるので、性能および／または密度の向上は著しい経済
的な利益をもたらすことができる。バイアは、最小分解
能λより小さな構造サイズ（すなわち、サブリソグラフ
ィ構造サイズ）を有することが望ましい応用形態の一例
にすぎない。 【０００５】 【発明が解決しようとする課題】それゆえ、本発明の目
的は、フォトリソグラフィシステムの最小分解能よりも
小さな構造サイズを有する、サブリソグラフィサイズの
バイアをつくる方法を提供することである。 【０００６】 【課題を解決するための手段】本発明のサブリソグラフ
ィサイズのバイアをつくる方法は、フォトリソグラフィ
システムの最小分解能よりも小さな構造サイズを求める
上記の要求を満たす。 【０００７】フォトリソグラフィシステムの最小分解能
によって課される構造サイズ限界は、下層上に第１のポ
リマー層を堆積し、その後、第１のポリマー層上に第２
のポリマー層を堆積することにより解決される。第１の
ポリマー層は光活性である必要はない。一方、第２のポ
リマー層は光活性であり、あるパターンで露光されるよ
うにしなければならない。第２のポリマー層はリソグラ
フィによってパターニングされ、その中に、第２のポリ
マー層をパターニングするために用いられるリソグラフ
ィシステムのリソグラフィ限界内の構造サイズを有する
エッチングマスクが画定される。第１のポリマー層のう
ちのエッチングマスクの下側に配置される部分を除い
て、第１のポリマー層の全ての部分を除去するためにエ
ッチングプロセスが用いられる。 【０００８】第１のポリマー層の残りの部分は第１のエ
ッチング速度を有し、第２のポリマー層（すなわちエッ
チングマスク）は第２のエッチング速度を有する。第１
のエッチング速度は、第１および第２のポリマー層が等
方性エッチングされる際に、第２のエッチング速度より
も速くなるように予め選択される。エッチングマスクお
よび第１のポリマー層は、第１のポリマー層がエッチン
グマスクよりも速い速度で概ね横方向に溶解するように
等方性エッチングされる。第１のポリマー層は、下層の
表面に沿って後退して下層上に露出された表面を画定
し、エッチングマスクに沿って後退して、エッチングマ
スク上にアンダーカット部分を画定する。等方性エッチ
ングは、第１のポリマー層がリソグラフィ限界未満のサ
ブリソグラフィ構造サイズに溶解するまで継続される。 【０００９】その後、露出された表面上と、アンダーカ
ット部分を除くエッチングマスクの概ね全ての部分の上
とに誘電体層が堆積される。誘電体層は、第１のポリマ
ー層に隣接して配置されるバイア側壁を形成する。エッ
チングマスクおよび第１のポリマー層は剥離プロセスに
よって除去され、サブリソグラフィ限界に概ね等しい最
小構造サイズを含む、サブリソグラフィサイズのバイア
が画定される。 【００１０】本発明の他の態様および利点は、以下に記
載される詳細な説明から明らかにされ、例として本発明
の原理を示す添付の図面とともに取り上げられる。 【００１１】 【発明の実施の形態】以下に記載される詳細な説明およ
びいくつかの図面において、類似の要素は類似の参照番
号で特定される。 【００１２】例示のための図面に示されるように、本発
明はサブリソグラフィサイズのバイアをつくる方法にお
いて具現化される。その方法は、下層の表面上に、第１
のエッチング速度を有する第１のポリマー層を堆積する
ことと、第１のポリマー層上に、第２のエッチング速度
を有する第２のポリマー層を堆積することとを含む。第
１および第２のポリマー層が等方性エッチングされる際
に、第１のエッチング速度は第２のエッチング速度より
も速くなるように予め選択される。第２のポリマー層は
フォトリソグラフィによってパターニングされ、第２の
ポリマー層内にエッチングマスクが画定される。エッチ
ングマスクは、第２のポリマー層をパターニングするた
めに用いられたリソグラフィシステムのリソグラフィ限
界内の構造サイズを有する。そのリソグラフィシステム
のリソグラフィ限界がλＬであるとすると、エッチング
マスクの構造サイズはλＬ以上である。 【００１３】第１のポリマー層が異方性エッチングさ
れ、エッチングマスクによって覆われていない第１のポ
リマー層の部分が溶解する。結果として、異方性エッチ
ング後に、第１のポリマー層およびエッチングマスク
は、下層から外側に延在する２重ポリマー積重層を形成
する。 【００１４】第１のポリマー層およびエッチングマスク
は、第１のポリマー層がエッチングマスクよりも速い速
度で概ね横方向に溶解するように等方性エッチングされ
る。たとえば、酸素含有プラズマ中のプラズマエッチン
グを用いて、ポリマーをエッチングすることができる。
第１のポリマー層は下層の表面に沿って後退し、下層上
に露出された表面を画定する。また第１のポリマー層は
エッチングマスクに沿って後退し、その上にアンダーカ
ット部分を画定する。等方性エッチングは、第１のポリ
マー層がリソグラフィ限界より小さいサブリソグラフィ
構造サイズに溶解するまで続けられる。基本的には、等
方性エッチング後に、エッチングマスクおよびサブリソ
グラフィ構造サイズの第１のポリマー層は、サブリソグ
ラフィ構造サイズの第１のポリマー層と、下層の露出さ
れた表面の一部との上を覆って広がる傘あるいはマッシ
ュルームに類似の構造体を形成する。 【００１５】下層の露出された部分の上と、アンダーカ
ット部分を除くエッチングマスクの概ね全ての部分との
上に誘電体層が堆積され、エッチングマスクの上面およ
び側面がその誘電体層によって概ね覆われるようにな
る。しかしながら、エッチングマスクの底面（すなわち
アンダーカット部分）は誘電体層によって覆われない。
さらに、露出された部分上に堆積される誘電体層は、第
１のポリマー層に隣接して配置されるバイア側壁を形成
する。 【００１６】エッチングマスクおよび第１のポリマー層
が剥離され、サブリソグラフィ構造サイズに概ね等しい
最小構造サイズを有する、サブリソグラフィサイズのバ
イアが画定される。 【００１７】図１では、基板１７が中にある下層１５を
支持する。下層１５の表面１４は、基板１７の上側表面
１２と同一平面をなすものとして示される。しかしなが
ら、下層１５および表面１４は互いに同一平面にある必
要はなく、下層１５は平坦でない表面をもつことができ
る。基板１７は、たとえばシリコン酸化物（ＳｉＯ２）
あるいはシリコン窒化物（Ｓｉ３Ｎ４）のような誘電体
材料からなる層とすることができる。下層１５は、下層
１５をパターニングするために用いられるリソグラフィ
システムの概ねリソグラフィ限界λＬ以上の構造サイズ
ＬＦを有する。たとえば、λＬ＝０．２０μｍである場
合には、ＬＦ≧λＬであり、ＬＦ≧０．２０μｍであ
る。下層１５および表面１４の場合に概ね平坦で、同一
平面をなす表面を有することが望ましい場合には、たと
えば、下層１５は化学機械平坦化（ＣＭＰ）あるいはダ
マシーンプロセスを含む超小型電子回路の分野において
よく知られている種々の方法によって形成することがで
きる。 【００１８】下層１５は図１に示されるように個別のセ
グメントにパターニングすることができるか、あるいは
下層１５は連続した層にすることができる（図８（ｂ）
の参照番号１５を参照）。いずれの場合でも、下層１５
は、概ねリソグラフィ限界λ Ｌ以上の構造サイズＬＦを
有する。 【００１９】下層１５は、導電性材料とすることができ
る。下層１５のために適した材料は、限定はしないが、
金属、すなわちアルミニウム（Ａｌ）、タングステン
（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）および銅
（Ｃｕ）を含む。 【００２０】図２では、下層１５の表面１４上に第１の
ポリマー層１１が堆積される。第１のポリマー層１１は
光活性である必要はない。第１のポリマー層１１は、等
方性エッチングされる際に第１のエッチング速度を有す
る。 【００２１】次に、第１のポリマー層１１上に第２のポ
リマー層１３が堆積される。第２のポリマー層１３は、
フォトリソグラフィによってパターニングできるように
光活性でなければならない。第２のポリマー層１３は、
等方性エッチングされる際に第２のエッチング速度を有
する。第１および第２のポリマー層（１１、１３）が等
方性エッチングされる際に、第１のエッチング速度は第
２のエッチング速度よりも速くなるように予め選択され
る。 【００２２】たとえば、第１のポリマー層１１の第１の
エッチング速度は、第２のポリマー層１３の第２のエッ
チング速度より少なくとも約１０．０％速くすることが
できる。別の例では、第１のポリマー層１１の第１のエ
ッチング速度は、第２のエッチング速度より約１０．０
％〜約２０．０％速くすることができる。すなわち、第
１および第２のポリマー層（１１、１３）が等方性エッ
チングされる際に、第１のポリマー層１１の横方向エッ
チング速度は、第２のポリマー層１３の横方向エッチン
グ速度よりも約１０．０％〜約２０．０％速くすること
ができる。上記の値は一例にすぎず、第１のエッチング
速度と第２のエッチング速度との間の相対的な差はそれ
らの値に限定されない。 【００２３】第１のポリマー層１１および第２のポリマ
ー層１３には光活性ポリマーを用いることができるが、
第１のポリマー層１１は必ずしも光活性材料である必要
はない。対照的に、第２のポリマー層１３は、たとえば
光活性フォトレジスト材料のような光活性材料でなけれ
ばならない。 【００２４】図３では、第２のポリマー層１３がフォト
リソグラフィによってパターニングされる。たとえば、
その上に、第２のポリマー層１３をパターニングするた
めに用いられるリソグラフィシステムのリソグラフィ限
界λＬ以上のマスク構造サイズＬＭを有する構造２３を
含むマスク２１が、光源（図示せず）からの光（３５、
３７）によって照明される。マスク構造サイズＬＭは、
構造サイズＬＦに概ね等しくすることができる。光の一
部３７は構造２３によって遮断されるが、光の別の部分
３５はマスク２１を通過して、第２のポリマー層１３を
露光する。光３５によって露光されない第２のポリマー
層１３の部分は、第２のポリマー層１３内にエッチング
マスクを画定する（図４（ａ）の参照番号１９を参
照）。逆に言うと、第２のポリマー層１３のための材料
は、光３５に露光される第２のポリマー層１３の部分が
エッチングマスク１９を画定するように選択されること
ができる。エッチングマスク１９は、エッチングマスク
１９をパターニングするために用いられるリソグラフィ
システムのリソグラフィ限界λＬ以内である構造サイズ
ＬＦを有する（すなわちＬＦ≧λＬ）。 【００２５】図４（ａ）では、第２のポリマー層１３は
通常はフォトレジスト現像液内で異方性エッチングさ
れ、エッチングマスク１９を除く第２のポリマー層１３
の全ての部分が溶解する。図４（ｂ）では、エッチング
マスク１９によって覆われない第１のポリマー層１１の
部分も溶解するまで、エッチングが続けられる。結果と
して、エッチングマスク１９および第１のポリマー層１
１は、下層１５から外側に延在する２重ポリマー積重層
２２を形成する。たとえば、現像液、溶媒あるいは反応
性イオンエッチングを用いて、第１および第２のポリマ
ー層（１１、１３）を異方性エッチングすることができ
る。 【００２６】図５では、第１のポリマー層１１およびエ
ッチングマスク１９が等方性エッチングされる。等方性
エッチングが進むにつれて、第１のポリマー層１１は、
エッチングマスク１９が概ね横方向ＲＬ２に同様に溶解
する速度よりも速い速度で概ね横方向ＲＬ１に溶解す
る。さらに、第１のポリマー層１１が溶解する際に、第
１のポリマー層１１は下層１５の表面１４に沿って後退
し、第１のポリマー層１１によって覆われない露出され
た部分Ｅが画定される。第１のポリマー層１１は、エッ
チングマスク１９に沿っても後退し、第１のポリマー層
１１では覆われないアンダーカット部分Ｕが表面上に画
定される。第１のポリマー層１１の後退の速度がエッチ
ングマスク１９の後退速度よりも速い結果として、第１
のポリマー層１１は構造サイズＬＦに対して細くなる。 【００２７】第１のポリマー層１１およびエッチングマ
スク１９は、限定はしないが、ウエットエッチング、プ
ラズマエッチング、および酸素（Ｏ２）ガスを含むプラ
ズマ内でのエッチングを含む等方性エッチングプロセス
を用いて、等方性エッチングされることができる。さら
に、酸素（Ｏ２）ガスとは個別に、あるいは酸素ガスと
ともに、限定はしないが、アルゴン（Ａｒ）ガス、ヘリ
ウム（Ｈｅ）ガスおよびフッ素（Ｆ）含有ガスを含む他
の気体を加えることができる。フッ素含有ガスは、限定
はしないが、ＣＦ４、ＣＨＦ３、Ｃ４Ｆ８、あるいはＳ
Ｆ６を含むことができる。 【００２８】図６では、第１のポリマー層１１が溶解し
て、構造サイズＬＦより小さいサブリソグラフィ構造サ
イズＳＦになるまで、等方性エッチングが続けられる。
第１のポリマー層１１およびエッチングマスク１９の第
１および第２のエッチング速度に差があるため、エッチ
ングマスク１９は距離Ｄ２だけ後退し、第１のポリマー
層１１は、Ｄ２よりも長い距離Ｄ１だけ後退する。例示
のために、Ｄ１およびＤ２はいずれも、等方性エッチン
グ前の第１のポリマー層１１およびエッチングマスク１
９の輪郭を表す、輪郭１９’（破線で示される）を基準
にして測定される。サブリソグラフィ構造サイズＳＦに
ついての最終的な値は応用形態に依存し、第１および第
２のポリマー層（１１、１３）のために選択される材
料、ならびに等方性エッチングプロセスのために選択さ
れる条件および材料を含む、多数の要因によって変化し
得る。サブリソグラフィ構造サイズＳＦについての最終
的な値は、所定の最小値以上になるように選択されなけ
ればならない。その最小値では、エッチングマスク１９
の大きさ、あるいはエッチングマスク１９と誘電体層２
５（図７（ａ）および図７（ｂ）を参照）とを組み合わ
せた大きさを要因として、第１のポリマー層１１が破壊
あるいは崩落することになる。たとえば、サブリソグラ
フィ構造サイズＳＦは、約０．４０〜約０．８０倍の範
囲だけ、構造サイズＬＦあるいはリソグラフィ限界λＬ
よりも小さくすることができる。たとえば、ＬＦ＝λＬ
＝０．１２μｍで、０．５０倍だけ小さいとすると、Ｓ
Ｆ＝０．５０×０．１２μｍ＝０．０６０μｍである。 【００２９】図７（ａ）では、下層１５の露出された部
分Ｅの上と、エッチングマスク１９の概ね全ての部分の
上とに誘電体層２５が堆積される。しかしながら、誘電
体層２５はエッチングマスク１９のアンダーカット部分
Ｕを覆わない。誘電体層２５は、第１のポリマー層１１
に隣接して配置されるバイア側壁２７を形成する。誘電
体層２５は、限定はしないが、たとえばシリコン酸化物
（ＳｉＯ２）、アルミニウム酸化物（Ａｌ２Ｏ３）、ジ
ルコニウム酸化物（ＺｒＯ２）、イットリウム酸化物
（Ｙ２Ｏ３）、シリコン窒化物（Ｓｉ３Ｎｘ）およびア
ルミニウム窒化物（ＡｌＮ）を含む材料から形成される
ことができる。 【００３０】図７（ｂ）では、誘電体層２５はエッチン
グマスク１９の上側表面３１および側面３３を覆うが、
誘電体層２５はエッチングマスク１９の底面３９を覆わ
ない。底面３９は、アンダーカット部分Ｕに相当する。
誘電体層２５は、化学気相成長（ＣＶＤ）あるいは物理
気相成長（ＰＶＤ）を用いて堆積させることができる。
ＰＶＤの例にはスパッタリングあるいは熱蒸着がある。
第１および第２のポリマー層（１１、１３）のために選
択される材料が高温堆積プロセス下で劣化し得るポリマ
ーである場合には、堆積プロセスは低温プロセスである
ことが好ましい。高温で劣化し得るポリマーの例にはフ
ォトレジスト材料がある。したがって、誘電体層２５を
堆積するために選択される温度は、第１および第２のポ
リマー層（１１、１３）を損傷あるいは破壊することに
なる温度限界を超えないようにすべきである。 【００３１】図８（ａ）では、第１のポリマー層１１お
よびエッチングマスク１９が下層１５の表面１４から剥
離され、サブリソグラフィ構造サイズＳＦに概ね等しい
最小構造サイズを有するバイア３１が画定される。すな
わち、バイア３１はサブリソグラフィ構造サイズを有す
る。たとえば、第１のポリマー層１１およびエッチング
マスク１９の剥離は、第１のポリマー層１１のために使
用される材料を溶解する溶媒を用いて、あるいは第１の
ポリマー層１１およびエッチングマスク１９を溶解する
溶媒を用いて達成することができる。バイア３１は、表
面１４に一致する底面２９と、底面２９から外側に延在
する側壁表面２７とを有する。 【００３２】上記のように、下層１５には図８（ｂ）に
示されるような連続した層を用いることができ、その場
合には、複数のサブリソグラフィサイズのバイア３１が
下層１５上に形成される。図８（ａ）および図８（ｂ）
では、下層１５は、実質リソグラフィ限界λＬ以上であ
る構造サイズＬＦを有する。リソグラフィ限界λＬの実
際の値は応用形態に依存し、たとえば、用いられるフォ
トリソグラフィシステムおよび用いられる光の波長を含
む複数の要因に基づくことができる。本発明の一実施形
態では、リソグラフィ限界λＬは、約０．１０μｍ以上
にすることができる。 【００３３】上記のように、サブリソグラフィ構造サイ
ズＳＦの実際の値も応用形態に依存し、第１のポリマー
層１１のための材料、および等方性エッチングプロセス
のためのエッチング時間を含む複数の要因に基づくこと
ができる。本発明の別の実施形態では、サブリソグラフ
ィ構造サイズＳＦは約０．０６μｍ未満にすることがで
きる。 【００３４】本発明のいくつかの実施形態が開示および
例示されてきたが、本発明は、そのような記載および図
示された特定の形態あるいは部品の構成に限定されな
い。本発明は特許請求の範囲によってのみ限定され、例
として次の実施形態を含む。 【００３５】（１）サブリソグラフィサイズのバイア
（３１）をつくる方法であって、下層（１５）の表面
（１４）上に、第１のエッチング速度を有する第１のポ
リマー層（１１）を堆積することと、前記第１のポリマ
ー層（１１）上に、光活性であり第２のエッチング速度
を有する第２のポリマー層（１３）を堆積し、前記第１
および前記第２のポリマー層（１１、１３）が等方性エ
ッチングされる際に、前記第１のエッチング速度が予め
選択され前記第２のエッチング速度よりも速くなるよう
にすることと、前記第２のポリマー層（１３）をパター
ニングし、前記パターニングに用いられるリソグラフィ
システムのリソグラフィ限界（λＬ）以内である構造サ
イズを有するエッチングマスク（１９）をその中に画定
することと、前記第１のポリマー層（１１）を異方性エ
ッチングし、前記エッチングマスク（１９）によって覆
われない前記第１のポリマー層（１１）の全ての部分を
除去することと、前記第１のポリマー層（１１）が前記
エッチングマスク（１９）よりも速い速度で実質的に横
方向（ＲＬ１）に溶解するように、前記第１のポリマー
層（１１）と前記エッチングマスク（１９）とを等方性
エッチングし、前記第１のポリマー層（１１）は、前記
下層（１５）の前記表面（１４）に沿って後退して露出
された表面（Ｅ）を画定し、前記エッチングマスク（１
９）に沿って後退してその上にアンダーカット部分
（Ｕ）を画定し、該エッチングを、前記第１のポリマー
層（１１）が前記リソグラフィ限界（λＬ）より小さい
サブリソグラフィ構造サイズ（ＳＦ）に溶解するまで続
けることと、前記下層（１５）の前記露出された表面
（Ｅ）上と、前記アンダーカット部分（Ｕ）を除く前記
エッチングマスク（１９）の実質的に全ての部分の上と
に誘電体層（２５）を堆積し、前記誘電体層（２５）が
前記第１のポリマー層（１１）に隣接して配置されるバ
イア側壁（２７）を形成することと、前記第１のポリマ
ー層（１１）と前記エッチングマスク（１９）とを剥離
し、前記サブリソグラフィ構造サイズ（ＳＦ）に概ね等
しい最小構造サイズを有するバイア（３１）を画定する
ことと、を含む方法。 【００３６】（２）前記下層（１５）は導電性材料であ
る、（１）に記載の方法。 【００３７】（３）前記導電性材料は、金属、すなわち
アルミニウム、タングステン、タンタル、モリブデン、
および銅からなるグループから選択される材料である、
（２）に記載の方法。 【００３８】（４）前記リソグラフィ限界（λＬ）は約
０．１０μｍ以上である（１）に記載の方法。 【００３９】（５）前記サブリソグラフィ構造サイズ
（ＳＦ）は約０．０６μｍ未満である（１）に記載の方
法。 【００４０】（６）前記サブリソグラフィ構造サイズ
（ＳＦ）は、約０．４０倍ないし約０．８０倍の範囲だ
け、前記リソグラフィ限界（λＬ）より小さい（１）に
記載の方法。 【００４１】（７）前記誘電体層（２５）は、化学気相
成長、物理気相成長、スパッタリングおよび熱蒸着から
なるグループから選択される方法を用いて堆積される
（１）に記載の方法。 【００４２】（８）前記剥離ステップは、溶媒内で前記
第１のポリマー層（１１）および前記エッチングマスク
（１９）を溶解することを含む（１）に記載の方法。 【００４３】（９）前記等方性エッチングステップは、
ウエットエッチング、プラズマエッチング、および酸素
ガスを含むプラズマ内でのエッチングからなるグループ
から選択されるプロセスを含む（１）に記載の方法。 【００４４】（１０）前記酸素ガスは、アルゴンガス、
ヘリウムガス、およびフッ素含有ガスのうちの１つのあ
るいは複数の選択されたガスを含む（９）に記載の方
法。 【００４５】（１１）前記誘電体層（２５）は、シリコ
ン酸化物、アルミニウム酸化物、ジルコニウム酸化物、
イットリウム酸化物、シリコン窒化物、およびアルミニ
ウム窒化物からなるグループから選択される材料である
（１）に記載の方法。 【００４６】（１２）前記第１のポリマー層（１１）の
前記第１のエッチング速度は、前記第２のポリマー層
（１３）の前記第２のエッチング速度より少なくとも約
１０％速い（１）に記載の方法。 【００４７】（１３）前記第１のポリマー層（１１）
は、非光活性フォトレジスト材料および光活性ポリマー
材料からなるグループから選択される材料を含む（１）
に記載の方法。 【００４８】（１４）前記第２のポリマー層（１３）は
光活性ポリマー材料を含む（１）に記載の方法。
【図面の簡単な説明】
【図１】本発明による下層の断面図。
【図２】本発明による、第１のポリマー層と、その上に
堆積された第２のポリマー層とを示す断面図。 【図３】本発明による、第２のポリマー層をパターニン
グして、その中にエッチングマスクを画定することに関
する断面図。 【図４】本発明による、第１のポリマー層がエッチング
マスクの下側に配置される断面図。 【図５】本発明による、第１のポリマー層とエッチング
マスクとの等方性エッチング断面図。 【図６】本発明による、第１のポリマー層とエッチング
マスクとの等方性エッチング断面図である。 【図７】本発明による、エッチングマスク上と露出され
た部分上とに堆積される誘電体層の断面図。 【図８】本発明によるサブリソグラフィサイズのバイア
の断面図。
堆積された第２のポリマー層とを示す断面図。 【図３】本発明による、第２のポリマー層をパターニン
グして、その中にエッチングマスクを画定することに関
する断面図。 【図４】本発明による、第１のポリマー層がエッチング
マスクの下側に配置される断面図。 【図５】本発明による、第１のポリマー層とエッチング
マスクとの等方性エッチング断面図。 【図６】本発明による、第１のポリマー層とエッチング
マスクとの等方性エッチング断面図である。 【図７】本発明による、エッチングマスク上と露出され
た部分上とに堆積される誘電体層の断面図。 【図８】本発明によるサブリソグラフィサイズのバイア
の断面図。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 トーマス・シー・アンソニー
アメリカ合衆国94087カリフォルニア州サ
ニーベール、ピメント・アヴェニュー
1161
(72)発明者 ラン・ティー・トラン
アメリカ合衆国95070カリフォルニア州サ
ラトガ、ウッドブリー・コート 5085
Ｆターム(参考） 5F033 KK08 KK11 KK18 KK19 KK20
QQ01 QQ37 QQ42 RR03 RR04
RR05 RR06 SS08 SS10 SS11
XX03
5F046 NA01 NA15 NA17 NA18
Claims (1)
- 【特許請求の範囲】 【請求項１】サブリソグラフィサイズのバイアをつくる
方法であって、 下層の表面上に、第１のエッチング速度を有する第１の
ポリマー層を堆積することと、 前記第１のポリマー層上に、光活性であり第２のエッチ
ング速度を有する第２のポリマー層を堆積し、前記第１
および前記第２のポリマー層が等方性エッチングされる
際に、前記第１のエッチング速度が予め選択され前記第
２のエッチング速度よりも速くなるようにすることと、 前記第２のポリマー層をパターニングし、前記パターニ
ングに用いられるリソグラフィシステムのリソグラフィ
限界以内である構造サイズを有するエッチングマスクを
その中に画定することと、 前記第１のポリマー層を異方性エッチングし、前記エッ
チングマスクによって覆われない前記第１のポリマー層
の全ての部分を除去することと、 前記第１のポリマー層が前記エッチングマスクよりも速
い速度で実質的に横方向に溶解するように、前記第１の
ポリマー層と前記エッチングマスクとを等方性エッチン
グし、前記第１のポリマー層は、前記下層の前記表面に
沿って後退して露出された表面を画定し、前記エッチン
グマスクに沿って後退してその上にアンダーカット部分
を画定し、該エッチングを、前記第１のポリマー層が前
記リソグラフィ限界より小さいサブリソグラフィ構造サ
イズに溶解するまで続けることと、 前記下層の前記露出された表面上と、前記アンダーカッ
ト部分を除く前記エッチングマスクの実質的に全ての部
分の上とに誘電体層を堆積し、前記誘電体層が前記第１
のポリマー層に隣接して配置されるバイア側壁を形成す
ることと、 前記第１のポリマー層と前記エッチングマスクとを剥離
し、前記サブリソグラフィ構造サイズに概ね等しい最小
構造サイズを有するバイアを画定することと、を含む方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/133,605 US6673714B2 (en) | 2002-04-25 | 2002-04-25 | Method of fabricating a sub-lithographic sized via |
| US10/133,605 | 2002-04-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003338458A true JP2003338458A (ja) | 2003-11-28 |
| JP2003338458A5 JP2003338458A5 (ja) | 2005-08-04 |
Family
ID=29215620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003101055A Pending JP2003338458A (ja) | 2002-04-25 | 2003-04-04 | サブリソグラフィサイズのバイアをつくる方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6673714B2 (ja) |
| EP (1) | EP1359609B1 (ja) |
| JP (1) | JP2003338458A (ja) |
| CN (1) | CN1453640A (ja) |
| DE (1) | DE60301295T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100715051B1 (ko) | 2005-02-24 | 2007-05-04 | 인피니언 테크놀로지스 아게 | 서브리소그래픽 구조물 생성 방법 |
| JP2011249648A (ja) * | 2010-05-28 | 2011-12-08 | Toshiba Corp | パターン形成方法 |
| US11175582B2 (en) | 2015-12-30 | 2021-11-16 | Fujifilm Electronic Materials U.S.A., Inc. | Photosensitive stacked structure |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6916511B2 (en) * | 2002-10-24 | 2005-07-12 | Hewlett-Packard Development Company, L.P. | Method of hardening a nano-imprinting stamp |
| US7384727B2 (en) * | 2003-06-26 | 2008-06-10 | Micron Technology, Inc. | Semiconductor processing patterning methods |
| US6969677B2 (en) * | 2003-10-20 | 2005-11-29 | Micron Technology, Inc. | Methods of forming conductive metal silicides by reaction of metal with silicon |
| US7026243B2 (en) * | 2003-10-20 | 2006-04-11 | Micron Technology, Inc. | Methods of forming conductive material silicides by reaction of metal with silicon |
| US7060625B2 (en) * | 2004-01-27 | 2006-06-13 | Hewlett-Packard Development Company, L.P. | Imprint stamp |
| US7462292B2 (en) * | 2004-01-27 | 2008-12-09 | Hewlett-Packard Development Company, L.P. | Silicon carbide imprint stamp |
| US7153769B2 (en) * | 2004-04-08 | 2006-12-26 | Micron Technology, Inc. | Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon |
| US7241705B2 (en) * | 2004-09-01 | 2007-07-10 | Micron Technology, Inc. | Methods of forming conductive contacts to source/drain regions and methods of forming local interconnects |
| KR100869359B1 (ko) * | 2006-09-28 | 2008-11-19 | 주식회사 하이닉스반도체 | 반도체 소자의 리세스 게이트 제조 방법 |
| JP5960154B2 (ja) * | 2010-12-08 | 2016-08-02 | エーエスエムエル ホールディング エヌ．ブイ． | 静電クランプ、リソグラフィ装置、および静電クランプの製造方法 |
| CN109065445B (zh) * | 2018-07-13 | 2020-10-09 | 上海华力集成电路制造有限公司 | 金属栅极结构的制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130575A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
| JPS6229175A (ja) * | 1985-07-29 | 1987-02-07 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果型トランジスタの製造方法 |
| US4670090A (en) * | 1986-01-23 | 1987-06-02 | Rockwell International Corporation | Method for producing a field effect transistor |
| DE3685495D1 (de) * | 1986-07-11 | 1992-07-02 | Ibm | Verfahren zur herstellung einer unteraetzten maskenkontur. |
| US4711701A (en) * | 1986-09-16 | 1987-12-08 | Texas Instruments Incorporated | Self-aligned transistor method |
| US4808545A (en) * | 1987-04-20 | 1989-02-28 | International Business Machines Corporation | High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process |
| EP0338102B1 (de) * | 1988-04-19 | 1993-03-10 | International Business Machines Corporation | Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten |
| KR910005400B1 (ko) * | 1988-09-05 | 1991-07-29 | 재단법인 한국전자통신연구소 | 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법 |
| JPH06267843A (ja) * | 1993-03-10 | 1994-09-22 | Hitachi Ltd | パターン形成方法 |
| KR0146246B1 (ko) * | 1994-09-26 | 1998-11-02 | 김주용 | 반도체 소자 콘택 제조방법 |
| US5976920A (en) * | 1996-07-22 | 1999-11-02 | The United States Of America As Represented By The Secretary Of The Air Force | Single layer integrated metal process for high electron mobility transistor (HEMT) and pseudomorphic high electron mobility transistor (PHEMT) |
| US6036875A (en) * | 1997-02-20 | 2000-03-14 | Advanced Micro Devices, Inc. | Method for manufacturing a semiconductor device with ultra-fine line geometry |
-
2002
- 2002-04-25 US US10/133,605 patent/US6673714B2/en not_active Expired - Lifetime
-
2003
- 2003-04-04 JP JP2003101055A patent/JP2003338458A/ja active Pending
- 2003-04-22 DE DE60301295T patent/DE60301295T2/de not_active Expired - Lifetime
- 2003-04-22 EP EP03252512A patent/EP1359609B1/en not_active Expired - Lifetime
- 2003-04-25 CN CN03122426A patent/CN1453640A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100715051B1 (ko) | 2005-02-24 | 2007-05-04 | 인피니언 테크놀로지스 아게 | 서브리소그래픽 구조물 생성 방법 |
| JP2011249648A (ja) * | 2010-05-28 | 2011-12-08 | Toshiba Corp | パターン形成方法 |
| US11175582B2 (en) | 2015-12-30 | 2021-11-16 | Fujifilm Electronic Materials U.S.A., Inc. | Photosensitive stacked structure |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1359609B1 (en) | 2005-08-17 |
| EP1359609A2 (en) | 2003-11-05 |
| CN1453640A (zh) | 2003-11-05 |
| EP1359609A3 (en) | 2004-03-31 |
| DE60301295D1 (de) | 2005-09-22 |
| DE60301295T2 (de) | 2006-08-10 |
| US6673714B2 (en) | 2004-01-06 |
| US20030211729A1 (en) | 2003-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102239540B (zh) | 制造衬底的方法 | |
| KR100491199B1 (ko) | 반도체 웨이퍼 에칭에 의한 집적 회로 | |
| CN102239539B (zh) | 制造衬底的方法 | |
| JP2003338458A (ja) | サブリソグラフィサイズのバイアをつくる方法 | |
| US5618383A (en) | Narrow lateral dimensioned microelectronic structures and method of forming the same | |
| CN102239541B (zh) | 制造衬底的方法 | |
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| AU2017429631C1 (en) | Fabricating a device using a multilayer stack | |
| JP2003338458A5 (ja) | ||
| US20040159629A1 (en) | MEM device processing with multiple material sacrificial layers | |
| US7709949B2 (en) | Densely packed metal segments patterned in a semiconductor die | |
| US11410852B2 (en) | Protective layers and methods of formation during plasma etching processes | |
| JPH1064910A (ja) | 基板上に金属パターンを形成する方法 | |
| US7132364B2 (en) | Method for forming metal interconnect of semiconductor device | |
| JP2778127B2 (ja) | 半導体装置の製造方法 | |
| JP2998164B2 (ja) | 半導体装置の製造方法 | |
| US20020102500A1 (en) | Method for raising etching selectivity of oxide to photoresist | |
| JP2009141141A (ja) | 金属パターンの形成方法 | |
| KR0174945B1 (ko) | 메탈층 패턴 형성 방법 | |
| KR20030091452A (ko) | 피팅 현상을 방지하는 패턴 형성 방법 | |
| JPH08124907A (ja) | 半導体装置の製造方法 | |
| JPH07283216A (ja) | Ａｌ系金属配線構造およびそのパターニング方法 | |
| JP2006011129A (ja) | 微細構造を有する光学素子の製造方法。 | |
| KR20060009166A (ko) | 하드마스크 패턴의 제조 방법 | |
| JPH09162187A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050106 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080805 |