JPH11289010A - 多層配線の形成方法 - Google Patents

多層配線の形成方法

Info

Publication number
JPH11289010A
JPH11289010A JP10089054A JP8905498A JPH11289010A JP H11289010 A JPH11289010 A JP H11289010A JP 10089054 A JP10089054 A JP 10089054A JP 8905498 A JP8905498 A JP 8905498A JP H11289010 A JPH11289010 A JP H11289010A
Authority
JP
Japan
Prior art keywords
forming
pattern
resist film
groove
connection hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10089054A
Other languages
English (en)
Inventor
Ichiro Kagami
一郎 鏡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10089054A priority Critical patent/JPH11289010A/ja
Publication of JPH11289010A publication Critical patent/JPH11289010A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】1回のリソグラフィー工程により、接続孔パタ
ーンと溝パターンとを同時に形成することにより、合わ
せずれの発生を防止して、微細な多層配線を形成する方
法を提供する。 【解決手段】基板上に設けた第1の配線層を覆うように
第1の絶縁膜を形成する工程と、該絶縁膜上にレジスト
膜を成膜する工程と、前記レジスト膜に所定のパターニ
ングを行う工程と、前記絶縁膜に溝および接続孔を形成
する工程と、該接続孔内に導電体を埋め込むことにより
接続プラグを形成する工程と、及び前記溝内に導電体を
埋め込むことにより第2の配線層を形成する工程とを有
する多層配線の形成方法において、前記レジスト膜に所
定のパターニングを行う工程は、前記レジスト膜の接続
孔を形成するためのパターンと溝を形成するためのパタ
ーンとを異なる露光量により露光、現像することによ
り、接続孔を形成するためのパターン及び溝を形成する
ためのパターンとを同時に形成する工程であることを特
徴とする多層配線の形成方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
多層配線の形成方法に関する。
【0002】
【従来の技術】近年の半導体集積回路の集積規模の拡大
に伴い、半導体基板に形成される能動素子等の素子の大
きさはますます微細化が図られている。これに伴い、こ
れら素子間を連結する配線も微細化を進めなければなら
ないが、微細化に伴う素子性能の向上にも係わらず、電
流密度等の制約から微細化に対応して細線化を図るのが
難しく、その信頼性の確保と低抵抗化が課題となってい
る。そして、この問題を克服する手段として、複数の配
線層を形成して能動素子間を連結する所謂多層配線構造
が採用されている。
【0003】従来、かかる多層配線構造においては、二
つの配線層間で導通をとるための接続孔(ヴィアホー
ル)に充填する材料としてはタングステンが、又配線材
料としてはアルミニウムが主に用いられてきた。
【0004】しかしながら、アルミニウム単体を配線材
料として使用する場合には、アルミニウム原子の質量が
比較的小さいため、高い密度の電流が流れる配線部分で
は多数の電子の衝突によるアルミニウム原子の衝突が起
こり、長時間使用する配線の一部が欠落して、やがては
断線に至る、所謂エレクトロマイグレーション破壊を発
生することから、高い密度で電流を流すことはできない
という問題がある。
【0005】又、アルミニウムを母体として、アルミニ
ウムよりも質量の大きい、例えば、銅を0.5%程度含
むアルミニウム系金属を用いた場合には、反応性イオン
エッチングの過程で反応しない銅が残渣となって残り易
い為、微細加工が困難となる。さらに、アルミニウムの
結晶粒界に均一に且つ高濃度に銅を分散させることが難
しく、銅を0.5%以上添加することは困難となってい
る。
【0006】一方、タングステンを材料として形成する
方法も考えられるが、この方法は微細な接続孔への充填
が可能であるが、層間絶縁膜上に堆積されたタングステ
ンを除去した後、配線となるアルミニウム系金属を堆積
させる工程がさらに必要となる。そのため、配線層の形
成工程が長くなり、ターンアラウンドタイムの増加、及
び制作されたLSIの価格が上昇するという問題があ
る。
【0007】また、0.18μm世代の多層配線構造の
半導体集積回路の配線間の接続方法として用いる場合に
は、接続孔の径は0.2μm、アスペクト比は3程度と
なるため、微細で隙間なくタングステンを充填する為に
は、接続孔の側壁に傾斜をもたせる必要が生じる。これ
は、接続孔の径が大きくなることになるので、微細化の
障害となる。
【0008】従って、0.18μmルール以下の世代の
半導体集積回路では、アルミニウム系やタングステンと
いった材料では、所望の配線性能を満足することが困難
である。
【0009】そこで、エレクトロマイグレーション耐性
に優れた銅、銅系合金等の材料を用いる方法が提案され
ている。銅の化合物は一般に蒸気圧の低いものが多いの
で、通常の反応性イオンエッチングによって加工するこ
とは難しく、金属のCMP(Chemical Mec
hanical Polishing)技術を駆使し、
埋め込み配線として、初期には下層の配線からの接続プ
ラグを形成した後、配線部分のみを銅等で埋め込む方法
が、最近では、配線層間の接続も銅によって形成する、
所謂、デュアルダマシン法(Dual Damasce
ne法、Carter W. Kaante et a
l.,VMIC Conference(1991)p
144)が提案されている。
【0010】以下、図9〜図11を用いて、このデュア
ルダマシン法について説明する。先ず、図9(a)に示
すように、図示しない能動素子等が形成された半導体基
板301上に、第1の絶縁膜302を形成し、さらにこ
の絶縁膜302上に第1の配線層303を形成する。次
いで、該第1の配線層303を覆うように第2の絶縁膜
304を形成する。該絶縁膜304の膜厚は第1配線層
間容量が問題とならない程度の厚さ、例えば、0.6μ
m程度として、その表面は、CMP法のような平坦化技
術によって平坦化される。
【0011】次いで、例えば、CVD(Chemica
l Vapour Deposition)法によっ
て、前記絶縁膜304上にエッチング停止膜305を形
成し、さらにその上層に配線間絶縁膜306を形成す
る。
【0012】次に、図9(b)に示すように、通常の塗
布技術によって、上記配線間絶縁膜306上にレジスト
膜307を形成し、その後、図10(c)に示すよう
に、フォトリソグラフィーの技術によって、配線を形成
すべき領域上のレジスト膜307に開口部308及び3
09を形成する。そして、このレジスト膜307をエッ
チングマスクに用いるエッチングによって、配線の高さ
として必要とされる、例えば、0.6μmの深さの溝を
前記配線間絶縁膜306に形成する。このエッチング
は、エッチング停止絶縁膜305によって停止される。
【0013】次いで、図10(d)に示すように、上記
レジスト膜307を除去した後、再びレジスト膜310
を塗布することによって形成し、フォトリソグラフィー
技術によって第1配線と接続をとるべき箇所に接続孔を
形成する。そして、このレジスト膜310をエッチング
マスクとしたエッチングによって第1配線膜303が露
出するまで、エッチング停止絶縁膜305及び層間絶縁
膜304をエッチングして、接続孔を形成する。
【0014】次に、図11(e)に示すように、レジス
ト膜310を除去した後、CVD法によって、配線とな
るべき銅311を層間絶縁膜304から配線間絶縁膜3
06の厚さを超える厚さに、例えば、1.5μmの厚さ
に堆積する。その後、金属を研磨するのに適した条件で
のCMP技術によって、溝の内部及び接続孔の内部に形
成されている以外の銅を研磨することによって除去す
る。その結果、図11(f)に示すように、接続孔の内
部に接続プラグ部312を形成するとともに、溝の内部
に配線313を形成する。
【0015】尚、上記従来例では、先ず配線を形成すべ
き溝309を形成し、その後接続プラグ部をエッチング
して形成する例を示したが、その逆の順序で形成するこ
とも可能である。
【0016】
【発明が解決しようとする課題】上記従来のデュアルダ
マシン法では、先に形成した配線溝に重ねて接続孔を形
成する(又は先に形成した接続孔に重ねて配線溝を形成
する)ため、段差上にレジストパターンを形成するリソ
グラフィー工程を行わなければならない。
【0017】そのため、レジストパターンは、段差部で
の光の反射等によって、パターンの変形を生じ易く、微
細化の障害となる。さらに、エッチングによって溝を形
成した後、リソグラフィー工程を経て再びエッチングに
より接続孔を形成することになり、2度のリソグラフィ
ー工程と2度のエッチング工程が必要となる。
【0018】即ち、2度のリソグラフィー工程を経るこ
とにより、溝と接続孔の合わせずれが発生する。例え
ば、図12に示すように、レジスト膜310上にレジス
ト開口部を形成するリソグラフィー工程において、溝3
14に対して、レジスト開口部315が合わせずれaを
生じた場合には、その後、上記レジスト膜310をマス
クにしたエッチングによって、上記レジスト開口部31
5を転写する状態に形成される接続孔316は、溝31
4に対して,aだけずれた状態で形成されることにな
る。
【0019】このことは、図12に示すように、溝31
4に対して接続孔316がaだけずれた位置に形成され
ることを意味する。そのため、この接続孔316に形成
される接続プラグと、接続孔316がずれた側に隣接す
る配線パターン317との間隔bは、ずれた分だけ設計
値よりも狭くなる。そこで、所定の配線間隔を確保する
ように配線を形成するためには、予め合わせずれaの分
を考慮し、配線同士の間隔を、+a分だけ広く設計しな
ければならず、このことは微細化にとって障害となって
いる。
【0020】本発明は以上の事柄に鑑みてなされたもの
であり、1回のリソグラフィー工程により、接続孔パタ
ーンと溝パターンとを同時に形成することにより、上記
合わせずれの発生を防止して、微細な多層配線を形成す
る方法を提供することを目的とする。
【0021】
【課題を解決するための手段】本発明は、上記課題を達
成すべく、基板上に設けた第1の配線層を覆うように第
1の絶縁膜を形成する工程と、該絶縁膜上にレジスト膜
を成膜する工程と、前記レジスト膜に所定のパターニン
グを行う工程と、前記絶縁膜に溝および接続孔を形成す
る工程と、該接続孔内に導電体を埋め込むことにより接
続プラグを形成する工程と、および前記溝内に導電体を
埋め込むことにより第2の配線層を形成する工程とを有
する多層配線の形成方法であって、前記レジスト膜に所
定のパターニングを行う工程は、前記レジスト膜の接続
孔を形成するためのパターンと溝を形成するためのパタ
ーンとを異なる露光量により露光、現像することによ
り、接続孔を形成するためのパターン及び溝を形成する
ためのパターンを形成する工程であることを特徴とする
多層配線の形成方法を提供する。
【0022】前記本発明において、前記レジスト膜に所
定のパターニングを行う工程は、露光源として、光、電
子線またはX線を用い、前記レジスト膜の接続孔を形成
するためのパターンと溝を形成するためのパターンとを
異なる露光量により露光、現像することにより、接続孔
を形成するためのパターン及び溝を形成するためのパタ
ーンを形成する工程であるのが好ましい。
【0023】前記レジスト膜に所定のパターニングを行
う工程は、前記レジスト膜上に位相シフトマスクを付加
して、前記レジスト膜の接続孔を形成するためのパター
ンと溝を形成するためのパターンとを異なる露光量によ
り露光、現像することにより、接続孔を形成するための
パターン及び溝を形成するためのパターンを形成する工
程であるのがより好ましい。
【0024】さらに、前記本発明においては、前記レジ
スト膜に所定のパターニングを行う工程は、前記レジス
ト膜上に位相シフトマスクを付加して、前記レジスト膜
の接続孔を形成するためのパターン部の露光量を溝を形
成するためのパターン部の露光量よりも多くなるように
露光、現像することにより、接続孔を形成するためのパ
ターン及び溝を形成するためのパターンを形成する工程
であるのがより好ましい。
【0025】また、前記本発明において、前記基板は本
発明の所期の効果が達成される基板であれば特に制限さ
れないが、好ましくは半導体基板、より好ましくはシリ
コン半導体基板(n型若しくはp型)である。
【0026】また、前記導電体は、銅または銅を主成分
とする金属からなるのが好ましく、前記溝内に導電体を
埋め込むことにより第2の配線層を形成する工程は、前
記導電体を全面に堆積させた後、化学的機械研磨(Ch
emical Mechanical Polishi
ng)により第2の配線層を形成する工程であるのが好
ましい。
【0027】前記レジスト膜に所定のパターニングを行
う工程は、露光源として、光、電子線またはX線を用
い、前記レジスト膜上に位相シフトマスクを付加して、
前記レジスト膜の接続孔を形成するためのパターンと溝
を形成するためのパターンとを異なる露光量により露
光、現像することにより、接続孔を形成するためのパタ
ーンと溝を形成するためのパターンとを同時に形成する
工程であるのがより好ましい。
【0028】前記位相シストマスクとしては、ハーフト
ーン位相シフトマスクまたはレベンソン位相シフトマス
クを挙げることができる。
【0029】また、本発明は、基板上に設けた第1の配
線層を覆うように第1の絶縁膜を形成する工程と、該絶
縁膜上にレジスト膜を成膜する工程と、前記レジスト膜
の接続孔を形成するためのパターンと溝を形成するため
のパターンとを異なる露光量により露光する工程と、前
記パターニングされたレジスト膜をシリル化する工程
と、前記絶縁膜に溝および接続孔を形成する工程と、該
接続孔内に導電体を埋め込むことにより接続プラグを形
成する工程と、及び前記溝内に導電体を埋め込むことに
より第2の配線層を形成する工程とを有する多層配線の
形成方法を提供する。
【0030】前記本発明においては、前記レジスト膜に
所定のパターニングを行う工程は、前記レジスト膜上に
位相シフトマスクを付加して、前記レジスト膜の接続孔
を形成するためのパターンと溝を形成するためのパター
ンとを異なる露光量により露光、現像することにより、
接続孔を形成するためのパターン及び溝を形成するため
のパターンを形成、より好ましくは同時に形成するのが
好ましい。
【0031】前記シリル化剤としては、ヘキサメチルジ
シラザン、テトラメチルジシラザン、ジメチルシリルジ
エチルアミン、ジエチルアミノトリメチルシラン、ジメ
チルアミノトリメチルシラン、ジメチルシリルジメチル
アミン、ヘキサメチルシクロトリシラザン、ビスジメチ
ルアミノジメチルシランおよびビスジメチルアミノメチ
ルシラン等を挙げることができる。
【0032】本発明の多層配線の形成方法によれば、従
来2回の露光により行ってきたデュアルダマシンプロセ
スを1回のみの露光で可能となり、工程数を削減するこ
とができる。さらに、接続孔パターンと溝パターンがセ
ルフアラインメント可能となり、微細構造の多層配線の
形成が可能となる。従って、本発明は多層配線構造を有
する半導体装置の製造に好ましく適用することができ
る。
【0033】
【発明の実施の形態】以下、本発明を更に詳細に説明す
る。第1実施形態
【0034】本発明の第1実施形態を図面によって説明
する。先ず、図1(a)に示すように、図示しない集積
回路の能動素子が形成された半導体基板101上に、絶
縁膜102を、例えば、CVD法により形成したのち、
下層配線103を形成する。該下層配線103は、例え
ば、スパッタリング法又はCVD法等により、アルミニ
ウム、銅、タングステン等の導電性物質を全面に堆積さ
せた後、レジスト膜を成膜後、リソグラフィー技術とエ
ッチング技術により所定のパターンニングにより、形成
することができる。
【0035】次いで、前記下層配線103を覆うように
第1の絶縁膜104を形成する。第1の絶縁膜104
は、例えば、CVD法により、例えば、酸化シリコンで
形成することができる。そして、該第1の絶縁膜104
の表面を平坦化する。平坦化は、下層配線とこれから形
成する上層配線との配線間容量が十分となる絶縁膜の厚
さ、例えば、600nm程度を確保するように行われ
る。
【0036】次に、前記第1の絶縁膜104上に第2の
絶縁膜105(エッチングストッパー膜ともいう)を堆
積させる。この第2の絶縁膜105は、第1の絶縁膜1
05をエッチングする際に、第1の絶縁膜104に対し
てエッチング選択比が大きい、例えば、窒化シリコン等
の絶縁材料からなり、この第2の絶縁膜105の厚さ
は、第1の絶縁膜104をエッチングした際に露出する
第2の絶縁膜が残るように設定する必要がある。
【0037】前記エッチングは、例えば、C3 8 やC
4 8 のような窒化シリコンに対して酸化シリコンを選
択的にエッチングするガスを用いた反応性イオンエッチ
ングによって行うことができる。オクタフルオロブタン
(C4 8 )等のエッチングガスを用いた反応性イオン
エッチングの場合には、酸化シリコンからなる第1の絶
縁膜104をエッチングする場合では、酸化シリコンに
対する第2の絶縁膜105の選択比は30程度であるこ
とから、第2の絶縁膜105の膜厚は20nm程度に設
定されるのが好ましい。
【0038】その後、図1(b)に示すように、塗布技
術によってポジレジスト膜106を形成した後、接続孔
パターン107の露光量より、溝パターン108の露光
量を少なくして露光、現像する。この際の露光源として
は、例えば、光、電子線、X線等を用いることができ
る。
【0039】露光、現像することにより、接続孔パター
ン107では、底部(エッチングストッパー膜上)まで
レジスト膜が溶解するが、溝パターン108ではレジス
ト膜が底まで溶解せず途中に残る。図1(c)にその時
の平面図を示す。又、図1(b)は、図1(c)のA−
A’断面図である。
【0040】前記接続孔パターン107の露光量より、
溝パターン108の露光量を下げて露光する方法として
は、例えば、ハーフトーン位相シフトマスクを用いる方
法、後述するようなレベンソン位相シフトマスクあるい
はそれと同じ構造を有す位相シフトマスクを使用する方
法、シリル化技術を組み合わせる方法等がある。後者二
つの方法については、第2及び第3実施形態で説明する
こととし、ここでは、ハーフトーン位相シフトマスクを
用いる方法について説明する。
【0041】図2は、位相シフトマスクを使用する原理
を説明する図である。この方法は、1982年IBMの
レベンソンらにより提案されたもので、従来のフォトリ
ソグラフィに位相差の利用を導入することで解像度限界
を大幅に改善したものである。図2に示すものは、近接
する2本のスリット像を投影する場合の例である。
【0042】従来法では、(a)に示すように光がフォ
トマスクに垂直に入射した場合、2つのスリットから位
相の揃った光の波が送りだされる(図中、マスク透過光
振幅分布参照)。この波はレジスト膜上に結像される
が、スリット間隔が狭い場合にはスリットからの光は、
図中、レジスト膜面上の光の振幅分布で示すように像面
で互いに重なりを持つ。このため、2つのスリット像は
解像されない。
【0043】一方、位相シフトマスクを設けた場合
((b)の場合)は、マスク透過光の振幅分布は、2つ
のスリットを透過した光は、強度は同じであるが位相が
180度ずれている。このため、レジスト膜面上の光強
度分布は、図のようになり、2つのスリット像は解像可
能となる。
【0044】このような性質をもつ位相シフトマスクの
うち、ハーフトーン位相シフトマスクは、図3(イ),
(ロ)に示すように、石英ガラス基板1上に、MoSi
系等のハーフトーン遮光材料層2が形成され、その上に
遮光材料層3が形成された構造を有する。そして、露光
光を100%透過させたい箇所には開口部4(接続孔パ
ターン5)を設け、露光光をある程度遮光した箇所(溝
パターン6)には、ハーフトーン遮光材料層2で覆い、
遮光材料層3に、溝パターン6の箇所に開口部を設けた
ものである。尚、図3(イ)は断面図、(ロ)は平面図
をそれぞれ示す。
【0045】このようなハーフトーン位相シフトマスク
を露光、現像の際に付加することにより、接続孔パター
ン107の露光量より、溝パターン108の露光量を下
げつつ、微細なパターニングが可能となる。
【0046】このような位相シフトマスクを作製する方
法としては、例えば、文献(Yoshirou Yam
ada et al.,Vol.2512,pp356
−357)に記載された方法を挙げることができる。
【0047】一般的なハーフトーン位相シフトマスクの
ハーフトーン遮光材料の露光波長での光透過率は4−1
0%であるが、本実施例では30%とした。但し光透過
率は、この値に限定されるものではなく、溝パターンの
レジスト残存量の目標値、あるいは現像条件、露光光学
条件等によって、適宜設定可能である。さらに、ハーフ
トーン位相シフトマスクのハーフトーン部と石英材料か
らなる透過部の位相差は、通常180度であるが、18
0度以外であっても本発明の効果を得ることができる。
ハーフトーン遮光材料としては、厚さ10nm程度の酸
化クロムやMoSiOX Y 等を選択することができ
る。尚、露光源としては、光、電子線あるいはX線等を
用いることができる。
【0048】図4は図1(b)以後の工程を説明した図
である。先ず、図4(d)に示すように、接続孔開口部
107の第2絶縁膜105をエッチングする。引き続
き、第1の絶縁膜104をエッチングするが、その際、
溝パターン108部に残存しているレジスト膜106も
同時にエッチングされるが、エッチングストッパー膜1
05がエッチングストッパーの役割を果たし、溝パター
ン108部はそれ以上エッチングされない。
【0049】次に、溝パターン108部のエッチングス
トッパー膜105をエッチングし、引き続き接続孔パタ
ーン部107及び溝パターン108部の第1の絶縁膜1
04のエッチングを行う。以上の様にして、図4(e)
に示すように接続孔パターン107は下層配線103と
接続するように、溝パターン108は、第1の絶縁膜中
に形成される。
【0050】次いで、前記従来技術のところで説明した
のと同様に、レジスト膜106を除去して、例えば、C
VD法によって、配線となるべき銅系材料を堆積させ、
金属を研磨するのに適した条件でのCMP技術によっ
て、接続孔の内部109及び溝の内部110に形成され
ている以外の部分の銅系材料を研磨することにより除去
して、図4(f)に示す状態図を得ることができる。
【0051】上記操作により上層配線の形成を終了す
る。上記操作を繰り返すことにより、さらに上層に配線
層を形成することができる。
【0052】本実施形態により得られる多層配線構造
は、1回のリソグラフィー工程により、接続孔パターン
と溝パターンとを同時に形成することができるものであ
るため、複数回のリソグラフィー工程の合わせずれが発
生しない、微細でかつ信頼性の高い多層配線を形成する
ことができる。
【0053】第2実施形態 上記第1実施形態では、マスク構造として、溝パターン
部にハーフトーン材料を適用する場合を示したが、第2
実施形態では、接続孔部と溝部の露光量を変える手法と
して、レベンソン位相マスクと同じ構造のマスクを用い
る例を説明する。ウエハプロセスは第1実施形態と同じ
であるので、ここでは、レベンソン位相について説明す
る。
【0054】レベンソン位相シフトマスクとしては、い
くつかのタイプが提案されている。例えば、石英基板を
掘り込んだいわゆる基板堀り込みタイプでは、基板掘り
込み部の光強度が低下する現象が発生する。この現象
は、例えば、Akira Imai et al.,S
PIE Proceeding,Vol.2512,p
p292−302等に記載されている。
【0055】その一例を図5(a)〜(c)に示す。図
5(a)は、レベンソン型位相シフトマスクの上面図を
示す。また、(b)は、溝部に相当するマスク部分の基
板を掘り込むことにより(図中、9)、接続孔パターン
の露光量より、溝部パターンの露光量を下げるタイプの
レベンソン型位相シフトマスクである。この場合も、基
板堀り込み部と非堀り込み部の位相差は180度に限定
されるものではなく、より深く堀り込むことにより、フ
ォーカスずれの影響でより光強度を低下させることがで
きる。
【0056】あるいは、図5(c)に示すように、例え
ば、石英より透過率の低いSOG(Spin on g
lass)膜の位相シフター10を同様に溝パターンに
配置することにより、光強度を低下させるものも使用す
ることができる。要は、接続孔パターンの光強度に対す
る溝パターンの光強度が所望の値に制御できればよい。
【0057】なお、上記第1及び第2実施形態ではポジ
レジスト膜を用いる場合を示したが、ネガレジスト膜を
用いても同様に接続孔と溝パターンを一度の露光、現像
により形成することができる。又、露光源としては、
光、電子線あるいはX線等を用いることができる。
【0058】本実施形態により得られる多層配線構造
は、第1実施形態と同様、1回のリソグラフィー工程に
より、接続孔パターンと溝パターンとを同時に形成する
ことができるものであるため、複数回のリソグラフィー
工程の合わせずれの発生のない、微細でかつ信頼性の高
い多層配線を形成することができる。
【0059】第3実施形態 第3実施形態は、シリル化技術を組み合わせた場合の例
である。即ち、単層のレジスト膜を形成し、露光後にシ
リコン等を含有する化合物を選択的に導入し、これをマ
スクとして酸素ドライエッチングでパターンの転写を行
うものである。
【0060】このシリル化剤を用いるプロセスには、ネ
ガ型レジスト膜やポジ型レジスト膜を用いる方法等が知
られている。ネガ型レジストを用いる方法は、例えば、
DESIREプロセスに代表されるものである。即ち、
ネガ型レジスト膜を形成し、露光し、露光部分にシリル
化剤を反応させ、その部分をドライ現像後残すものであ
る。未露光部の熱架橋、シリル化反応によるレジスト樹
脂の極性などの変化によってシリル化に対する選択性を
得るものである。
【0061】ポジ型レジスト膜を用いる方法は、ネガ型
とは逆に未露光部がパターンとして残るものである。こ
の方式は、主に光照射あるいは電子ビーム照射部分の架
橋反応によりシリル化剤の拡散を阻害することでコント
ラストを得ている。パターン露光後、架橋反応を起こさ
ない波長領域の光での全面露光が必要な場合もあるが、
樹脂の架橋反応を誘起しやすい電子ビームやArFエキ
シマレーザーにも対応することができる。
【0062】本実施形態では、ネガ型レジスト膜を用い
ることにより、露光された部分にはシリル化剤が浸透し
にくくなる現象を利用し、接続孔パターン部の露光量を
溝パターン部の露光量より多くすることによって、接続
孔部は全くシリル化させることなく、溝部のレジスト上
部のみをシリル化させる。
【0063】以下、図6を用いて説明する。先ず、第1
実施形態と同様に、基板201上に絶縁膜202を介し
て下層配線203を形成する。次いで、該下層配線上に
第1の絶縁膜204及びエッチングストッパー膜205
を形成する。これらの膜は、第1実施形態と同様の材料
により形成することができる。
【0064】次いで、前記エッチングストッパー膜20
5上にネガレジスト膜207を成膜する。ここで、ネガ
型レジスト膜とは、露光、現像したのち、露光部分が残
るタイプのレジスト膜をいう。なお、露光部分を除去す
るタイプのポジ型レジスト膜を用いることもできる。
【0065】次に、例えば、前記第1実施形態あるいは
第2実施形態で用いたような位相シフトマスクを使用し
て、接続孔パターン部207の露光量を溝パターン部2
08の露光量より多くして、前記レジスト膜を露光する
と、露光部分は未露光部分よりも架橋密度が上がり、シ
リル化剤が浸透しにくくなる。
【0066】ここで、HMDS(ヘキサメチルジシラザ
ン)等の気相シリル化剤の上記に基板をさらすと、図6
(a)に示されるように、未露光部分にシリル化剤が浸
透して、シリル化反応が起こる。この場合、溝パターン
208のレジスト架橋密度は接続孔パターン部207の
架橋密度より小さいので、シリル化剤の浸透が弱く起こ
り、表面層のみシリル化されることになる。すなわち、
露光量を調整することによって、レジスト深さ方向への
シリル化反応を制御することが可能となる。
【0067】ここでは、シリル化剤として気相シリル化
剤のHMDSを用いたが、この他、TMDS(テトラメ
チルジシラザン)、DMSDEA(ジメチルシリルジエ
チルアミン)、TMSDEA(ジエチルアミノトリメチ
ルシラン)、TMSDMA(ジメチルアミノトリメチル
シラン)、DMSDMA(ジメチルシリルジメチルアミ
ン)等の気相シリル化剤を用いることもできる。また、
HMCTS(ヘキサメチルシクロトリシラザン)、
(B)DMADMS(ビス−ジメチルアミノジメチルシ
ラン)、(B)DMAMS(ビス−ジメチルアミノメチ
ルシラン)等の溶液中に浸して液相シリル化処理を行う
こともできる。
【0068】なお、このときの露光源としては、光、電
子線あるいはX線等を用いることができる。この場合、
ネガ型レジスト膜を用いているので接続孔パターン部2
07のレジスト膜の残量は、溝パターン部208のレジ
スト膜の残量よりも多くなっている。
【0069】その後、酸素を用いたRIE(React
ive Ion Etching)により、シリル化さ
れていない部分のレジスト膜のみを除去すると、図6
(b)に示す状態を得る。接続孔パターン部207のみ
レジスト膜が除去され、溝パターン部208はレジスト
膜が残っていることがわかる。
【0070】次に、フッ素系ガスを用いてエッチングス
トッパーとしての役割を果たす窒化シリコン膜205を
除去し、引き続き、第1の絶縁膜204をエッチングす
ることにより、図7(c)に示すように、接続孔パター
ン部207のみが第1の絶縁膜までエッチングされた状
態を得る。
【0071】次いで、図7(d)に示すように、溝パタ
ーン部208の非シリル化レジスト膜206を酸素を用
いたRIEにより除去し、エッチングストッパーである
窒化シリコン膜205を除去する。
【0072】次に、第1の絶縁膜204をエッチングに
より除去することにより、接続孔パターン部207は下
層配線までエッチングされ、溝パターン部208は、第
1の絶縁膜204の途中でエッチングを終了することが
できる(図7(e))。
【0073】その後は、レジスト膜211及び206を
剥離し、例えば、CVD法等によって、全面に配線材料
である銅等の銅系材料を堆積させ(図8(f))、金属
を研磨するのに適した条件でのCMP技術によって金属
を研磨、除去することにより、図8(g)に示すような
多層配線構造を得ることができる。
【0074】本実施形態によっても、第1及び第2実施
形態と同様、1回のリソグラフィー工程により、接続孔
パターンと溝パターンとを同時に形成することができる
ものであるため、複数回のリソグラフィー工程の合わせ
ずれの発生のない、微細でかつ信頼性の高い多層配線を
形成することができる。
【0075】
【発明の効果】以上、説明したように、本発明は、従来
複数回の露光で行ってきたデュアルダマシンプロセス
を、1回の露光で可能とするものであり、工程数を削減
し、多層配線構造を有する半導体装置の製造コストを軽
減することができる。
【0076】さらに、接続孔と溝パターンがセルフアラ
インメント可能となり、微細化が可能である。特に、位
相シフトマスクを用いる場合には、微細なパターニング
が可能であることから、信頼性の高い多層配線構造、及
び該多層配線構造を有する半導体装置を得ることができ
る。
【図面の簡単な説明】
【図1】図1は、本発明の多層配線の形成方法の主要工
程断面図であり、(a)は、基板上に絶縁膜、下層配
線、第1の絶縁膜、及び第2の絶縁膜を形成した図であ
り、(b)、(c)は、(a)に示す状態からポジレジ
スト膜を成膜した後、接続孔形成部及び溝形成部を第2
の絶縁膜までエッチングした図であり、(b)は(c)
に示す平面図のA−A’断面図である。
【図2】図2は、位相シフトマスクを使用する原理を説
明する図である。
【図3】図3は、ハーフトーン位相シフトマスクを設け
てレジスト膜を露光する図であり、(イ)は断面図、
(ロ)は平面図である。
【図4】図4は、図2(b)に示す状態から、ハーフト
ーン位相シフトマスクを設けて、レジスト膜を露光、現
像することにより、接続孔及び溝パターンを形成する工
程断面図であり、(d)は、接続孔形成部を第1の絶縁
膜までエッチングした図であり、(e)は、さらに接続
孔形成部を第1配線層まで、溝形成部を第1の絶縁膜ま
でエッチングした図であり、(f)は、レジスト膜を剥
離後、全面に銅系材料を堆積させ、CMP法により金属
を研磨除去した図である。
【図5】図5は、レベンソン型位相シフトマスクを示す
図である。(a)は上面図を、(b)は基板彫り込み型
の断面図を、(c)は、シフタ上置き型の断面図を示
す。
【図6】図6は、本発明の多層配線の形成方法の主要工
程断面図である。(a)は、基板上に、絶縁膜、第1の
配線層、第1の絶縁膜、第2の絶縁膜及びネガレジスト
膜を、順次形成した後、接続孔パターン部の方を溝パタ
ーン部よりも多い露光量で該レジスト膜を露光し、その
上にシリル化剤を塗布した図であり、(b)は、その
後、接続孔パターン部を第2の絶縁膜までエッチングし
た図である。
【図7】図7は、本発明の多層配線の形成方法の主要工
程断面図である。(c)は、図6(b)に引き続き、接
続孔パターン部のみを第1の絶縁膜までエッチングした
図であり、(d)は、溝パターン部の非シリル化レジス
ト膜と窒化シリコン膜をエッチング除去した図であり、
(e)は、接続孔パターン部を第1の配線膜までエッチ
ングにより形成し、溝パターンを第1の絶縁膜までエッ
チングして形成した図である。
【図8】図8は、本発明の多層配線の形成方法の主要工
程断面図である。(f)は、図7(e)に引き続き、全
面に銅を堆積させた図であり、(g)は、CMP法によ
り金属を研磨除去して平坦化した図である。
【図9】図9は、従来の多層配線の形成法の主要工程断
面図である。(a)は、基板上に絶縁膜、第1の配線
層、第1の絶縁膜、第2の絶縁膜及び配線間絶縁膜を順
次形成した図であり、(b)は、該配線間絶縁膜上にレ
ジスト膜を成膜した図である。
【図10】図10は、従来の多層配線の形成法の主要工
程断面図である。(c)は、図9(b)に引き続き、接
続孔パターン部及び溝パターン部を第2の絶縁膜までエ
ッチングした図であり、(d)は、レジスト膜を剥離
後、再度レジスト膜を成膜し、再度パターニングを行
い、接続孔パターン部を第1の配線膜までエッチングし
た図である。
【図11】図11は、従来の多層配線の形成法の主要工
程断面図である。(e)は、図10(d)に引き続き、
全面に銅を堆積した図であり、(f)は、CMP法によ
り金属を研磨し、平坦化した図である。
【図12】図12は、従来法が2度のリソグラフィーに
よって合わせずれが生ずることを説明した図である。
【符号の説明】
1,8…石英基板、2…ハーフトーン位相シフター、
3,7…遮光膜、4,9…スリット、101,201,
301…基板、102,202,302…絶縁膜、10
3,203,303…第1の配線層、104,204,
304…第1の絶縁膜、105,205,305…第2
の絶縁膜(エッチングストッパー層)、106,20
6,307,310…レジスト膜、5,107,20
7,308,315…接続孔パターン部、6,108,
208,309,317…溝パターン部、7…レベンソ
ン位相シフトマスク、10…位相シフタ、109,31
2…接続プラグ、110,313…第2の配線層、11
…エッチストッパー、211…シリル化されたレジスト
膜、306…配線間絶縁膜、314…溝、316…接続
孔、a…合わせずれ、b…隣の配線層との距離

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】基板上に設けた第1の配線層を覆うように
    第1の絶縁膜を形成する工程と、該絶縁膜上にレジスト
    膜を成膜する工程と、前記レジスト膜に所定のパターニ
    ングを行う工程と、前記絶縁膜に溝および接続孔を形成
    する工程と、該接続孔内に導電体を埋め込むことにより
    接続プラグを形成する工程と、および前記溝内に導電体
    を埋め込むことにより第2の配線層を形成する工程とを
    有する多層配線の形成方法において、 前記レジスト膜に所定のパターニングを行う工程は、前
    記レジスト膜の接続孔を形成するためのパターンと溝を
    形成するためのパターンとを異なる露光量により露光、
    現像することにより、接続孔を形成するためのパターン
    及び溝を形成するためのパターンを形成する工程であ
    る、 多層配線の形成方法。
  2. 【請求項2】前記レジスト膜に所定のパターニングを行
    う工程は、露光源として、光、電子線またはX線を用
    い、前記レジスト膜の接続孔を形成するためのパターン
    と溝を形成するためのパターンとを異なる露光量により
    露光、現像することにより、接続孔を形成するためのパ
    ターン及び溝を形成するためのパターンを形成する工程
    である、 請求項1記載の多層配線の形成方法。
  3. 【請求項3】前記レジスト膜に所定のパターニングを行
    う工程は、前記レジスト膜上に位相シフトマスクを付加
    して、前記レジスト膜の接続孔を形成するためのパター
    ンと溝を形成するためのパターンとを異なる露光量によ
    り露光、現像することにより、接続孔を形成するための
    パターン及び溝を形成するためのパターンを形成する工
    程である、 請求項1記載の多層配線の形成方法。
  4. 【請求項4】前記レジスト膜に所定のパターニングを行
    う工程は、前記レジスト膜上に位相シフトマスクを付加
    して、前記レジスト膜の接続孔を形成するためのパター
    ン部の露光量を溝を形成するためのパターン部の露光量
    よりも多くなるように露光、現像することにより、接続
    孔を形成するためのパターン及び溝を形成するためのパ
    ターンを形成する工程である、 請求項1記載の多層配線の形成方法。
  5. 【請求項5】前記基板は、半導体基板である、 請求項1記載の多層配線の形成方法。
  6. 【請求項6】前記導電体は、銅または銅を主成分とする
    金属からなる、 請求項1記載の多層配線の形成方法。
  7. 【請求項7】前記溝内に導電体を埋め込むことにより第
    2の配線層を形成する工程は、前記導電体を全面に堆積
    させた後、化学的機械研磨(Chemical Mec
    hanical Polishing)により第2の配
    線層を形成する工程である、 請求項1記載の多層配線の形成方法。
  8. 【請求項8】前記レジスト膜に所定のパターニングを行
    う工程は、露光源として、光、電子線またはX線を用
    い、前記レジスト膜上に位相シフトマスクを付加して、
    前記レジスト膜の接続孔を形成するためのパターンと溝
    を形成するためのパターンとを異なる露光量により露
    光、現像することにより、接続孔を形成するためのパタ
    ーンと溝を形成するためのパターンとを同時に形成する
    工程である、 請求項1記載の多層配線の形成方法。
  9. 【請求項9】前記位相シストマスクは、ハーフトーン位
    相シフトマスクまたはレベンソン位相シフトマスクであ
    る、 請求項3記載の多層配線の形成方法。
  10. 【請求項10】基板上に設けた第1の配線層を覆うよう
    に第1の絶縁膜を形成する工程と、 該絶縁膜上にレジスト膜を成膜する工程と、 前記レジスト膜の接続孔を形成するためのパターンと溝
    を形成するためのパターンとを異なる露光量により露光
    する工程と、 前記レジスト膜をシリル化剤を用いてシリル化する工程
    と、 前記絶縁膜に溝および接続孔を形成する工程と、 該接続孔内に導電体を埋め込むことにより接続プラグを
    形成する工程と、 前記溝内に導電体を埋め込むことにより第2の配線層を
    形成する工程とを有する、 多層配線の形成方法。
  11. 【請求項11】前記レジスト膜に所定のパターニングを
    行う工程は、露光源として、光、電子線またはX線を用
    い、前記レジスト膜の接続孔を形成するためのパターン
    と溝を形成するためのパターンとを異なる露光量により
    露光、現像することにより、接続孔を形成するためのパ
    ターン及び溝を形成するためのパターンを形成する工程
    である、 請求項10記載の多層配線の形成方法。
  12. 【請求項12】前記レジスト膜に所定のパターニングを
    行う工程は、前記レジスト膜上に位相シフトマスクを付
    加して、前記レジスト膜の接続孔を形成するためのパタ
    ーンと溝を形成するためのパターンとを異なる露光量に
    より露光、現像することにより、接続孔を形成するため
    のパターン及び溝を形成するためのパターンを形成する
    工程である、 請求項10記載の多層配線の形成方法。
  13. 【請求項13】前記レジスト膜に所定のパターニングを
    行う工程は、前記レジスト膜上に位相シフトマスクを付
    加して、前記レジスト膜の接続孔を形成するためのパタ
    ーン部の露光量を溝を形成するためのパターン部の露光
    量よりも多くなるように露光、現像することにより、接
    続孔を形成するためのパターン及び溝を形成するための
    パターンを形成する工程である、 請求項10記載の多層配線の形成方法。
  14. 【請求項14】前記基板は、半導体基板である、 請求項10記載の多層配線の形成方法。
  15. 【請求項15】前記導電体は、銅または銅を主成分とす
    る金属からなる、 請求項10記載の多層配線の形成方法。
  16. 【請求項16】前記溝内に導電体を埋め込むことにより
    第2の配線層を形成する工程は、前記導電体を全面に堆
    積させた後、化学的機械研磨(Chemical Me
    chanical Polishing)により第2の
    配線層を形成する工程である、 請求項10記載の多層配線の形成方法。
  17. 【請求項17】前記レジスト膜に所定のパターニングを
    行う工程は、露光源として、光、電子線またはX線を用
    い、前記レジスト膜上に位相シフトマスクを付加して、
    前記レジスト膜の接続孔を形成するためのパターンと溝
    を形成するためのパターンとを異なる露光量により露
    光、現像することにより、接続孔を形成するためのパタ
    ーン及び溝を形成するためのパターンとを同時に形成す
    る工程である、 請求項10記載の多層配線の形成方法。
  18. 【請求項18】前記シリル化剤は、ヘキサメチルジシラ
    ザン、テトラメチルジシラザン、ジメチルシリルジエチ
    ルアミン、ジエチルアミノトリメチルシラン、ジメチル
    アミノトリメチルシラン、ジメチルシリルジメチルアミ
    ン、ヘキサメチルシクロトリシラザン、ビスジメチルア
    ミノジメチルシランおよびビスジメチルアミノメチルシ
    ランからなる群から選ばれる1種である、 請求項10記載の多層配線の形成方法。
  19. 【請求項19】前記位相シストマスクは、ハーフトーン
    位相シフトマスクまたはレベンソン位相シフトマスクで
    ある、 請求項12記載の多層配線の形成方法。
JP10089054A 1998-04-01 1998-04-01 多層配線の形成方法 Pending JPH11289010A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10089054A JPH11289010A (ja) 1998-04-01 1998-04-01 多層配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10089054A JPH11289010A (ja) 1998-04-01 1998-04-01 多層配線の形成方法

Publications (1)

Publication Number Publication Date
JPH11289010A true JPH11289010A (ja) 1999-10-19

Family

ID=13960162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10089054A Pending JPH11289010A (ja) 1998-04-01 1998-04-01 多層配線の形成方法

Country Status (1)

Country Link
JP (1) JPH11289010A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482554B2 (en) 2000-06-07 2002-11-19 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing a semiconductor device, photolithography mask and method for manufacturing the same
CN100337306C (zh) * 2003-06-30 2007-09-12 Hoya株式会社 灰调掩模的制造方法和灰调掩模
CN100432809C (zh) * 2004-07-12 2008-11-12 Hoya株式会社 灰色调掩模和灰色调掩模的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482554B2 (en) 2000-06-07 2002-11-19 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing a semiconductor device, photolithography mask and method for manufacturing the same
CN100337306C (zh) * 2003-06-30 2007-09-12 Hoya株式会社 灰调掩模的制造方法和灰调掩模
CN100432809C (zh) * 2004-07-12 2008-11-12 Hoya株式会社 灰色调掩模和灰色调掩模的制造方法

Similar Documents

Publication Publication Date Title
US6337172B1 (en) Method for reducing photolithographic steps in a semiconductor interconnect process
KR100231937B1 (ko) 멀티레벨 레티클 시스템 및 멀티레벨 포토레지스트 프로파일 형성 방법
KR100470181B1 (ko) 단순화된홀인터커넥트공정
CN104155844A (zh) 利用单次曝光形成多层图案的具有三种状态的光掩模
JPH0719780B2 (ja) 導電性スタツド及び導線を形成する方法
US20080020327A1 (en) Method of formation of a damascene structure
US20020081531A1 (en) Methodology to introduce metal and via openings
KR100446716B1 (ko) 위상변이된 다중 레벨 레티클을 포함하는, 바이레벨 포토레지스트를 이용한 다중 레벨 레티클의 제조방법
US6174801B1 (en) E-beam direct writing to pattern step profiles of dielectric layers applied to fill poly via with poly line, contact with metal line, and metal via with metal line
JP2000012541A (ja) 半導体装置の製造方法
KR20010070419A (ko) 배선형성방법
TW564494B (en) Growing copper vias or lines within a patterned resist using a copper seed layer
JPH11289010A (ja) 多層配線の形成方法
KR20010017560A (ko) 이중 다마신 구조 형성 방법
TW471119B (en) Self-aligned formation and method for semiconductors
JPH0750694B2 (ja) 導電層形成方法
KR100552816B1 (ko) 포토 마스크 및 그 제조방법과 포토 마스크를 이용한반도체 소자의 배선 형성방법
US20030027419A1 (en) Tri-tone photomask to form dual damascene structures
JP3408746B2 (ja) 半導体装置の製造方法
US20070069387A1 (en) Semiconductor device and method of forming the same
JP2000188329A (ja) 半導体装置の製造方法および多層配線構造の形成方法
JP2000058644A (ja) 多層配線の形成方法
US6579790B1 (en) Dual damascene manufacturing process
JP2001257260A (ja) 配線形成方法
JP2000058647A (ja) 半導体装置の製造方法