KR100470181B1 - 단순화된홀인터커넥트공정 - Google Patents

단순화된홀인터커넥트공정 Download PDF

Info

Publication number
KR100470181B1
KR100470181B1 KR10-1998-0000706A KR19980000706A KR100470181B1 KR 100470181 B1 KR100470181 B1 KR 100470181B1 KR 19980000706 A KR19980000706 A KR 19980000706A KR 100470181 B1 KR100470181 B1 KR 100470181B1
Authority
KR
South Korea
Prior art keywords
layer
masking
contact
pattern
light
Prior art date
Application number
KR10-1998-0000706A
Other languages
English (en)
Other versions
KR19980070475A (ko
Inventor
랜디 엠. 임
Original Assignee
엘에스아이 로직 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스아이 로직 코포레이션 filed Critical 엘에스아이 로직 코포레이션
Publication of KR19980070475A publication Critical patent/KR19980070475A/ko
Application granted granted Critical
Publication of KR100470181B1 publication Critical patent/KR100470181B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1021—Pre-forming the dual damascene structure in a resist layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 단순화된 홀 인터커넥트 공정을 이용한 반도체 웨이퍼 제조 방법을 제공한다. 본 발명의 웨이퍼들은 접촉 또는 비아층 상에 위치된 적어도 1개의 인터커넥트층을 포함한다. 종래 기술의 방법에 따라 제조된 반도체 웨이퍼들과 대조적으로, 본 발명의 접촉 또는 비아층은 실질적으로 서로에 대해 오프셋없이 정렬되는 다수의 패터닝된 개구부들을 포함한다.

Description

단순화된 홀 인터커넥트 공정
본 발명은 반도체 물질의 처리 방법 분야에 관한 것으로서, 특히 인터커넥트층과 접촉층의 사이, 또는 인터커넥트층과 비아층 사이에 존재할 수 있는 반도체 제조시의 정렬 오프셋 문제를 극복함으로써, 단순화된 홀 인터커넷트 공정을 제공하는 방법에 관한 것이다.
많은 반도체 공정들은 인접하는 인터커넥트 및 접촉층에, 또는 인접한 인터커넥트 및 비아층에 정렬된 개구부들이 형성되는 제조 단계들을 이용한다. 인터커넥트층은 통상적으로 금속층이며, 접촉층 또는 비아층은 통상적으로 절연/유전층이다. 그러나, 오정렬을 피하기 위한 실질적인 조치가 취해지지 않는 다면, 인터커넥트층의 개구부는 서로 실질적으로 정렬되지 않고, 처리 동안 쉽게 오프셋을 일으키게 되는 심각한 문제가 발생한다.
이러한 오프셋 정렬 문제를 극복하기 위해 다수의 추가적인 단계들이 도입됨으로써, 종래 기술의 반도체(100) 제조 공정을 증가시킨다. 기존의 상업적인 공정에 있어서, 접촉 또는 비아 홀 패턴의 형성은 많은 단계들을 필요로 한다. 예를 들어, 도 1a에 도시된 바와 같이, 기판층(110) 상에 절연/유전층(112)을 먼저 증착한다. 그런 다음, 일련의 레지스트 포토마스킹 공정이 이루어져야 한다.
도 1b에 도시된 바와 같이, 예를 들어 하부의 실리콘 웨이퍼 기판(110)에 이전에 증착된 접촉 절연/유전층(112) 상에 레지스트층(114)을 스핀온한다. 그런 다음, 도 1c에 도시된 바와 같이, 레지스트(114)는 UV광을 이용하여 노광된 다음 현상되어, 레지스트층 내에 하부의 절연/유전층(112)까지의 개구부(116)를 포함하는 소정의 패턴에 3차원 릴리프 이미지가 형성된다. 이후, 통상적인 에칭 기술을 이용하여 절연/유전층(112)을 레지스트층(114) 내의 접촉 개구부(116)를 통해 실리콘 기판(110)까지 에칭한 다음(도 1d 참조), 절연/유전층(112)의 표면으로부터 레지스트층(114)을 제거한다(도 1e 참조).
이후, 도 1f에서는, 통상적으로 금속 물질로 형성되는 인터커넥트층(120)이접촉 개구부(116) 내에, 그리고 패터닝된 절연/유전층(112) 상에 증착된다. 이는 이후 에칭되는 인터커넥트 패턴에 있어서의 개구부들과 이전에 형성된 절연/유전층홀 패턴에 있어서의 개구부들을 정렬하는 데에 필요한 공정 단계들을 포함하는 다른 레지스트 포토마스킹 순서를 필요로 한다(도 1g 참조). 일단 레지스트층(114) 이 스핀온되고, 이에 필요한 소정의 패턴이 형성되면(도 lh 참조), 종래의 에칭 기술을 이용하여, 인터커넥트층(120)이 레지스트층(114) 내의 개구(118)를 통해 절연/유전 기판(112)까지 에칭된다(도 1h 참조). 인터커넥트층(120)의 에칭이 완료 되면, 하위의 접촉막 상에 남아있는 인터커넥트 패턴은 이후의 특별한 평탄화 기술을 필요로 하는 토포그라피를 생성한다.
상기 기존의 방법의 단점은, 포토마스킹 및 에칭 단계의 수가 증가하고, 인터커넥트 및 홀층들 간에 추가적인 정렬 공차가 필요하며, 인터케넥트와 비 인터커넥트 영역들 간의 스텝 높이가 증가하고, 인터커넥트 후 패턴 접촉 평탄화 공정 단계들이 필요하다는 것이다.
따라서, 상기 공정을 단순화함으로써 반도체 웨이퍼 제조 비용을 감소시킴과 동시에, 인터커넥트층과 접촉층 사이, 또는 인터커넥트층과 비아층 사이의 정렬 오프셋 문제를 해결하는 공정이 필요하다.
이는, 상기 설명된 설계 룰에 있어서의 홀과 인터케넥트층 간의 정렬 공차를 제거함으로써, 설계 룰의 밀도를 증가시킬 수 있는 본 발명의 공정에 의해 충족된다. 또한, 다수의 포토마스킹, 에칭 및 평탄화 단계를 제거하여 반도체 웨이퍼 제조 비용을 크게 줄임과 동시에, 결함 밀도를 개선하고, 물질, 노동 및 생산 시간에 대한 비용을 줄인다. 또한, 평탄화가 향상됨으로써, 포토리소그래피 및 에칭 공정 윈도우가 확대되어 제조가능한 공정이 확대된다.
본 발명은 반도체 웨이퍼 제조 방법에 관한 것이다. 이러한 웨이퍼는 접촉 또는 비아층 상에 위치하는 적어도 1개의 인터커넥트층을 포함한다. 상기 설명한 종래 기술의 방법에 따라 제조된 반도체 웨이퍼와는 대조적으로, 본 발명의 접촉 또는 비아층은 다수의 패터닝된 개구부들을 포함하는 바, 이 개구부들은 실질적으로 서로 오프셋이 없이 정렬된다.
보다 특정하게, 본 발명의 방법은 실리콘 웨이퍼 기판과 특정 양 및 파장의 UV 광을 레지스터 물질 상의 선택된 패턴으로 전송하는 광원과, 선택된 광에 의한 패터닝 단계 동안 실리콘 웨이퍼 기판이 위치되는 작업 공간을 제공한다.
이후, 접촉 또는 비아층이 실리콘 웨이퍼 기판 상에 형성된다. 이 접촉 또는 비아층은 통상적으로 절연/유전층으로 이루어지고, 인터커넥트층은 금속층으로 이루어진다.
그리고, 상술된 실리콘 웨이퍼 기판은 접촉 또는 비아층의 외부 표면 상에 형성된 다기능의 마스킹 물질층을 갖는다. 이 마스킹 물질은 다수의 현상율을 갖는데, 각 현상율은 UV 광원에 의해 레지스트 물질에 전송되는 패터닝된 광의 양 및 파장에 직접적으로 의존한다. 이러한 다기능의 마스킹 물질은 바람직하게는 DUV 포토레지스트 물질, 특정하게는 포지티드 톤의 DUV 포토레지스트 물질로 이루어진다.
이후, 포토마스크된 반도체 웨이퍼가 작업 공간에 도입된다. 작업 공간은 통상적으로 스텝퍼 또는 스캐너 또는 스텝 앤 리피트 투영 시스템에 배치된다. 반도체 웨이퍼를 작업 공간으로부터 제거하지 않으면서, 선택된 광 패턴의 광원으로부터 선택된 파장의 광을, 여러가지 현상율로 선택된 레지스트 패턴의 레지스트에 화학 반응을 생성하는 선택된 위치들로 송신함으로써, 마스크 물질의 선택된 위치에서의 선택된 마스킹 패턴들의 개구부들의 세트가 형성된다.
바람직하게, 작업 공간 내의 마스킹 물질의 선택된 위치에서 선택된 마스킹 패턴으로 다수의 개구부를 형성하는 단계는, 접촉 또는 비아 절연층까지 거의 도달하는 깊이에 포토레지스트 물질의 개구부들을 형성하기 위해 마스크 물질을 제 1 마스킹 패턴에 노광시키는 단계를 포함한다.
이후, 마스킹 물질은 제 2 마스킹 패턴에 노광되어 접촉 또는 비어 절연층 상의 포토레지스트 물질에 인터커넥트 패턴을 형성한다. 또한, 제 2 마스킹 패턴은 포토레지스트 물질의 두께의 약 50%의 깊이에 포토레지스트 물질의 개구부를 형성하도록 설계될 수 있다. 선택된 마스킹 패턴은 더 바람직하게는, 레지스트 두께의 약 100%의 깊이에서 포토레지스트 물질 내의 완전하게 개방된 접촉들 또는 비아들과, 인터커넥트 라인이 이후 형성되는 레지스트 두께의 약 50%의 깊이에서의 포토레지스트 물질 내의 부분적으로 개방된 영역들과, 그리고 어떠한 인터커넥트 라인들 또는 접촉들 또는 비아들도 이후 형성되지 않는 영역 상에 남아있는 완전한 레지스트 두께를 갖는 포토레지스트 물질 내의 개방되지 않는 영역들을 포함한다.
포토레지스트 물질 내에 생성된 포토레지스트 패턴의 깊이를 직접적으로 변경하는 한 방법은 포토마스크의 크롬의 전송을 변경하는 것이다. 이는, 바람직하게는, 광원으로부터 선택된 파장의 제 1 광량을 제 1 선택된 광 패턴의 접촉 또는 비아 홀 패턴의 0%의 송신 크롬을 수반하는 제 1 레티클을 통해, 선택된 위치 사이트에 송신함으로써, 마스킹 물질의 선택된 위치들에 선택된 마스킹 패턴들로 개구부들의 세트를 형성함으로써 달성된다. 이후 반도체 웨이퍼를 작업 공간으로부터 제거하지 않으면서, 광원으로부터 선택된 파장의 제 2 광량이, 바람직하게는 약 50%의 전송 크롬의 제 2 선택된 광 패턴의 인터커넥트 패턴을 갖는 제 2 레티클을 통해, 선택된 위치 사이트들로 전송된다.
이후, 접촉 또는 비아층 및 인터커넥트층의 패턴이, 선택된 개구부 위치들의 세트에서 선택된 레지스트 패턴 레지스트 패턴들에서 현상되어, 실질적으로 서로에 대해 오프셋없이 정렬된 다수의 패터닝된 개구부들을 형성한다. 그런 다음, 부분적인 접촉 또는 비아층의 에칭 단계와, 인터커넥트층을 나타내는 50% 레지스트 두께를 제거하는 레지스트 에칭 단계와, 그리고 접촉 또는 비아 개구부들 내의 절연층을 완전히 제거하고 인터커넥트 개구부들 내의 절연층을 부분적으로 제거하기 위한 부분적인 절연층 에칭 단계로 이루어지는 다단계의 에칭이 수행된다. 에칭 단계가 완료되면, 포토레지스트 물질층이 제거된다.
마지막으로, 인터커넥트 물질이 접촉 또는 비아 개구부 및 인터커넥트층 개구들에 적층된다. 이후, 적층된 인터커넥트 물질은 바람직하게는 화학 기계적인 연마를 이용하여 접촉 또는 비아층의 표면까지 연마되어, 결과적으로 실질적으로 서로에 대해 오프셋없이 정렬되는 선택된 개구부 위치들이 생긴다.
본 발명에 의해 제안되는 방법은 많은 장점을 갖는다. 첫 번째, 홀 및 인터 커넥트 패턴층 간의 정렬 공차가 0까지 효율적으로 감소하는데, 그 이유는 웨이퍼를 스테이지로부터 제거하지 않으면서, 같은 모델링 계수를 이용하여 스텝퍼 또는 스캐너 상에서 상기 층 모두가 연속적으로 정렬되기 때문이다. 이에 의해, 훨씬 긴밀한 설계 룰이 가능하게 되며, 결과적으로 패킹 밀도를 높인다. 두 번째, 상기 공정의 각 인터커넥트 레벨에 대해, 1개의 포토마스킹 단계의 전체, 1개의 에칭 단계의 전체 및 1개의 평탄화 단계의 전체가 불필요하게 된다. 이에 의해, 결함 밀도가 향상될 뿐 아니라, 처리 시간도 단축된다. 세 번째로, 토포그라피가 불필요하게 되어, 포토리소그래피에 있어서의 포커스 공정의 깊이 허용도가 향상되어, 높고 낮은 토포그라피 홀들의 에칭 요건이 완화된다. 따라서, 결함 밀도 및 제조가능성이 향상된다. 네 번째로, 인터커넥트 스크라이브라인(scribeline)의 정렬, 측정, 에칭 모니터 구조가 불필요하게 되어, 이외의 테스트 구조의 여지가 생기고, 스크라이브 라인 영역을 감소시킬 수 있다. 다섯 번째로, 용해 후의 나머지의 두께가 레티클 크롬 전송 퍼센티지에 의존하는 새로운 DUV 포지티브 톤의 포토레지스트를 이용할 수 있게 된다. 여섯 번째로, 대머신 공정을 실현할 수 있게 되어, 단일 공정의 홀 및 인터커넥트 패턴의 한정을 수반하는 평평한 토코그라피가 생긴다.
본 발명의 상기 및 다른 목적, 특징 및 효과는 도면을 참조하는 하기의 상세한 설명으로부터 명백해진다.
도 2a는 본 발명에 따라 접촉 또는 비아층으로 작용할 수 있는 절연/유전층(210) 및 기판(202)을 포함하는 반도체 웨이퍼(200)를 도시한다. 하기에서 좀 더 상세히 설명되는 바와 같이, 절연/유전층(210)은 기판(202)을 위한 보호 장벽을 형성하여, 많은 물질이 선택적인 에칭에 의해 노출될 수 있게 한다.
절연/유전층(210)의 두께는, 반도체 웨이퍼(200)가 절연/유전층(210)의 다양한 변형을 통해 진행될 수 있도록 선택된다. 통상적으로, 절연/유전층(210)은 바람직하게는 제 1 홀 패턴에 대해서는 7,000Å 내지 10,000Å, 이후의 홀 패턴에 대해서는 10,000Å 및 20,000Å의 두께를 갖는다.
절연/유전층(210)은 기존의 많은 공정에 의해 형성된다. 그러나, 가장 통상적인 방법은 낮은 압력 및 온도(통상적으로, 400℃ 내지 450℃)에서 산소를 이용하여 실란(silane)을 산화시켜, 낮은 압력으로 650℃ 내지 750℃의 온도로 산소를 이용하거나 또는 이용하지 않으면서, 테트라에틸오소실리케이트(tetraethylorthosilicate) 또는 테트라에톡시실란(tetraethoxysilane)을 분해하는 방법이다. 매우 적합한 형성 공정은, 제 1 홀 패턴에 대해서는 CVD 방식을 취하고, 금속 인터커넥트층 패턴이 웨이퍼 상에 형성되고 있는 홀 패턴에 대해서는 PECVD 방식을 취하는데, 이는 통상적으로 400℃ 이하의 낮은 온도에서 수행될 수 있다.
도 2b를 참조하면, 일단 절연/유전층(210)이 기판(202) 상에 증착되면, 단일포토레지스트 마스킹 단계가 수행된다. 이 경우, 전송되는 UV 광량에 의해 정해지는 현상율을 갖는 다기능의 포토레지스트 물질이 이용되는데, 이 물질에는 선택된 다수의 개구부 구성을 갖는 패턴이 형성될 수 있다. 종래의 광학 리소그래피 기술이 일반적으로 이용된다. 광학 리소그래피 장치는 통상적으로 UV 광원, 포토마스 크, 광학 시스템 및 포토레지스트층으로 덮인 웨이퍼로 구성된다. 마스크는 광원으로부터 많은 양의 UV 광을 받으며, 마스크 패턴은 광학 시스템에 의해 레지스트 상에 이미징된다.
포토리소그래피로 가장 공통으로 이용되는 UV 광원은 고압 아크 램프 및 레이저원들이다. 방출된 광 스펙트럼의 3개의 영역은 포토레지스트의 패터닝을 위해 용이하게 구별된다. 즉, 200 내지 3OOnm 범위의 DUV, 300 내지 36Onm 범위의 중간-UV 및 360 내지 450nm 범위의 near-UV이다. 포토레지스트층(220)을 형성하는 예시적인 다기능의 포토레지스트의 형성 공정은 다음과 같이 설명된다. 즉,
a. 헥사메틸디실라잔(hexamethyldisilazane)과 같은 접착 촉진제를 이용하여 웨이퍼를 선처리한다.
b. 포토레지스트 물질을 스핀하여 포토레지스트층(220)을 형성한다.
c. 포토레지스트 물질의 모든 에지 비드(edge bead)를 제거한다.
d. 포토레지스트 물질을 소프트베이크하여, 레지스트 용제를 제거하고 레지스트 웨이퍼 접착을 강화한다.
포토레지스트(220)는 유기 필름으로서 스핀온된다. 포토레지스트(220)의 두께는 에칭에 대하여, 절연층(210)의 하위 영역을 마스크하도록 선택된다. 포토레지스트 마스크(220)를 위한 전형적인 두께는 약 0.7㎛ 내지 1.5㎛, 바람직하게는 약0.8㎛ 내지 1.0㎛이다.
이러한 다기능 포토레지스트 형성 공정을 이용함으로써, 접촉 또는 비아층의 개구부(230) 및 인터커넥트층 개구부(240)를 요구되는 오프셋 공차 범위 내에서 제조할 수 있다. 포토레지스트를 현상하는 전체 공정을 수행함과 동시에, 반도체 웨이퍼(200)를 포토레지스트 형성 영역에 있어서의 소정의 작업 공간 내의 적소에 유지시킨다. 도 2b는 포토레지스트 마스크(220)가 스핀온된 후의 반도체 웨이퍼(200)를 도시한다.
다기능 포토레지스트층(220)은 바람직하게는 DUV 포토레지스트 물질이며, 더욱 바람직하게는 포토마스크를 통해 전송되는 DUV 광에 직접적으로 의존하는 현상율을 갖는 포지티브 톤의 DUV 포토레지스트이다. 예를 들어, 포지티브 톤의 DUV 레지스트가 이용되는 경우, 0%의 크롬 패턴에서는 약 100%의 포토레지스트 두께를 남기고, 50%의 전송 크롬 패턴에서는 약 50%의 포토레지스트 두께를 남기며, 어떠한 크롬 패턴도 없는 경우에는 약 0%의 포토레지스트 두께를 남긴다. 이러한 방식으로, 포토마스크 프린팅 영역의 작업 공간으로부터 반도체 웨이퍼(200)를 제거하지 않으면서 이러한 다기능 포토레지스트층(220)을 이용하여, 선택된 마스킹 패턴들 내에 다수의 접촉 또는 비아 개구부들이 형성될 수 있게 된다. 단일 작업 공간에서 마스크 패터닝을 실행할 수 있게 됨으로써, 도 1a 내지 1i에서 설명되는 종래의 방법과 달리, 서로에 대해 실질적으로 오프셋없이 정렬되는 마스킹 물질의 선택된 위치들에 선택된 마스킹 패턴들의 개구부들을 형성하는 것이 용이해진다. 본 발명의 공정에 이용되는 매우 적합한 DUV 포토레지스트 물질은 IBM에 의해 개발되고 제조되는 DUV 포토레지스트 물질이다.
다기능 포토레지스트층(220)을 위한 매우 적합한 포토레지스트 에칭 패턴 현상 방식은, 도 2c, 2d 및 2e에 도시된다. 가장 일반적으로 이용되는 이미징 기술은, 마스크 패턴을 마스크로부터 전형적으로는 수 센티미터의 거리 만큼 떨어져있는 반도체 웨이퍼(200) 상에 포커싱하는 데에 렌즈 어셈블리가 이용되는 통상적인이미지 투영 시스템을 이용하는 투영 프린팅이다. 오늘날 가장 널리 보급되어 이용되는 인쇄 기술은 스텝 앤 리피트 투영 시스템이다. 스캐너들이 또한 포토마스크 프린팅을 위해 이용된다. 이러한 포토레지스트 공정은 이러한 이미지 투영 시스템들의 어떤 것에 의해서도 실시될 수 있다.
도 2c에 도시된 바와 같이, 제 1 홀 패턴(230)이, 표준 0% 전송 크롬의 표준선량을 이용해 노광되는 통상적인 스텝퍼 또는 스캐너와 같은 이미지 투영 시스템의 미리 정렬되고 로드된 제 1 홀 패턴 레티클을 이용하여 발생된다. 제 1 홀 패턴(230)의 형성에 필요한 DUV 광원으로부터의 소정의 선량의 광을 발생시키는 데에 매우 적합한 조건은 다음과 같다.
a. 필요한 포토레지스트 물질로 코팅된 포커스/노광 매트릭스 샘플 웨이퍼를 형성한다.
b. 표준 레지스트 현상 사이클을 통하여 단계 a로부터 웨이퍼를 꺼낸다.
c. CD SEM 도량형 툴을 이용하여, 형성된 개구부의 치수를 측정한다.
d. 소정의 개구부의 사이즈에 대한 최적의 선량 및 포커스를 결정한다.
이후, 도 2d에 도시된 바와 같이, 이용되는 이미지 투영 시스템의 영역으로부터 웨이퍼(200)를 제거하지 않으면서, 이후의 인터커넥트 개구부(250)에 필요한 폭을 갖는 개구부(240)를 형성하기 위해 노광되는 미리 정렬 및 로드되는 역 인터커넥트 패턴 레티클로부터 50%의 전송 크롬의 표준 선량을 이용하여, 역 인터커넥트 패턴이 발생된다(도 2h 참조). 인터커넥트 개구 패턴의 형성에 필요한 DUV 광원으로부터 소정 선량의 광을 발생시키기 위한 매우 적합한 조건은 다음과 같다.
a. 필요한 포토레지스트 물질로 코팅된 포커스/노광 매트릭스 샘플 웨이퍼를 형성한다.
b. 50%의 송신 크롬 레티클을 이용하여, 표준 레지스트 현상 사이클을 통하여 단계 a로부터 웨이퍼를 꺼낸다.
c. CD SEM 도량형 툴을 이용하여, 형성된 개구부의 치수를 측정하고, 원자력(atomic force) 현미경 툴을 이용하여 깊이를 측정한다.
d. 소정의 개구부의 사이즈에 대한 최적의 선량 및 포커스를 결정한다.
본 발명의 다른 실시예에서는, 홀 패턴과 역 인터커넥트 패턴 레티클이 단일 레티클 내에 결합된다. 좀 더 구체적으로, 0% 전송(불투명), 50% 전송(반투명) 및 100% 전송(투명) 크롬 영역을 포함하는 결합 개구부 및 역 인터커넥트 패턴 레티클이 제공된다. 단일 레티클 구조를 이용하여, 소정의 스텝퍼 또는 스캐너 레티클의 정렬 에러를 제거할 뿐 아니라, 여분의 레티클의 로드 및 웨이퍼 노광 단계를 없앨수 있다.
다음으로, 웨이퍼는 표준 후 노광 베이크(PEB)을 받는데, 이는 주로 레지스트 에지에 있어서의 리지(ridge)를 줄임으로써 정상파 효과를 감소시키고, DUV 레지스트로의 공중 오염의 영향을 줄이기 위해 이용된다. 그리고, 레지스트는 통상적인 현상 기술을 이용하여 현상된다. 현상은 레지스트 처리에 있어서 중요한 단계로서, 레지스트 프로파일의 형상을 정의하고 인터커넥트층의 선폭을 제어하는 데에 중요한 역할을 한다. 마지막으로, 현상 후의 하드베이크가 표준 방법에 의해 수행되어, 나머지 레지스트 이미지들에, 이러한 경우에서는 에칭과 같은 이후의 공정 단계들을 견디어 내는 데에 필요한 접착력을 제공한다.
이후, 도 2e에 도시된 반도체 웨이퍼는 일련의 순차적인 에칭 단계를 받는다. 도 2f 내지 2h는 예시적인 순서를 설명한다. 본원에서 설명되는 초기 에칭 단계는, 예를 들어 반응성 이온 에칭(RIE), MERIE(자기적으로 강화된 RIE) 또는 ICP(유도 결합된 RF 플라즈마) 에칭 기술을 이용한 CF4, C2F6 또는 CHF2 기체 케미스트리와 같은 표준 이방성 에칭이다. 초기 에칭 단계는 도2f에 도시된 바와 같이 절연/유전층의 개구부의 깊이의 약 절반에 도달할 때 까지 계속된다.
이후, 에칭 케미스트리를 변경시켜, 50%의 레지스트 영역을 없애 도 2g에 도시된 구성을 생성시키기 위해, 레지스트의 선택비를 감소시킨다. 이는 표준 에칭을 이용하여 달성된다. 예를 들어, RIE, MERIE 또는 ICP 에칭 기술을 이용하여 주요 에칭 가스에 있어서의 O2와 Ar 가스비를 변경한다.
마지막 에칭 단계는 상기 설명한 바와 같이 이방성 에칭으로 돌아간다. 이는 에칭에 의해 홀의 깊이 전체를 완전하게 없앰으로써, 도 2h에 도시된 바와 같이 이후의 인터커넥트 라인을 위한 트렌치를 정의한다.
인터커넥트층(270)을 형성하기 위한 준비로서, 반도체 웨이퍼(200)로부터 포토레지스트 마스크(220)를 제거한다. 도 2h는 포토레지스트 마스크(220)를 제거한 후의 반도체 웨이퍼(200)의 단면도를 도시한다. 포토레지스트 마스크(220)는 그 포토레지스트 물질에 적절한 화학 용제에 의해 제거되거나, 기존의 "애싱" 공정을 이용하여 산소 플라즈마에서 포토레지스트 물질을 에칭함으로써 제거된다. 도 2i는 절연층(210)에 의해 형성된 노광된 표면을 갖는 반도체 웨이퍼(200)를 도시한다.
마지막으로, 도 2j에 도시된 바와 같이 절연층(210)에 의해 형성된 노광된 표면 상에 금속층을 증착한 다음, 도 2k에 도시된 바와 같이 전체 반도체 웨이퍼(200)의 표면을 평평하게 하기 위해 표준 화학 기계적인 연마(CMP)를 수행함으로써 인터커넥트층(270)이 형성된다. 이는 인터커넥트 라인을 형성하는 인터커넥트 충전 접촉 트렌치를 남긴다. 인터커넥트층(270)은 다음과 같은 금속 물질들, 즉 TiN 또는 TiW와 같은 장벽 금속 및 Al-Si-Cu, Al-Cu 또는 Cu와 같은 금속 합금으로 형성될 수 있다. 층(270)은, 반응성 증착, 반응성 스퍼터링, 단일 타겟 스퍼터링, PVD 또는 CVD 등을 이용하여 형성될 수 있다.
다음으로, 도 3은 본 발명의 제조 방법을 개략적으로 나타낸 흐름도이다. 기판(202) 상에 산화물 장벽층(210)을 형성하고(310), 레지스트층(220)을 그 위에 형성한다(320). 레지스트층(220)의 제 1 개구부 패턴(230)의 위치가 정의되고(330), 레지스트층(220)의 제 2 개구부 패턴(240)의 위치가 정의된다(340). 그리고, 패턴들(230 및 240)이 현상된다(350). 초기 에칭 단계(360)에 의해, 산화물층(260)이 하부에 50% 깊이까지 제거된다. 제 2 에칭 단계(370)에 의해, 50%의 포토레지스트 마스크가 제거된다. 제 3 에칭 단계(380)에 의해, 완전한 개구부 깊이(250)를 형성하여 인터커넥트 라인들을 위한 트렌치들을 정의한다. 이후, 웨이퍼(200)로부터 잔여 레지스트 물질이 제거된다(385). 마지막으로, 인터커넥트층이 내부 및 외부 장벽 금속층(270 및 280)의 형태로 웨이퍼(200)상에 적층된다(390). 이후, CMP에 의해 웨이퍼(200) 상에 평면이 형성된다(395).
본 발명의 단순화된 홀 인터커넥트 공정을 이용할 수 있는 다른 반도체 형성 순서는 이중 대머신 공정을 이용하는 것이다. 도 4a 내지 4h는 정렬된 개구를 갖는 다수의 산화물층들을 포함하는 다수층 구조를 형성하기 위해 본 발명에 따라 이용되는 이중 대머신 공정을 도시한다.
보다 상세히 설명하여, 도 4a는 실리콘 기판(402) 상에 증착된 PECVD 산화물 층(410) 상의, 소정의 에칭 패턴으로 현상되는 다기능 레지스트층(420)을 도시한다. 이후, PECVD 산화물층(410)이, 상기 설명한 바와 같이 표준 이방성 식각을 이용하여 에칭되어 개구부(412)를 형성한다. 도4b에 도시된 바와 같이, 이러한 에칭단계는 포토레지스트 마스크(420)를 제거한 다음, 개구부(412)가 원하는 깊이에 이를 때 까지 계속된다. 여기에서 이용되는 에칭 및 레지스트 제거 기술에 대해서는 상기에서 설명되었다.
이후, 도 4c 에 도시된 바와 같이, PECVD 산화물층(410) 상에 다수의 금속층, 외부층(430) 및 내부층(432)을 증착함으로써 인터커넥트층이 형성된다. 여기에서 제공되는 금속 조합은 Ti의 내부층과 Cu의 외부층이다. 그러나, 이전에 설명된 다른 금속 조합들이 이용될 수 있다. 외부층(430)은 표준 CMP를 실행하여 평탄화됨으로써, 에칭된 개구부(412) 내의 전체 반도체 웨이퍼(400) 상에서 평면을 달성한다. 인터커넥트층(270)은 본원에서 이전에 설명된 증착 기술들을 이용하여 형성될 수 있다.
도 4d에 도시된 바와 같이, 제 2 산화물층(450)이 이전의 금속화 단계에서 형성된 웨이퍼(400)의 외부 표면 상에 증착된다. 증착은 PECVD 기술에 증착된다. 그런 다음, 도 2c, 2d 및 2e에 도시된 층(220)과 유사한 다기능 포토레지스트층을 이용하여 바람직한 포토레지스트 에칭 패턴 현상 방식이 도 4e 및 4f에서 반복되어, 서로 다른 또는 유사한 소정의 구성을 갖는 개구부들(460, 462, 464 및 468) 또는 나머지 개구부들을 형성한다. 상기에서와 같이, 초기에 형성된 개구부가 이후의 인터커넥트 개구부들의 형성을 용이하게 하는 데에 필요한 치수를 갖는 것이 중요하다.
마지막으로, 제 2 금속화 단계를 수행하여 내부층(472) 및 외부층(470)을 증착한 다음, 도 4g 및 4h에 도시된 바와 같이 외부층(470)을 평탄화하는데, 이는 도 4c에 도시된 금속화 단계와 유사한 방식으로 수행된다.
지금까지, 본 발명의 바람직한 실시예를 이용하여 본 발명의 원리를 설명했지만, 당업자에게 있어서 본 발명이 이러한 원리를 벗어나지 않으면서 구성 및 세부 사항이 수정될 수 있음을 자명하다. 이러한 모든 수정은 첨부된 청구 범위에서 규정되는 정신 및 범위에 포함된다.
도 1a 내지 1i는 종래 기술의 방법들에 따른 여러 공정 단계들에서의 반도체 기판의 단면도들이다.
도 2a 내지 2k는 본 발명에 따른 여러 공정 단계들에서의 반도체 기판의 단면도들이다.
도 3은 도 2a 내지 2k에 도시된 공정의 상태들을 나타낸 흐름도이다.
도 4a 내지 4h는 이중 대머신(dual damascane) 공정을 이용하는 본 발명에 따른 대안적인 인터커넥트층 형성 방법의 단면도들이다.

Claims (20)

  1. 접촉 또는 비아층 상에 위치된 적어도 1개의 인터커넥트층을 갖는 반도체 웨이퍼 제조 방법으로서, 상기 접촉 또는 비아층은 서로에 대해 실질적으로 오프셋없이 정렬되는 다수의 패터닝된 개구부들을 가지며,
    (a) 실리콘 웨이퍼 기판과, 특정 양 및 파장의 UV 광을 레지스터 물질 상의 선택된 패턴으로 전송하는 광원과, 그리고 상기 선택된 광 패터닝 단계 동안 상기 실리콘 웨이퍼 기판이 위치되는 작업 공간을 제공하는 단계와;
    (b) 상기 실리콘 웨이퍼 기판 상에 상기 접촉 또는 비아층을 형성하는 단계와;
    (c) 상기 접촉 또는 비아층이 그 위에 형성되어 있는 실리콘 웨이퍼 기판을 상기 작업 공간 내로 유입시키는 단계와;
    (d) 상기 접촉 또는 비아층의 외부 표면 상에 본질적으로 단일의 다기능 마스킹 물질층으로 된 마스킹 층을 형성하는 단계와, 여기서 상기 마스킹 물질은 다수의 현상율을 가지며, 각 현상율은 상기 UV 광원에 의해 상기 레지스트 물질로 전송되는 패터닝된 광의 양 및 파장에 직접적으로 의존하며;
    (e) 상기 작업 공간 내에서 상기 반도체 웨이퍼를 제거하지 않으면서, 상기 광원으로부터 선택된 파장의 광의 양을, 상기 레지스트를 다양한 현상율로 선택된레지스트 패턴으로 현상하는 상기 선택된 위치들에 대한 상기 선택된 광 패턴으로 전송함으로써, 상기 마스킹층의 선택된 위치들에 다수의 레지스트 두께를 갖는 선택된 마스킹 패턴의 개구부들의 세트를 형성하는 단계와;
    (f) 서로에 대해 실질적으로 오프셋되지 않으면서 정렬되는 다수의 레지스트 두께들을 갖는 다수의 패터닝된 개구부들을 형성하기 위하여, 상기 선택된 개구부 위치들의 세트에 있어서의 상기 선택된 레지스트 패턴들의 상기 접촉 또는 비아층을 에칭하는 단계와;
    (g) 상기 마스킹층을 제거하는 단계와; 그리고
    (h) 서로 실질적으로 오프셋되지 않으면서 정렬되는 상기 선택된 개구부 위치들 내의 상기 접촉 또는 비아층들 상에 상기 인터커넥트층을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    상기 다기능 마스킹 물질은 DUV 포토레지스트 물질을 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서,
    상기 DUV 포토레지스트 물질은 포지티브 또는 네거티브 톤의 DUV 포토레지스트 물질을 포함하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서,
    상기 접촉 또는 비아층은 절연 또는 유전층을 포함하고, 상기 인터커넥트층은 금속 또는 금속 복합물층을 포함하는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서,
    상기 작업 공간 내에서 마스킹 물질의 선택된 위치들에 선택된 마스킹 패턴들로 다수의 개구부들을 형성하는 단계는, 상기 마스킹층의 상기 접촉 또는 비아층에 개구부들을 형성하기 위해 상기 마스킹층을 제 1 마스킹 패턴에 노광시키는 단계와, 그리고 상기 마스킹층의 상기 접촉 또는 비아층에 상기 개구부들을 형성하기 위해 상기 마스킹층을 제 2 마스킹 패턴에 노광시키는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제 5 항에 있어서,
    상기 제 2 마스킹 패턴은 상기 마스킹층의 두께 보다 적은 깊이에 있는 상기 접촉 또는 비아층에 개구부를 형성하도록 설계되는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서,
    상기 선택된 마스킹 패턴은, 인터커넥트 라인들이 이후 형성될 영역 상의 레지스트의 두께 보다 적은 깊이 및 어떠한 인터커넥트 라인들도 이후 형성되지 않는 영역에 대한 깊이에서의 상기 포토레지스트층 내의 완전하게 열린 접촉들 또는 비아들을 포함하며, 상기 어떠한 인터커넥트 라인들로 이후 형성되지 않는 영역에 대한 깊이는 상기 열린 접촉들 또는 비아들의 깊이 이상인 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서,
    상기 포토마스크를 통해 전송되는 UV 광을 변경하는 상기 포토마스크의 전송 크롬의 전송 퍼센티지를 변경함으로써, 상기 포토레지스트층에 생성되는 포토레지스트 패턴의 깊이를 직접적으로 변경하는 단계를 더 포함하는 것을 특징으로 하는방법.
  9. 제 1 항에 있어서,
    상기 작업 공간은 스텝퍼 또는 스캐너 또는 스탭 앤 리피트 투영 시스템 내에 위치되는 것을 특징으로 하는 방법.
  10. 제 8 항에 있어서,
    선택된 마스킹 패턴들로 상기 마스킹층 내의 선택된 위치들에 개구부들의 세트를 형성하는 단계는, 광원으로부터 선택된 광 파장을 갖는 제 1 광량을 제 1 선택된 광 패턴의 제 1 레티클을 통해 상기 선택된 위치 사이트로 전송하는 단계와, 그리고 상기 작업 공간으로부터 상기 반도체 웨이퍼를 제거하지 않으면서, 광원으로부터 선택된 광 파장을 갖는 제 2 광량을 제 2 선택된 광 패턴의 제 2 레티클을 통해 상기 선택된 위치 사이트로 전송하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 포토마스크 형성을 위한 이미지 투영 시스템을 이용하여, 접촉 또는 비아층상에 위치된 적어도 1개의 인터커넥트층을 갖는 반도체 웨이퍼를 제조하는 방법으로서, 상기 접촉 또는 비아층은 서로에 대해 실질적으로 오프셋없이 정렬되는 다수의 패터닝된 개구부들을 가지며,
    (a) 실리콘 웨이퍼 기판과, 특정 양 및 파장의 UV 광을 레지스터 물질 상의 선택된 패턴으로 전송하는 광원과, 그리고 상기 선택된 광 패터닝 단계 동안 상기 실리콘 웨이퍼 기판이 위치되는 작업 공간을 정의하는 상기 포토마스크 형성을 위한 이미지 투영 시스템을 제공하는 단계와;
    (b) 상기 실리콘 웨이퍼 기판 상에 상기 접촉 또는 비아층을 형성하는 단계와;
    (c) 상기 접촉 또는 비아층이 그 위에 형성되어 있는 실리콘 웨이퍼 기판을 상기 작업 공간 내로 유입시키는 단계와;
    (d) 상기 접촉 또는 비아층의 외부 표면 상에 본질적으로 단일의 다기능 마스킹 물질층으로 된 마스킹 층을 형성하는 단계와, 여기서 상기 마스킹 물질은 다수의 현상율을 가지며, 각 현상율은 상기 UV 광원에 의해 상기 레지스트 물질로 전송되는 패터닝된 광의 양 및 파장에 직접적으로 의존하며;
    (e) 상기 작업 공간 내에서 상기 반도체 웨이퍼를 제거하지 않으면서, 상기광원으로부터 선택된 파장의 광의 양을, 상기 레지스트를 다양한 현상율로 선택된 레지스트 패턴으로 현상하는 상기 선택된 위치들에 대한 상기 선택된 광 패턴으로 전송함으로써, 상기 마스킹층 내의 선택된 위치들에 다수의 레지스트 두께를 갖는선택된 마스킹 패턴의 개구부들의 세트를 형성하는 단계와;
    (f) 서로에 대해 실질적으로 오프셋되지 않으면서 정렬되는 다수의 레지스트두께들을 갖는 다수의 패터닝된 개구부들을 형성하기 위하여, 상기 선택된 개구부위치들의 세트에 있어서의 상기 선택된 레지스트 패턴들의 상기 접촉 또는 비아층을 에칭하는 단계와;
    (g) 상기 마스킹 물질층을 제거하는 단계와; 그리고
    (h) 서로 실질적으로 오프셋되지 않으면서 정렬되는 상기 선택된 개구부 위치들 내의 상기 접촉 또는 비아층들 상에 상기 인터커넥트층을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서,
    상기 다기능 마스킹 물질은 DUV 포토레지스트 물질을 포함하는 것을 특징으로 하는 방법.
  13. 제 12 항에 있어서,
    상기 DUV 포토레지스트 물질은 포지티브 또는 네거티브 톤의 DUV 포토레지스트 물질을 포함하는 것을 특징으로 하는 방법 .
  14. 제 11 항에 있어서,
    상기 접촉 또는 비아층은 절연 또는 유전층을 포함하고, 상기 인터커넥트층은 금속 또는 금속 복합물층을 포함하는 것을 특징으로 하는 방법.
  15. 제 11 항에 있어서,
    상기 작업 공간 내에서 마스킹 물질의 선택된 위치들에 선택된 마스킹 패턴들로 다수의 개구부들을 형성하는 단계는, 상기 마스킹층의 상기 접촉 또는 비아층에 개구부들을 형성하기 위해 상기 마스킹층을 제 1 마스킹 패턴에 노광시키는 단계와, 그리고 상기 마스킹층의 상기 접촉 또는 비아층에 상기 개구부들을 형성하기위해 상기 마스킹층을 제 2 마스킹 패턴에 노광시키는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 제 15 항에 있어서,
    상기 제 2 마스킹 패턴은 상기 마스킹층의 두께 보다 적은 깊이에 있는 상기접촉 또는 비아층에 개구부를 형성하도록 설계되는 것을 특징으로 하는 방법.
  17. 제 11 항에 있어서,
    상기 선택된 마스킹 패턴은, 인터커넥트 라인들이 이후 형성될 영역 상의 레지스트의 두께 보다 적은 깊이 및 어떠한 인터커넥트 라인들도 이후 형성되지 않는 영역에 대한 깊이에서의 상기 포토레지스트층 내의 완전하게 열린 접촉들 또는 비 아들을 포함하며, 상기 어떠한 인터커넥트 라인들로 이후 형성되지 않는 영역에 대한 깊이는 상기 열린 접촉들 또는 비아들의 깊이 이상인 것을 특징으로 하는 방법.
  18. 제 11 항에 있어서,
    상기 포토마스크를 통해 전송되는 UV 광을 변경하는 상기 포토마스크의 전송크롬의 전송 퍼센티지를 변경함으로써, 상기 포토레지스트층에 생성되는 포토레지스트 패턴의 깊이를 직접적으로 변경하는 단계를 더 포함하는 것을 특징으로 하는방법.
  19. 제 11 항에 있어서,
    상기 작업 공간은 스텝퍼 또는 스캐너 또는 스탭 앤 리피트 투영 시스템 내에 위치되는 것을 특징으로 하는 방법.
  20. 제 18 항에 있어서,
    선택된 마스킹 패턴들로 상기 마스킹층 내의 선택된 위치들에 개구부들의 세트를 형성하는 단계는, 광원으로부터 선택된 광 파장을 갖는 제 1 광량을 제 1 선택된 광 패턴의 제 1 레티클을 통해 상기 선택된 위치 사이트로 전송하는 단계와, 그리고 상기 작업 공간으로부터 상기 반도체 웨이퍼를 제거하지 않으면서, 광원으로부터 선택된 광 파장을 갖는 제 2 광량을 제 2 선택된 광 패턴의 제 2 레티클을 통해 상기 선택된 위치 사이트로 전송하는 단계를 포함하는 것을 특징으로 하는 방법.
KR10-1998-0000706A 1997-01-22 1998-01-13 단순화된홀인터커넥트공정 KR100470181B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/786,695 US5869395A (en) 1997-01-22 1997-01-22 Simplified hole interconnect process
US8/787,695 1997-01-22
US08/786,695 1997-01-22

Publications (2)

Publication Number Publication Date
KR19980070475A KR19980070475A (ko) 1998-10-26
KR100470181B1 true KR100470181B1 (ko) 2005-05-19

Family

ID=25139343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0000706A KR100470181B1 (ko) 1997-01-22 1998-01-13 단순화된홀인터커넥트공정

Country Status (3)

Country Link
US (1) US5869395A (ko)
JP (1) JPH10209161A (ko)
KR (1) KR100470181B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510961B2 (en) * 1997-02-14 2009-03-31 Micron Technology, Inc. Utilization of energy absorbing layer to improve metal flow and fill in a novel interconnect structure
US5985753A (en) * 1998-08-19 1999-11-16 Advanced Micro Devices, Inc. Method to manufacture dual damascene using a phantom implant mask
TW406369B (en) * 1998-12-18 2000-09-21 United Microelectronics Corp Method for manufacturing damascene
US6080654A (en) * 1999-08-20 2000-06-27 Advanced Micro Devices, Inc. Simplified method of forming self-aligned vias in a semiconductor device
US6211061B1 (en) 1999-10-29 2001-04-03 Taiwan Semiconductor Manufactuirng Company Dual damascene process for carbon-based low-K materials
US6551923B1 (en) * 1999-11-01 2003-04-22 Advanced Micro Devices, Inc. Dual width contact for charge gain reduction
US6355399B1 (en) 2000-01-18 2002-03-12 Chartered Semiconductor Manufacturing Ltd. One step dual damascene patterning by gray tone mask
US6284606B1 (en) 2000-01-18 2001-09-04 Chartered Semiconductor Manufacturing Ltd Process to achieve uniform groove depth in a silicon substrate
US6306769B1 (en) * 2000-01-31 2001-10-23 Advanced Micro Devices Use of dual patterning masks for printing holes of small dimensions
JP2002026122A (ja) * 2000-07-04 2002-01-25 Sony Corp 半導体装置の製造方法
US6576543B2 (en) * 2001-08-20 2003-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively depositing diffusion barriers
JP2003109943A (ja) * 2001-09-28 2003-04-11 Mitsubishi Electric Corp パターン形成方法
US6903446B2 (en) * 2001-10-23 2005-06-07 Cree, Inc. Pattern for improved visual inspection of semiconductor devices
US6461887B1 (en) * 2002-01-03 2002-10-08 Chartered Semiconductor Manufacturing Ltd. Method to form an inverted staircase STI structure by etch-deposition-etch and selective epitaxial growth
US6948619B2 (en) * 2002-07-05 2005-09-27 Taiwan Semiconductor Manufacturing Co., Ltd Reticle pod and reticle with cut areas
CN100435331C (zh) * 2003-01-17 2008-11-19 迈克罗泰克微技术有限公司 微系统的制造方法
TWI220774B (en) * 2003-11-03 2004-09-01 Univ Nat Sun Yat Sen Method for patterning low dielectric constant film and method for manufacturing dual damascene structure
KR100593745B1 (ko) * 2004-12-17 2006-06-28 삼성전자주식회사 캐패시터의 스토리지 노드 형성방법
KR100640952B1 (ko) * 2004-12-29 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
US7396755B2 (en) * 2005-05-11 2008-07-08 Texas Instruments Incorporated Process and integration scheme for a high sidewall coverage ultra-thin metal seed layer
US7332425B2 (en) * 2005-05-11 2008-02-19 Texas Instruments Incorporated Simultaneous deposition and etch process for barrier layer formation in microelectronic device interconnects
KR100664807B1 (ko) * 2005-08-26 2007-01-04 동부일렉트로닉스 주식회사 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
US20090275972A1 (en) * 2006-04-19 2009-11-05 Shuji Uemura Minimally-invasive methods for implanting obesity treatment devices
CN103515228B (zh) * 2012-06-18 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758305A (en) * 1986-03-11 1988-07-19 Texas Instruments Incorporated Contact etch method
JP2694097B2 (ja) * 1992-03-03 1997-12-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 反射防止コーティング組成物
DE59209764D1 (de) * 1992-05-20 1999-12-09 Ibm Verfahren zum Erzeugen einer mehrstufigen Struktur in einem Substrat
US5288660A (en) * 1993-02-01 1994-02-22 Avantek, Inc. Method for forming self-aligned t-shaped transistor electrode
JPH08107143A (ja) * 1994-10-03 1996-04-23 Toshiba Corp 多層配線層の形成方法
US5691238A (en) * 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Subtractive dual damascene

Also Published As

Publication number Publication date
JPH10209161A (ja) 1998-08-07
KR19980070475A (ko) 1998-10-26
US5869395A (en) 1999-02-09

Similar Documents

Publication Publication Date Title
KR100470181B1 (ko) 단순화된홀인터커넥트공정
US7883834B2 (en) Method for forming pattern
US7579137B2 (en) Method for fabricating dual damascene structures
US5753417A (en) Multiple exposure masking system for forming multi-level resist profiles
US5023203A (en) Method of patterning fine line width semiconductor topology using a spacer
EP0773477B1 (en) Process for producing a phase shift photomask
CN111708250B (zh) 利用单次曝光形成多层图案的具有三种状态的光掩模
US20090111061A1 (en) Methods of Minimizing Etch Undercut and Providing Clean Metal Liftoff
KR20000028683A (ko) 기판상의 특징부 형성 방법, 트렌치 및 비아 제조 방법, 자기 정렬된 도선 및 상호 접속체 제조 방법
US6509137B1 (en) Multilayer photoresist process in photolithography
EP1045289A2 (en) A lithographic process having sub-wavelength resolution
US8815475B2 (en) Reticle carrier
US20050031967A1 (en) Photomask, method for fabricating a pattern and method for manufacturing a semiconductor device
JPH11233411A (ja) 半導体装置の製造方法
US7399709B1 (en) Complementary replacement of material
US20030108803A1 (en) Method of manufacturing phase shift mask, phase shift mask and apparatus
US6582856B1 (en) Simplified method of fabricating a rim phase shift mask
TWI283012B (en) Sandwich photoresist structure in photolithographic process
US6015640A (en) Mask fabrication process
US20070069387A1 (en) Semiconductor device and method of forming the same
JP2000221660A (ja) マスク構造体の製造方法
JPH08297357A (ja) エッジ強調型位相シフトマスクの製造方法
JP3475309B2 (ja) 位相シフトフォトマスクの製造方法
KR100365559B1 (ko) 반도체소자의 제조방법
US6348288B1 (en) Resolution enhancement method for deep quarter micron technology

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee