KR20000028683A - 기판상의 특징부 형성 방법, 트렌치 및 비아 제조 방법, 자기 정렬된 도선 및 상호 접속체 제조 방법 - Google Patents

기판상의 특징부 형성 방법, 트렌치 및 비아 제조 방법, 자기 정렬된 도선 및 상호 접속체 제조 방법 Download PDF

Info

Publication number
KR20000028683A
KR20000028683A KR1019990039566A KR19990039566A KR20000028683A KR 20000028683 A KR20000028683 A KR 20000028683A KR 1019990039566 A KR1019990039566 A KR 1019990039566A KR 19990039566 A KR19990039566 A KR 19990039566A KR 20000028683 A KR20000028683 A KR 20000028683A
Authority
KR
South Korea
Prior art keywords
photoresist layer
layer
forming
mask
opening
Prior art date
Application number
KR1019990039566A
Other languages
English (en)
Other versions
KR100323161B1 (ko
Inventor
후루카와도시하루
하키마크씨
홀메스스티븐제이
호락데이비드브이
라비덕스폴에이
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20000028683A publication Critical patent/KR20000028683A/ko
Application granted granted Critical
Publication of KR100323161B1 publication Critical patent/KR100323161B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 마이크로칩의 제조 공정중에서 개선된 비아 및 트렌치 형성 방법을 제공한다. 본 발명에 따르면, 하부 레지스트층이 상부 포토레지스트층에 형성된 개구부에서만 노광되도록 특별히 선택된 두 레지스트층의 사용 및 그 레지스트층들의 노광에 의해서, 포토리쏘그래피 공정이 수행되는 동안에 비아 및 트렌치가 자기 정렬된다. 이러한 자기 정렬은 매우 효과적인 결상 개선 기법을 사용하기 위해서 연장된(elongated) 형태로 인쇄(print)될 수 있다. 또한, 본 발명은 하나의 에칭 단계에서 비아와 트렌치를 동시에 형성함으로써, 비아 및 트렌치의 형성 과정을 간소화한 방법을 제공한다. 본 발명의 다른 실시예에서는, 결상 개선 기법에 의한 인쇄 등에 의해서 환형 (looped) 또는 연계형(linked) 결상을 잘라서 개별적인 피쳐를 형성할 수도 있다.

Description

자기 정렬된 피쳐 형성 방법{A METHOD FOR FORMING SELF-ALIGNED FEATURES}
본 발명은, 전반적으로 반도체 마이크로칩(microchips)의 설계 및 제조에 관한 것으로서, 보다 상세하게는, 반도체 마이크로칩의 구성요소들 간에 전기적인 접촉을 형성하는 방법에 관한 것이다.
반도체 마이크로칩은 일상적인 삶에 편재되어 있다. 마이크로칩은 컴퓨터에서 두드러지게 눈에 띄지만, 차고 문의 개폐기로부터 어린이의 장난감에 이르기까지 모든 것에서 존재한다. 그런 마이크로칩은 사실상 미국의 모든 사람, 그리고 세계 곳곳의 대부분 사람들에 대한 일상의 극히 중요한 부분으로 자리잡았다.
마이크로칩은 실리콘(silicon) 또는 다른 반도체 재료로 만들어진다. 실리콘의 특정 영역 내에 불순물을 선택적으로 주입하고, 그 실리콘의 상부에 다른 재료를 선택적으로 침착 및 제거함으로써, 실리콘 칩상에는 회로가 형성될 것이다. 칩은 포토리쏘그래피(photolithography)라고 알려진 공정을 이용해서 제조된다. 포토리쏘그래피는, 칩 표면의 특정 영역에서 선택적으로 화학 반응이 일어나도록, 칩의 표면에 화학 재료를 도포하고, 그 표면을 방사선(통상적으로, 신중히 선택된 파장의 광)에 노광하는 공정으로 이루어진다. 이러한 목적을 위해 포토레지스트(photoresist) 또는 간단하게 레지스트(resist)라고 불리우는 특별한 화합물이 만들어졌다. 상이한 레지스트는 화학적 그리고 물리적으로 상이한 특성을 가지며, 상이한 광의 파장에 감응된다. 레지스트의 일정 부분에만 방사선이 조사되도록 칩의 표면을 차폐해서(masking), 화학반응이 일어나는 위치를 조절한다. 이러한 화학 반응에 의해서 칩 표면의 특정 부분이 제거되거나 한정된다. 이러한 일련의 처리 과정에 의해서 전기적으로 연결된 소자의 특정층, 예를 들어, 트랜지스터(transistor) 및 캐패시터(capacitor)와 같은 소자의 특정층이 형성될 수 있다.
칩의 각 층은 다양한 방법에 의해서 전기적으로 연결될 것이다. 칩의 특정층을 전기적으로 연결하는 한 가지 방법으로는, 칩의 표면상에 금속 배선이 형성되도록 칩의 표면 위에 금속을 선택적으로 침착 및 제거함으로써, 회로 구성 요소를 전기적으로 연결하는 방법을 들 수 있다. 이러한 공정에 따르면, 칩의 표면 위에 금속 박막(통상적으로, 알루미늄(aluminum))을 침착시키고 나서, 그 금속 박막의 표면 위에 레지스트층을 형성한 다음, 레지스트상에 비교적 폭이 좁은 배선 패턴을 노광시키는 마스크(mask)를 사용해서 그 레지스트 층을 적절한 파장의 광에 노광시킨다. 그리고 나서, 그 레지스트를 현상하고, 그 레지스트가 노광된 부분의 알루미늄만 남기고 나머지는 에칭한다. 이 알루미늄 패턴이 그 칩의 특정층에 대한 전기적 연결 배선으로 된다.
칩의 한 층을 전기적으로 연결하는 새로운 방법은 대머신(damascene) 공정이라고 알려져 있다. 대머신 공정에 따르면, 칩의 표면 위에 실리콘 이산화물층(silicon dioxide layer)을 성장시킨다. 그 실리콘 이산화물층에 레지스트층을 형성한다. 그리고 나서, 상호 연결 배선의 적절한 패턴이 형성되도록 그 레지스트층을 노광한 다음, 그 노광된 레지스트층을 현상한다. 이어서, 레지스트층을 통해서 노출되는 실리콘 이산화물층을 에칭하는데, 이러한 에칭에 의해서 그 층에 대한 상호 연결 배선이 형성될 트렌치가 실리콘 이산화물층에 형성된다. 그 다음 칩의 표면위에 금속(통상적으로, 알루미늄, 구리(copper) 또는 텅스텐(tungsten))을 침착시켜, 트렌치(trench)를 매립한다. 그리고 나서 그 트렌치들에 매립된 금속을 제외한 나머지 금속이 칩의 표면으로부터 제거되도록 금속을 평탄화한다. 그 결과, 트렌치에 금속이 매립되어 상호 연결 배선(interconnection)의 패턴이 형성된다. 수평적인 연결 배선은, 일반적으로 도선(wire)이라고 불린다. 통상적인 칩은 한 층의 소자 및 그러한 소자들을 연결한 다층의 도선을 포함한다.
마이크로칩은 단일 도전층으로 이루어질 수도 있지만, 실제로 오늘날과 같이 기술적으로 진일보한 세상에서 만족할만한 칩 기능을 얻기 위해서는 몇 개의 층이 필요하다. 통상적으로 마이크로 칩의 층들은, 한 층이 다른 층의 동작에 의해서 간섭받지 않도록 실리콘 산화물 또는 다른 유전체에 의해서 분리된다. 그러나, 칩의 이러한 층들은 실리콘 산화물을 통해 적절한 위치에서 전기적으로 연결되어야만 한다. 만일 그렇지 않으면, 각각 개별적인 층들은 다른 층들과 절연된 상태로 존재해서, 칩이 정확히 작동되지 못한다.
칩에 구비된 층들을 연결하기 위해서, 도전층들을 분리하는 실리콘 산화물이 관통되어야만 하고, 적절한 방법에 의해서 그 층들의 구성요소는 전기적으로 연결되어야만 한다. 칩에 구비된 층들을 전기적으로 연결하는 한 가지 일반적인 방법은, 이중 대머신 기법(dual damascene method)이다. 이 기법이 이중 대머신 공정이라고 알려져 있는 것은, 칩에 구비된 특정 층의 상부에서 구성요소가 전기적으로 연결되도록 도전층을 만드는 데 사용되는 상술한 대머신 공정이 이 기법과 유사하기 때문이다. 제 1 단계에서는 상술한 바와 같이 도선용으로 실리콘 산화물에 트렌치를 형성한다. 제 2 단계에서는 하부 칩층까지 실리콘 산화물을 관통하는 개구부를 형성한다. 그 개구부는 상술한 바와 같이, 레지스트를 도포하고, 마스킹, 노광, 현상 및 에칭하는 과정에 의해서 형성된다. 실리콘 이산화물층을 관통하는 개구부는 일반적으로 비아(via)라고 불린다. 통상적으로 비아는 사각형 마스크 결상을 사용해서 형성되는데, 회절 효과(diffraction effects)로 인해서 포토레지스트상에는 원형으로 인쇄된다. 비아를 인쇄하는 등에 사용되는 사각형 마스크 결상은, 포토리쏘그래피에서 사용되는 대부분의 결상 개선 기법에 적합하지 않는데, 그 이유는 그러한 기법들이 가장 효과적으로 작용하기 위해서 연장된 결상(elongated image)을 필요로하기 때문이다. 레지스트의 현상 및 실리콘 산화물의 에칭을 수행한 후, 칩의 표면 위에 도전체(통상적으로, 알루미늄, 구리 또는 텅스텐)를 침착하여, 비아 및 트렌치를 충진한다. 비아 내의 도전체는 스터드(studs) 또는 상호 연결 배선(interconnects)이라고 불리는 수직 구조체를 형성하는데, 그 수직 구조체는 실리콘 산화물을 관통해서 연장되어, 실리콘 산화물의 위에 있는 구성요소를 실리콘 산화물의 아래에 있는 구성요소로 전기적으로 연결한다. 상호 연결 배선이 정확히 동작하기 위해서는, 연결하고자 하는 에칭층상의 적절한 회로 요소와 상호 연결 배선이 정확히 접촉되어야 한다. 통상적으로, 비아는 실리콘 산화물을 관통해서 인접하는 층들에 형성된 두 트렌치 사이에 연장되도록 만들어져야만 한다.
마이크로칩에 구비된 층들을 전기적으로 연결하는 이중 대머신 기법에서는, 비아 및 트렌치의 정밀한 정렬(alignment)이 요구된다. 그와 같은 비아 및 트렌치의 적절한 정렬을 보장하기 위해서 용인되는 허용오차로 인해서 칩상에서 얻어질 수 있는 집적도가 제한된다. 비아 및 트렌치를 제조하는 종래의 통상적인 방법에서는, 제조 공정에서 단계를 분리해서, 먼저 트렌치를 형성한 다음 비아를 형성한다. 이때, 트렌치와 비아를 형성하는 각 단계별로, 레지스트를 도포하고, 마스크로 가리고(masking), 표면을 노광하고, 레지스트를 현상하고 나서 그 표면을 에칭하는 부단계(substep)들이 반드시 필요하다.
칩상의 공간을 보다 효율적으로 사용하기 위해서는, 비아 및 트렌치의 정렬을 개선하도록 고려한 새로운 공정이 필요하다. 그 개선된 정렬 방법은, 칩상에 작고, 연장되지 않은(non-elongated) 비아를 만들면서도, 비아를 인쇄하는데 사용되는 전형적인 결상 개선 기법이 활용될 수 있어야만 한다. 또한, 제조 공정을 간소화하고 제조 원가를 감소시키기 위해서는, 비아 및 트렌치를 만드는 데 필요한 공정 단계를 줄일 수 있는 새로운 공정이 필요하다.
배경 기술 분야에서 발견되는 상술한 문제점을 극복하기 위해서, 본 발명에서는 자기 정렬된 비아 및 트렌치를 형성하는 방법을 제공한다. 본 발명은 두 개의 레지스트층을 사용해서 자기 정렬된 비아 및 트렌치를 만드는데, 한 층으로 그 밑에 있는 층을 차폐하므로, 비아는 트렌치가 인쇄되어 있는 곳에서만 인쇄될 것이다.
비아 및 트렌치는, 어떤 다른 층의 표면위에 특별히 선택되어 적층된 두 개의 레지스트층에 의해서 자기 정렬된다. 상부 레지스트층(트렌치를 패터닝하는데 사용되는)이 노광된 곳에서만 하부 레지스트층(비아를 패터닝하는 데 사용되는)도 노광된다. 그 결과, 비아는 트렌치가 형성될 곳에서만 만들어질 것이다. 비아 및 트렌치는 자기 정렬되기 때문에, 비아 및 트렌치가 정확히 교차하도록 하는데 요구되는 오차에 대한 여유(margin)가 보다 감소되므로, 칩의 집적도를 높이고 그것을 제조하기 위한 칩 설계를 보다 능률적으로 할 수 있다. 자기 정렬로 인해서 비아를 형성하는데 연장된 결상(elongated image)을 사용할 수 있어서, 비아를 인쇄하는데 결상 개선 기법의 사용이 가능해진다. 또한, 본 발명은 한 번의 에칭 단계만으로 비아와 트렌치를 동시에 형성할 수 있는, 보다 능률적인 칩 제조 과정을 제공한다.
본 발명은 교번 위상 전이 레티클(alternating phase shift reticles) 및 축이탈 조명(off-axis illumination)과 같이 보다 효과적인 결상 개선 기법을 사용해서 밀도를 증가시킬 수 있으므로, 도선과 접촉부(contacts)간이 단락(short)으로 발생되는 불량에 대한 위험이 없이 인접한 트렌치 사이의 간격이 감소된다. 또한, 본 발명은 비아 패턴의 형성에 있어서 결상 개선 기법을 사용할 수 있어서 고밀도를 달성할 수 있다. 통상적으로, 결상 개선 기법의 적용되지 못하는 절연된 사각 형태(isolated square shapes)로 인쇄되었었으나, 본 발명에 따라서 형성된 비아는 연장된 패턴으로 형성될 것이며, 그 연장된 패턴은 위상 전이(phase shift), 혼성 레지스트(hybrid resist), 및/또는 축이탈 조명 기법(off-axis illumination techiques)의 사용으로 개선될 것이다.
본 발명은 상호 연결 배선이 도선까지 자기 정렬되기 때문에, 단락(short)의 우려(憂慮)로 인한 밀도 제한을 극복한다. 따라서, 도선간의 간격이 감소될 것이다. 또한 본 발명은, 비아 및 트렌치가 자기 정렬되므로, 개방 회로의 형성이나 비아 및 트렌치의 오정렬(misalignment)로 인한 접촉 영역의 감소를 방지할 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 방법을 도시한 도면,
도 2는 본 발명의 바람직한 실시예에 따라서 처리중인 기판의 단면도,
도 3은 본 발명의 바람직한 실시예에 따라서 처리중인 기판의 평면도,
도 4는 본 발명의 바람직한 실시예에 따라서 처리중인 기판의 평면도,
도 5는 본 발명의 바람직한 실시예에 따라서 처리중인 기판의 평면도,
도 6은 본 발명의 바람직한 실시예에 따라서 처리중인 기판의 단면도,
도 7은 본 발명의 바람직한 실시예에 따라서 처리중인 기판의 단면도,
도 8은 본 발명의 바람직한 실시예에 따라서 처리중인 기판의 단면도,
도 9는 본 발명의 제 2 실시예에 따라서 처리중인 기판의 평면도,
도 10은 본 발명의 제 2 실시예에 따라서 처리중인 기판의 단면도,
도 11은 본 발명의 제 2 실시예에 따라서 처리중인 기판의 단면도,
도 12는 본 발명의 제 2 실시예에 따라서 처리중인 기판의 평면도,
도 13은 본 발명의 제 2 실시예에 따라서 처리중인 기판의 평면도,
도 14는 본 발명의 제 2 실시예에 따라서 처리중인 기판의 단면도,
도 15는 본 발명의 제 2 실시예에 따라서 처리중인 기판의 단면도,
도면의 주요 부분에 대한 부호의 설명
200, 1802 : 기판부(substrate portion)
205 : 하부 포토레지스트층(lower photoresist layer)
210 : 상부 포토레지스트층(upper photoresist layer)
215 : 유전체층(dielectric layer)
217 : 실리콘 기판(silicon substrate)
310, 320, 330, 340, 350 : 라인(lines)
410, 420, 430, 435, 440, 445, 450, 1910, 1915, 1920 : 영역(regions)
510, 520, 530, 535, 540, 545, 550 : 영역(areas)
730, 735 : 비아(vias)
737, 738, 739 : 트렌치(trench)
794, 796, 837, 838, 839 : 도선(wires)
830, 835 : 상호 연결 배선(interconnections)
1804 : 폴리실란 레지스트층
1806 : 혼성 레지스트층
1808 : 홈
1950 : 불연속 홈
본 발명은 마이크로칩 제조 중에 비아(via) 및 트렌치(trench)를 형성하는 개선된 방법을 제공한다. 본 발명에 따르면, 특별히 선택된 두 개의 포토레지스트층을 사용하고, 그 레지스트들을 상이한 파장에서 노광함으로써, 포토리소그래피(photolithography) 공정이 수행되는 동안 비아 및 트렌치가 자기 정렬된다. 이 자기 정렬은 특히 유용한 결상 개선 기술을 사용할 수 있는 연장된 형태로 비아를 인쇄할 수 있다. 본 발명은 한 번의 에칭 공정에 의해서 비아 및 트렌치를 모두 동시에 형성하는, 간단한 비아 및 트렌치 형성 과정을 더 제공한다.
비아 및 라인(lines)을 교차시켜서 형성하는 통상적인 방법은, 칩 상의 공간을 불필요하게 낭비하고, 칩의 성능을 저하시킨다. 또한, 표준 제조에 따라 비아를 형성하는 데 사용되는 포토리소그래피 공정은, 마이크로칩 회로 요소의 치수를 계속해서 감소시키는 중대한 한계에 직면한다. 레이라이 모델(Rayleigh model)인 『해상도 = K*(노광 파장)/(노광 장치의 구경 수치)』에서, K에 대한 값이 작을수록 해상도는 높아진다. K는 광학계의 품질과 결상을 패터닝(patterning)하는 데 사용되는 공정의 유형에 따라서 달라진다. 비아와 같은 회로 요소의 치수가 줄어들수록, 포토리소그래피 공정의 한계가 드러났다.
포토리소그래피 공정의 한계는 결상 개선 기술을 사용에 의해서 연장되었다. 상술한 바와 같이, 통상적으로, 포토레지스트상에 원형으로 인쇄되는 사각 마스크 결상을 사용해서 비아를 인쇄한다. 통상적으로 림-전이 위상 전이 레티클(rim-shift phase shift reticles) 또는 감쇠 위상 전이 레티클(attenuated phase shift reticles)을 사용해서 비아용 공기 결상(aerial image)을 개선한다. 이러한 기법들은 비아의 공기 결상을 어느 정도 개선시키지만, 교번(레벤슨(Levenson)) 위상 쉬프트 레티클 또는 축이탈 조명 기법만큼 효과적이지는 못하다. 전형적인 리쏘그래피에서는 레이라이 K 계수값이 0.6에서 동작하도록 제한되고, 림 전이 또는 감쇄 위상 마스크는 레이라이 K 계수값이 0.5에서 동작하도록 제한되지만, 교번 위상 전이 기법은 레이라이 K 계수값이 0.35에서 결상을 인쇄할 수 있다. 축이탈 조명은 내포(nested) 라인/공간 패턴을 어느 정도 개선할 수 있지만, 절연 패턴, 예를 들어, 통상적으로 비아를 인쇄하곤 했던 결상에 대한 개선은 미미하다. 축이탈 조명을 감쇄 위상 마스크와 함께 사용하면, 0.40 내지 0.45 사이의 K값에 도달할 수 있다. 또한, 측벽 결상 전사(sidewall image transfer)나 혼성 레지스트와 같은 에지 인쇄 기법(edge printing method)은, 0.35 K값에서 동작할 수 있지만, 그 기법은 비아용으로는 작용되지 않는다. 상술한 바로부터 명백히 알 수 있듯이, 비아 인쇄에 사용되는 것과 같은 작은 형상(compact shapes)은, 전형적인 결상 개선 기법에 의해서는 거의 개선되지 못한다. 따라서, 비아의 인쇄는 마이크로칩 회로의 지속적인 소형화에 심각한 장해가 된다.
통상적인 제조 기법에 따르면, 상호 연결 배선과 도선, 비아(vias) 및 트렌치 간의 정확한 접착을 보장하기 위해서는, 오류에 대비한 여유분(margine)을 고려해서 만들어야만 한다. 많은 칩 설계에 있어서, 비아와 라인은 거의 동일한 선폭으로 설계된다. 정확한 교차시키기 위해서, 중첩 예산(overlay burget)은 결상 크기의 40퍼센트로 한다. 따라서, 0.20㎛의 비아 및 그에 교차되는 0.20㎛의 트렌치에 대해서는, ±0.08㎛의 중첩 허용오차(overlay tolerance)가 요구된다. 결상 크기 허용오차는 대개 결상 크기의 약 20퍼센트로서, 상술한 예에서 결상크기 허용오차는 ±0.04㎛ 이다. 소자가 정확히 동작하기 위해서는 충분한 중첩되어야만 하는데, 라인용 결상이 최대 0.16㎛이고, 비아의 결상 크기도 최대 0.16㎛이며, 중첩(overaly)이 최대 0.08㎛인 경우에는, 중첩(overlap)이 0.08㎛이다. 중첩이 불충분한 경우, 회로는 정확히 동작하지 않을 것이다. 예를 들어, 회로는 연결 배선(connection)에서 개방될 것이다.
마찬가지로, 인접하는 도선 간에 단락되는 것을 방지해야 한다는 필요성도 역시 현재 마이크로 칩상에서 달성할 수 있는 밀도를 제한한다. 상술한 예에 이어서, 비아가 큰 경우, 예를 들어 비아는 0.24㎛이고, 중첩은 0.08㎛이며, 도선은 가능한 최대 결상 크기 0.24㎛인 경우, 탈선 허용 오차(tolerance deviations)는 총 0.16㎛이다. 이 예에서, 단락(short)가 발생되지 않도록 도선 간격은 0.20㎛로 설정될 것이다. 이러한 간격으로 인해서 칩상에서 달성할 수 있는 밀도가 제한된다.
도 1을 참조하면, 본 발명의 바람직한 실시예에 따른 방법(100)이 도시된 흐름도가 보인다. 그 방법(100)의 첫 번째 단계(102)는 기판의 표면위에 하부 포토레지스트층을 형성하는 것이다. 그 하부 포토레지스트층은 주어진 파장(여기에서는, 제 2 파장이라 칭함)에서 노광에 감응하는 포토레지스트를 화학적 기상 침착(CVD : chemical vapor deposition) 기법으로 적층시켜서 형성하는 것이 보다 바람직하다. 하부 레지스트층으로 사용하는데 적합한 레지스트는, 1996년에 출간된 마이크로일렉트로닉 엔지니어링(Microelectronic Engineering) 제 30권의 275∼78쪽에 개시된 바와 같이, 플라즈마 중합된 폴리실란 레지스트(plasma polymerized polysilane resist)이다. 그 방법(100)의 다음 단계(104)는, 상술한 하부 레지스트층 위에 상부 레지스트층을 형성하는 것이다.
상부 및 하부 레지스트층은 각각 양성(positive tone), 음성(negative tone) 또는 혼성 레지스트(hybrid resists)일 것이다. 하부 레지스트층 및 상부 레지스트층은, 그 층들간에 서로 섞이지 않도록 선택되어야만 한다. 본 발명의 바람직한 실시예에 따라서 하부 레지스트용으로 사용되는 CVD 폴리실란 레지스트는, 폴리실리콘과 유사한 실리콘 망상 조직(silicon network)으로 구성된다. 이 폴리실란 레지스트는, 회전 도포형(spin-applied) 포토레지스트용으로 일반적으로 사용되는 용제(solvents)에 대해서 불용성이기 때문에, 레지스트층들간의 혼합(mixing)을 최소화하고, 상부 레지스트층을 하부층 위에 회전 도포(spin cast)할 때 해상도 및 결상 윤곽(image profile)의 열화를 최소화한다. 하부 레지스트층으로 사용하는데 특히 적합하게 사용될 수 있었던 다른 레지스트는 양성 색조 수용성 레지스트(positive tone water soluble resist)인데, 그와 같은 양성 색조 수용성 레지스트에 대해서는 1997년 발간된 에스피아이이(SPIE) 제 3049권의 437∼447쪽에 제이. 엠. 하바드(J.M.Havard), 제이. 엠. 프리켓(J. M. Frechet), 시.지.윌슨(C. G. Wilson) 등에 의해서 설명되어 있다. 특히, 이 논문의 방안(scheme) 2 및 방안 4에 하부 레지스트층으로 적합한 재료들이 개설되어 있다. 이러한 레지스트들은 DUV 재료라고 공식 표시될 수 있으며, 아이 계열(I-line) 상부 레지스트층으로 사용될 수 있다. 이러한 레지스트들은 본 발명에 관련해서 사용하기에 특히 적합하다. 그 레지스트층들은, 후처리 베이크(post-application bake)된 후 형성된 가교(corss-linking)에 의해서 레지스트들의 혼합이 억제된다. 그 레지스트들의 현상은 물로 처리되는데, 상부 레지스트용으로 사용하기 적합한 대부분의 레지스트에 형성되는 결상은 그와 같은 물에 의해서 변형되지 않을 것이고, 그 레지스트들은 노광되기 이전에는 물에 용해되지 않으므로, 상부 레지스트층을 형상하는 동안에 열화되지 않을 것이다.
상부 포토레지스트층에는 전형적인 I 계열 또는 DUV 단일층 레지스트가 사용될 수 있다. 상부 포토레지스트층에서 현상되는 결상이 하부 포토레지스트층을 현상할 때 손상받지 않도록, 하부 포토레지스트층은 상부 포토레지스트에 대한 현상제(developer)에 대해서 구별될 수 있도록 하는 것이 바람직하다. 예를 들어, 상술한 바와 같이 하부 포토레지스트층을 형성하는데 사용될 폴리실란 레지스트는, 완충된 현상용 불산(HF; hydrogen flouride), 불화수소 기체(HF vapor), 불소(flourine) 플라즈마에 의해서 양성 색조 레지스트(positive tone resist)로서 현상되고, 염소 플라즈마에 의해서 음성 색조 레지스트(negative tone resist)로서 현상될 것이다. 만일 상부 레지스트층에 DUV 또는 I 계열 레지스트가 사용되면, 그 상부 레지스트층은 하부 레지스트층을 현상하는데 사용되는 불산이나 염소 플라즈마에 지나치게 민감해서는 안될 것이다. 반면에, 대부분의 DUV 및 I 계열 레지스트는 물에 기반을 둔 용제, 예를 들어, N이 14에서 16까지인 4메틸 암모늄 수산화물(TMAH : tetramethyl ammonium hydroxide)에 의해서 현상된다. 하부 포토레지스트층을 형성하는데 사용되어지는 폴리실란 레지스트는, 수성 현상제에 의해서 손상되지 않는다. 더욱이, 하부 포토레지스트층은, 상부 포토레지스트층이 불투명한 노광 파장에서 민감한 것이 바람직하다. 예를 들어, 상부 포토레지스트층은 극 자외선(DUV : deep ultra-violet) 포토레지스트가 사용되는데 대부분의 DUV 포토레지스트는 193㎚의 노광 파장에서 불투명하다. 또한, 상부 포토레지스트층에 사용되는 대부분의 I 계열 레지스트는, DUV 노광 및 193㎚ 노광에서 불투명하다. 당업자는 본 발명에 따라서 사용되는 레지스트층의 상이한 조합에 대해서 이해할 것이다.
또한, 하부 포토레지스트층과 상부 포토레지스트층 사이에 반사 방지 피복(anti-reflective coating)을 사용하는 것이 바람직할 것이다. 만일 그렇게 한다면, 반사 방지 피복이, 상부 포토레지스트층을 투과해서 조사되는 광은 흡수하고, 하부 포토레지스트층의 노광은 방지할 것이다. 반사 방지 피복을 사용하는 것은, 상부 포토레지스트층과 하부 포토레지스트층이 광의 동일한 파장에 대해서 선택적으로 감응하도록 하는 한가지 방법이지만, 적어도 하부 포토레지스트층의 노광할 때는 반사 방지 피복을 제거해야만 할 것이다.
도 2에는 도시된 바와 같이, 기판부(200)에는 하부 포토레지스트층(205)과 상부 포토레지스트층(210)이 구비되고, 그 하부 포토레지스트층(205)의 아래에는 실리콘 이산화물 또는 그와 유사한 유전체로 이루어진 유전체층(215)이 있으며, 그 유전체층(215)의 바로 밑에는 실리콘 기판(217)이 있다. 상술한 것들 외의 다른 레지스트들도 본 발명에 사용될 수 있지만, 반사 방지 피복을 사용하지 않는다하더라도, 하부 레지스트층(205)이 상부 포토레지스트층(210)과는 현저히 다른 광의 파장에 감응하는 레지스트가 선택될 것이다. 이러한 방법에서, 상부 포토레지스트층(210)의 노광은 하부 포토레지스트층(205)에 영향을 미치지 않을 것이고, 역으로 하부 포토레지스트층(205)의 노광도 상부 포토레지스트층(210)에 영향을 미치지 않을 것이다. 부가적으로, 한층의 현상이 다른 층에 영향을 미치지 않도록, 상부 포토레지스트층(210)과 하부 포토레지스트층(205)에 대해서 서로 다른 현상제를 사용하는 것이 바람직하다. 바람직한 실시예에 따라서, 하부 포토레지스트층은 완충된 불산 용제, 불화수소 기체 또는 불소 플라즈마로 현상되는 CVD 폴리실란 레지스트로 형성한다. 완충된 불산 용제는 훌륭한 완충제이지만, 상부 포토레지스트층으로 사용될 어떤 레지스트와는 응착(adhesion) 문제를 유발시킨다고 알려져 있다. 이러한 문제는 불산 용제를 현상제로 사용함으로써 해소될 것이다. 상부 포토레지스트층은, 하부 포토레지스트층이 응답하는 제 2 파장의 광에 대해서 비교적 불투명해질 것이다. 이를테면, 상부 포토레지스트층은, 수성 기반 용제(aqueous base solution), 예를 들어, 그 중에서도 4메틸 암모늄 수산화물(예를 들면, 26N), 수산화 칼륨(potassium hydroxide), 나트륨 메타규산염(sodium metase) 또는 그밖의 다른 것들에 의해서 현상되는 전형적인 레지스트일 것이다. 이 예에서, 상부 포토레지스트층은 완충된 불산 용제에 현상되지 않을 것이고, 하부 포토레지스트층은 수성 기반 용제에 현상되지 않을 것이다. 염소 플라즈마 현상(chlorine plasma develop)은 방향성 반응성 이온 에칭(RIE)인데, 이에 의해서 상부레지스트층이 광학 마스크로서 작용할 필요가 줄어든다. 그러나, 하부 포토레지스트층(205)과 상부 포토레지스트층(210) 둘다 동일한 에칭 공정 및 화학제에 감응하는 것이 바람직할 것이다.
상부 및 하부 레지스트 겸용의 동일한 노광 파장에 관련하여, 하부 포토레지스트층에 폴리실란이 사용되는 이유는, 상을 형성하기 위해서 폴리실란이 대기중의 산소와 반응해야만 하기 때문이다. 노광된 폴리세리인은 산소와 반응해서 실리콘 산화물을 형성한다. 염소 플라즈마 현상에 의해서 폴리실란은 제거되고, 실리콘 산화물이 남는다. 만일 산소가 폴리실란 레지스트에 닿지 못하면, 상을 형성할 수 없는데, 상부 포토레지스트층은 적어도 일부분이라도 산소가 하부 레지스트층에 닿는 것을 방해한다.
상부 및 하부 레지스트 겸용의 동일한 노광 파장에 관련하여, 하부 포토레지스트층에 폴리실란이 사용되는 다른 이유는, 폴리실란용 염소 플라즈마 RIE 현상 공정이 방향성이기 때문이고, 또한, 비록 상부 포토레지스트층이 광학 마스크로 작용하지 않더라도, 물리적인 마스크로 작용할 수 있기 때문이다. 따라서, 상부 레지스트층이 남아있는 곳에서는 폴리실란 하부 레지스트층에 결상이 형성되지 못하지만, 상부 레지스트층이 제거된 곳에서는 결상이 형성된다.
하나의 공정 수단만이 요구되므로, 두 레지스트층에 대해서 동일한 노광 파장을 사용하는 것이 때때로 바람직하다. 특히, 폴리실란은 상부 및 하부 레지스트층 둘다에 동일한 노광파장을 사용할 수 있다는 점에서 유용하다. 그러나, 본 발명에 따라서 다른 레지스트들을 사용하는 것이 보다 바람직하다.
다시 도 1을 참조하면, 본 방법(100)의 다음 단계(106)에서는, 마스크한 다음, 제 1 파장으로 제 1 마스크를 투과해서 표면을 노광하는데, 그 제 1 마스크에는 제 1 노광 패턴이 형성되어 있고, 제 1 파장으로는 하부 포토레지스트층 영향을 미치지 않는 파장이 사용된다. 이 제 1 노광 패턴에 의해서 유전층에 형성될 도선(wires)이 한정될 것이다. 본 발명의 바람직한 실시예에 따르면, 그 노광은 전형적인 I 계열 도는 DUV 노광 수단에 의해서 수행된다. 이러한 노광 수단은 통상적으로 248 또는 365㎚의 파장을 이용한다. 본 발명의 바람직한 실시예에 따라서 하부 포토레지스트층에 사용되는 폴리실란 포토레지스트는 248㎚에서 약간 반응하지만, 대부분의 DUV 레지스트, 예를 들어, 상부 레지스트층에 사용되는 DUV 레지스트들보다 거의 3배 정도 느리다. 이 낮은 감광도(sensitivity) 때문에, 하부 포토레지스트층이 폴리실란으로 이루어지는 경우, 248㎚에서 수행되는 상부 포토레지스트층의 노광에도 하부 레지스트층이 충분히 변화되지 않을 것이다. 물론 본 발명에서는 엑스레이(x-rays)와 같은 다른 노광 수단도 사용될 수 있다. 하부 포토레지스트층(205)은 제 1 파장에 감응되지 않기 때문에, 하부 포토레지스트층(205)은 노광에 의해서 영향을 받지 않는다. 본 방법(100)의 다음 단계(108)에서는, 상부 포토레지스트층이 현상된다. 상부 포토레지스트층(210)에 노광된 라인들은 현상 후 개구로 형성되고, 그 개구를 통해서 하부레지스트층(210)에 광이 도달하지만, 상부 포토레지스트층(210)의 비노광부는 하부 포토레지스트층(205)에 광이 도달하는 것을 방해한다. 따라서, 상부 포토레지스트층(210)이 노광된 곳에서만, 그 하부 포토레지스트층(205)이 감응되는 파장의 광이 파부 레지스트층(205)에 조사될 것이다.
도 3을 참조하면, 상부 레지스트층(210)을 현상하는 단계(108)가 수행된 다음의 기판부(200)가 도시되어 있는데, 그 표면(250)은 상부 레지스트층(210)용으로 선택된 제 1 파장에 노광되어 있다. 상부 포토레지스트층(210)의 상부에 인쇄된 제 1 노광 패턴이 현상되어 개구부로 만들어져 있다. 도 3에는 견본 노광 패턴 및 웨이퍼 쪽으로 형성된 개구부가 도시되어 있다. 상부 포토레지스트층(210)의 노광 및 현상에 의해서 그 상부 포토레지스트층(210)에 라인 310, 320, 330, 340 및 350이 형성됨으로써, 하부 포토레지스트층(205)의 일 부분이 노출된다. 도시된 바와 같이, 이러한 라인 310 320, 330, 340 및 350은, 유전체층(215) 내의 대응하는 트렌치를 한정하는 데 사용될 것이다. 이때, 그 트렌치에는 후속 공정에서 도선이 형성될 것이다.
다시 도 1을 참조하면, 본 방법(100)의 다음 단계(110)에서는, 제 2 노광 패턴이 형성된 제 2 마스크를 사용해서 하부 포토레지스트층이 감응하는 광의 파장에 표면을 노광시킨다. 하부 포토레지트층 상에 인쇄되는 결상은, 유전체를 통해선 연장되는 상호 연결 배선 구조체를 한정하는데 사용될 것이다. 통상적으로 상호 연결 배선은 사각 구조체지만, 하부 포토레지스트층은 제 2 노광 패턴과 상부 포토레지스트층에 인쇄된 라인의 교차부에서만 노광될 수 있기 때문에, 제 2 노광 패턴은 연장된 형태를 이룰 것이다. 분명히, 하부 포토레지스트층(205)을 노광하는데 사용되는 제 2 파장은 하부 포토레지스트의 특성에 따라 달라질 것이다. 또한, 하부 포토레지스트층(205)에 사용하기 위한 최적의 파장은, 상부 포토레지스트층(210)용 노광파장에 따라서 달라진다. 그 이유는, 상부 포토레지스트층(210)이 노광될 때, 하부 포토레지스트층(205)의 표면에 의도하지 않은 노광이 이루어지는 것을 방지하기 위해서는, 상부 포토레지스트층(210)용 노광파장과 하부 포토레지스트층(205)용 노광파장이 충분히 다른 것이 바람직하기 때문이다. 예를 들면, 하부 포토레지스트층(205)은, 193㎚ 노광 시스템(상부 포토레지스트층(210)으로 248 또는 365㎚ 레지스트가 사용된다면)이나 248㎚ 노광 시스템(상부 포토레지스트층(210)으로 365㎚ 레지스트가 사용된다면)에 의해서 노광될 것이다.
하부 포토레지스트층(205)은 상부 포토레지스트층(210)이 노광된 개구부에서만 노광될 수 있으므로, 상부 포토레지스트 개구부와 그에 대응하는 제 2 마스크 내의 개구부가 교차되는 부분에 대응하는 부분에서만 하부 포토레지스트층(205)이 노광된다. 따라서, 제 2 마스크에 포함되는 노광 패턴 부분만이 하부 포토레지스트층(205)에 인쇄된다.
도 4에는 상술한 과정에 의해서 노광이 완료된 하부 포토레지스트층(205) 및 상부 포토레지스트층(210)이 구비되는 기판부(200)가 도시되어 있다. 표면(250)은 제 2 노광 패턴이 형성된 제 2 마스크를 투과해서 조사되는 광의 제 2 파장에 노광된다. 이때, 제 2 파장은 하부 포토레지스트층(205)이 감응하는 파장이다. 도 4에는 제 2 견본 패턴이 도시되어 있다. 표면(250)은 영역(region) 410, 420, 430, 435, 440, 445 및 450에서만 노광된다. 도 4에 도시된 바와 같이, 노광된 영역(region) 410, 420, 430, 435, 440, 445 및 450은 연장된 직사각형 모양이다. 이러한 형태는 상부 포토레지스트층에 미리 노광 및 현상된 310, 320, 330, 340 및 350과 영역 410, 420, 430, 435, 440, 445 및 450의 적절한 교차부를 확실히 형성하는 데 도움이 된다. 제 2 노광 패턴은, 교번(레벤슨) 위상 전이 레티클, 축이탈 조명 및 혼성 레지스트와 같은 결상 개선 기법이 적용될 수 있는 형태로 이루어져, 제 2 노광 패턴을 형성한다. 상부 포토레지스트층(210)은 미리 노광되지 않은 영역에서 하부 포토레지스트층(205)이 감응되는 파장에 대해서 비교적 불투명하다는 점을 알 수 있다. 따라서, 중첩된 상부 포토레지스트층(210)에 노광되어져 있는 부분인 라인 310, 320, 330, 340 및 350과 제 2 노광 패턴의 영역 410, 420, 430, 435, 440, 445 및 450의 교차부에서만 하부 포토레지스트층(205)의 노광이 이루어지므로, 상부 포토레지스트층(210)은 마스크로 작용한다. 본 발명의 바람직한 실시예에 따라서 설명한 바와 같이, 하부 포토레지스트층은 양성 색조 레지스트일 것이다. 이러한 경우, 제 2 노광 패턴과 상부 포토레지스트층의 교차부는, 현상 공정이 수행되는 동안에 제거될 것이다. 그러나, 본 발명에 따라서 음성 색조 또는 혼성 레지스트도 하부 포토레지스트용으로 사용될 것이다. 혼성 레지스트는, 하키(Hakey) 등에 의해서 1996년 9월 10일에 "Frequency Doubling Hybrid Photoresist"라는 명칭으로 출원계류중이고, 아이비엠(IBM)에 양도된 특허 제 08/715,287호는 물론, 첸(Chen) 등에 의해서 1998년 10월 13일에 "Optimization of space Width for Hybrid Photoresist"라는 명칭으로 출원계류중이고, 아이비엠(IBM)에 양도된 특허 제 09/170,756호에 개시되어 있다. 상술한 바와 같이, 상부 및 하부 포토레지스트 둘다에 대해서 동일한 노광 파장을 사용하기 위해서는, 음성 색조 레지스트로서 폴리실란 레지스트를 사용하는 것을 고려해야한다. 하부 포토레지스트층으로 음성 색조 레지스트를 사용한다면, 제 2 노광 패턴에는 상부 포토레지스트층에 현상된 라인과 교차될 연장된 불투명부가 포함될 것이다. 하부 포토레지스트층으로 혼성 레지스트를 사용한다면, 제 2 노광 패턴의 연장된 형태의 에지가, 상부 포토레지스트층에 현상된 라인과의 교차부에서 현상될 것이다.
도 5에는 하부 포토레지스트층을 현상한 결과가 도시되어 있다. 제 2 노광 패턴의 영역 410, 420, 430, 435, 440, 445 및 450과 상부 포토레지스트층(210)의 개구부, 이예에서는 라인 310, 320, 330, 340 및 350과의 교차부에서만 하부 포토레지스트층(205)이 노광되었다. 그 결과, 범위(area) 510, 520, 530, 535, 540, 545 및 550에서만 하부 포토레지스트층(205)이 노광된다. 도 5에 도시된 바와 같이, 결국 비아와 트렌치의 패턴간에 정밀한 자기정렬을 이루는데, 그 결과 칩(215)상의 공간이 보존된다.
도 6에는 포토레지스트를 현상하고 나서 에칭하기 이전의 기판부(200)가 도시되어 있다. 도 6은 도 5에 도시된 점선 6-6을 따라서 자른 기판의 단면도이다. 상부 레지스트층(210)은 이미 노광 및 현상되어서, 530, 535, 637, 638 및 639 위치에 개구부가 형성되어 있고, 하부 레지스트층(205)도 이미 노광 및 현상되어서, 530, 535 위치에 개구부가 형성되어 있다.
다시 도 1을 참조하면, 본 방법(100)의 다음 단계(114)는, 유전체 내로 비아와 트렌치를 에칭하는 단계이다. 바람직한 실시예에 따라서, 에칭 깊이는 특정한(particular) 위치에서 레지스트의 한층이 노광되거나 두층 모두가 노광됨으로써 결정된다. 만일 비아의 경우처럼 동일한 위치에서 상부 레지스트층(210)과 하부 레지스트층(205)이 모두 노광 및 현상되면, 유전체 상에서 곧바로 에칭이 시작된다. 그러나, 만일 트렌치의 경우처럼 상부 레지스트층(21) 만이 노광되었다면, 분명히 유전체에 도달하기 전에 하부 레지스트층(205)을 관통해서 에칭이 시작될 것이다. 따라서, 에칭 시간을 동일하게 설정한 경우, 유전체는 두층 모두 노광 및 현상된 위치에서는 깊게 에칭되지만, 상부 레지스트층(210)만이 노광 및 현상된 곳에서는 단지 얕게 형성될 뿐이다. 이러한 방법에 의해서, 비아와 트렌치는 둘다 한 단계에서 에칭될 것이다. 당업자라면, 당연히 상이한 에칭제에 대해서 반응하는 에칭제들에 대해서 알고 있을 것이다. 그 것은 부가적인 에칭 단계가 요구되지만, 비아 및 트렌치의 에칭 깊이를 독립적으로 조절할 수 있다. 비아 및 트렌치의 에칭 후에는, 남아있는 포토레지스트를 기판의 표면으로부터 제거해야만 한다.
도 7에는 에칭 단계(114)가 수행된 다음의 기판부가 도시되어 있다. 비아(730, 735)는 하부 레지스트층(205) 및 상부 레지스트층(210)이 둘다 노광된 곳에서 에칭되어 있다. 트렌치(737, 738, 739)는 상부 레지스트층(210)만 노광된 곳에서 에칭되어 있다. 비아(730, 735)는 칩의 유전체층(215)을 관통해서 실리콘 기판(217)까지 연장된다. 실리콘 기판(217) 상에서 비아(730, 735)는 도선(wires)(794,796)과 접촉한다. 이것은 칩에 구비된 층들간의 상호연결배선용으로 사용될 것이다.
다시 도 1을 참조하면, 본 방법(100)의 다음 단계(116)에서는, 비아 및 트렌치를 매립하도록 칩의 표면 위에 금속을 침착시켜서, 도선 및 상호 연결 배선을 형성한다. 통상적으로 금속에는 구리, 텅스텐, 또는 알루미늄이 사용될 것이다. 본 방법(100)의 최종 단계(118)에서는, 도선 및 상호 연결 배선만을 남기고, 여분의 금속은 제거한다. 이것은 평탄화 공정을 사용해서 수행될 수 있을 것이다.
이러한 과정의 결과는 도 8에 도시된다. 상호 연결 배선(830, 835)은 도선(794, 796)에 연결되도록 유전체(215)를 관통해서 실리콘 기판(217)까지 연장된다. 도선(837, 838, 839)은 유전체층(215)에 에칭된 트렌치(737, 738, 739)에 형성되어 있다. 후속하는 칩 제조 과정은 종래에 사용되던 다양한 공정중 어느 하나에 의해서 수행될 것이다.
본 발명의 바람직한 실시예에 있어서 다른 변화는, 상부 레지스트층이 결상 개선 기법에 의해서 패터닝(patterned)되는데, 그 기법은 환형(looped) 또는 연계형(linked) 구조체를 유발한다. 이러한 기법들에는 위상 에지 패턴 전사(phase edge pattern transfer) 및 혼성 레지스트(hybrid resist)가 포함된다. 이들 두가지 기법은 결상의 분해능이 높은 장점이 있는 반면, 환형 결상 형태(looped image shapes)를 초래하는 단점이 있다. 많은 피쳐가 이산적으로 형성되어야만 하기 때문에, 이들 결상 개선 기법이 이산된 피쳐내의 환형 결상을 분리하기 위한 개별적인 마스킹 단계와 함께 사용될 수는 없다. 이 변화는 결상 개선 기법이 지나치게 복잡한 공정없이 사용될 수 있도록 환형 피쳐를 이산된 피쳐로 자른다.
이 변화에 있어서, 폴리실란 레지스트가 하부 포토레지스트층으로 사용되고, 결상 개선 기법이 적용될 수 있는 레지스트(예를 들면, 전형적인 I 계열 또는 UV 레지스트, 혼성 레지스트 등)가 상부 포토레지스트층으로 사용된다. 몇가지 이유 때문에 하부 포토레지스트층으로는 폴리실란이 사용되는 것이 바람직한데, 그 이유는 다음과 같다. 첫째, 폴리실란은, 그 폴리실란이 형성되는 동안 상부 포토레지스트층과 쉽게 혼합되지 않는다. 둘째, 폴리실란 레지스트용으로 사용되는 플라즈마 현상이, 상부 레지스트층의 결상을 거의 열화시키지 않는다. 셋째, 폴리실란 레지스트는, 상부 레지스트층용으로 사용되는 수성 기반 현상제에 의해서는 거의 열화되지 않는다. 넷째, 폴리실란 레지스트는, 상부 포토레지스트층(상부 레지스트층이 DUV 또는 I계열인 경우)이 마스크로 작용하는 193㎚ 노광에서 작용될 수 있다.
폴리실란 레지스트는, 노광되지 않은 레지스트 영역이 염소 플라즈마에 의해서 제거되는 음성 색조 모드에서 사용되는 것이 보다 바람직하다. 이러한 경우, 폴리실란 레지스트는 상부 포토레지스트용으로 사용되는 파장과 동일한 파장에서 노광될 수 있고, 염소 플라즈마 현상 공정에서는, 비록 상부 포토레지스트층으로 덮여 있는 영역과 덮여있지 않은 영역 둘다에서 하부 포토레지스트층이 노광되더라도, 상부 레지스트층으로 덮여있지 않은 영역에서만 하부 레지스트층이 현상될 것이다. 비록 상부 레지스트층으로 덮여 있더라도, 하부 포토레지스트층에 대해서 습식 현상을 사용하면, 광에 노광된 특정 영역이 현상에 의해서 이탈되어 상부 레지스트의 접합 불량을 유발한다.
본 발명의 바람직한 실시예에서 두드러진 점은, 상부 포토레지스트층과 하부 폴리실란 레지스트층 사이에 반사 방지 피복(ARC)을 형성할 필요가 없다는 것이다. 이것은 전통적인 기법에 비교해서 공정 복잡도가 상당히 감소한다.
침착된 하부 및 상부 포토레지스트층에 있어서, 상부 포토레지스트층은 적합한 이미지 개선 기법에 의해서 노광된다. 게다가, 그 절차는 사용되는 기법에 따라서 달라진다. 노광후, 상부 포토레지스트층은 현상된다. 또, 이미지 개선 기법으로 인해서, 상부 포토레지스트층에 환형 홈(trough)이 형성될 것이다. 이것은 하부 폴리실란 레지스트를 환형으로 노출시킨다.
그리고 나서, 마스크 레티클 및 하부 포토레지스트층의 노광 영역을 한정하는 상부 포토레지스트층을 둘다 사용해서, 하부 포토레지스트층을 노광한다. 환형 홈 부분이 차단되고, 환형 홈 이외의 부분은 노광되는 형상이 그 마스크 레티클에 포함되는 것이 바람직하다. 따라서, 상부 레지스트의 환형 홈과 레티클의 비차단부의 교차부에 대응하는 하부 포토레지스트층의 소정 영역이 노광된다. 상부 포토레지스트층이나 레티클의 차단 형상에 의해서 차단된 하부 레지스트층의 일부분은 노광되지 않는다.
그 다음, 하부 포토레지스트층은 염소 플라즈마나 다른 적합한 현상제에 의해서 현상된다. 이 현상에 의해서, 상부 포토레지스트에 의해서 보호받지 못한 하부 폴리실란의 비노광부가 제거된다. 따라서, 환형 홈의 일부분을 선택적으로 차단하는 마스크 레티클을 사용함으로써, 하부 폴리실란 레지스트에 분리된 홈을 형성할 수 있다. 이후, 그 분리된 홈은 기판상에 분리된 피쳐를 형성하는 데 사용될 수 있다.
도 9, 10 및 11을 참조하면, 본 발명의 바람직한 실시예에 따라서 폴리실란 레지스트층 위에 혼성 레지스트층이 형성되어 있고, 그 혼성 레지스트층에 바람직한 환형 패턴이 형성되어 있다. 보다 상세하게는, 도 9, 10 및 11에는 기판부(1802) 상에 패터닝된 혼성 레지스트층(1806) 및 폴리실란 레지스트층(1804)이 도시되어 있는데, 도 10은 도 9의 라인 19-19를 따라서 자른 기판의 단면도이고, 도 11은 도 9의 라인 20-20을 따라서 자른 기판의 단면도이다. 혼성 레지스트를 사용하는데 따른 한가지 잇점은, 0.35㎛ 해상도(resolution)에서 작동하도록 설계된 현재의(current) 극자외선 리쏘그래피 수단을 사용해서 홈(1808)을 0.2㎛ 미만의 폭으로 형성할 수 있다는 점이다. 따라서, 혼성 레지스트의 홈(1808)을 한정하는 마스크 형상을 사용함으로써, 전형적인 리쏘그래피에서 보다 적은 치수의 피쳐를 만들 수 있을 것이다. 절연 트렌치 구조체와 같이 어떤 적용에서는 홈의 연계가 바람직하지만, 게이트 도전체나 도선으로 사용되는 것과 같은 다른 유형 피쳐에서는 문제점이 된다. 그와 같이 게이트 도전체나 도선으로 사용되는 경우에는 홈(1808)의 연계에 의해서 원하지 않는 단락(short)이 유발될 수 있다.
본 발명의 바람직한 실시예에 따르면, 마스크 레티클을 투과해서 기판부를 다시 노광함으로써, 혼성 레지스트층에 형성되어 있는 연계 패턴의 일부분이 노출된다. 도 12를 참조하면, 본 발명의 바람직한 제 2 실시예에 따른 노광이 도시되어 있는데, 영역 1910 및 1920은 노광되고, 영역 1915는 노광되지 않는다. 또한, 상술한 제 1 실시예에서 설명한 바와 같이, 이러한 노광은 UV광으로 조사하거나 이온 주입(ion implantation)으로 수행할 수 있다. UV광으로 하든지 이온 주입으로 하든지 간에, 노광된 폴리실란 레지스트층(1804)의 일부분은, 불용성 염소 플라즈마 현상제에 대해서 불용성이 된다. 따라서, 홈(1808)과 노광 영역(1910, 1920)의 교차부에 대응하는 하부 폴리실란 레지스트층의 영역들이 노광된다. 이때, 상부 레지스트에 의해서 차단되거나 비노광 영역(1915)에 있는, 하부 폴리실란 레지스트층의 일부분이 노광되지 않는다. 그리고나서, 하부 폴리실란 레지스트층은 염소 플라즈마 현상제에 의해서 현상된다. 이때, 혼성 레지스트층(1806)에 의해서 보호받지 못하는 비노광부분만 제거된다.
도 13, 14 및 도 15를 참조하면, 혼성 포토레지스트층(1806)의 남아 있는 부분에 의해서 보호받지 못한 비노광 부분이, 염소 플라즈마 현상제에 의해서 제거되고난 다음의 기판부(1802)가 도시되어 있다. 또한, 그 현상 공정에 의해서 하부 폴리실란 레지스트층에 형성되어 있는 불연속 홈(1950)이 2개로 분리된다. 이들 피쳐는, 후속 공정에서 분리된 피쳐를 형성하는데 사용될 수 있다. 본 실시예가 상술한 예로만 한정되는 것이 아니라, 도선(wiring line), 게이트 도전체 등을 포함하는 여러 상이한 유형의 피쳐를 한정하는데 사용될 수 있다는 것은, 당업자라면 알 수 있을 것이다.
본 발명은 바람직한 실시예를 들어 설명하였지만, 당업자라면 본 발명의 기술 사상으로부터 벗어나지 않는 범위에서 변경 실시할 수 있을 것이다. 일예로 포토레지스트를 다양하게 변경할 수 있다. 아마, 본 발명에서 사용하는데 적합한 새로운 포토레지스트가 미래에는 개발될 것이다. 여기에서 주어진 예와는 다른 노광 수단 및 노광 파장이 사용될 것이다. 마찬가지로, 본 발명의 바람직한 실시예에서는 단일 에칭 단계가 수행되는 대신 다수의 에칭 단계가 사용될 것이다. 실리콘 산화물과는 다른 유전체에 의해서 칩에 구비된 층이 분리될 것이다. 본 발명의 바람직한 실시예에서는 상호 연결 배선을 실리콘 기판상의 도선까지 접촉 시킨다고 설명했지만, 본 발명은 다른 마이크로칩에 구비된 일 층에서 타 층까지 접촉시키는데 사용될 것이다. 상호 연결 배선 및 도선이 알루미늄, 구리, 텅스텐과는 다른 도전체로 형성될 것이다. 칩에 구비된 층들을 전기적으로 연결하는 상호 연결 배선이 도선과는 다른 요소와 정렬될 것이다.
본 발명은 상호 연결 배선이 도선까지 자기 정렬되기 때문에, 단락(short)의 우려(憂慮)로 인한 밀도 제한을 극복한다. 따라서, 도선간의 간격이 감소될 것이다. 또한 본 발명은, 비아 및 트렌치가 자기 정렬되므로, 개방 회로의 형성이나 비아 및 트렌치의 오정렬(misalignment)로 인한 접촉 영역의 감소를 방지할 수 있다.

Claims (53)

  1. 기판상에 피쳐(feature)를 한정하는 방법에 있어서,
    (가) 상기 기판 위에 하부 포토레지스트(photoresist)층을 형성하는 단계;
    (나) 상기 하부 포토레지스트층 위에 상부 포토레지스트층을 형성하는 단계;
    (다) 제 1 마스크를 투과해서 상기 상부 포토레지스트층을 노광하는 단계;
    (라) 상기 상부 포토레지스트층에 개구부가 형성되도록, 상기 상부 레지스트층을 현상하는 단계;
    (마) 상기 상부 레지스트에 형성된 개구부 및 그에 대응하는 제 2 마스크내의 개구부가 교차되는 부분에 대응하는 상기 하부 포토레지스트층의 일부가 노광되도록, 상기 제 2 마스크 및 상기 상부 포토레지스트층에 형성된 개구부를 투과해서 상기 하부 포토레지스트층을 노광하는 단계;
    (바) 상기 하부 포토레지스트층에 개구부가 형성되도록, 상기 하부 포토레지스트층을 현상하는 단계; 및
    (사) 상기 하부 포토레지스트 개구부를 사용해서 피쳐(fearture)를 형성하는 단계
    를 포함하는 피쳐 한정 방법.
  2. 제 1 항에 있어서,
    상기 상부 포토레지스트층은,
    음성 색조(negative tone) 포토레지스트인 것을 특징으로 하는 피쳐 한정 방법.
  3. 제 1 항에 있어서,
    상기 상부 포토레지스트층은,
    양성 색조(positive tone) 포토레지스트인 것을 특징으로 하는 피쳐 한정 방법.
  4. 제 1 항에 있어서,
    상기 상부 포토레지스트층은,
    혼성(hybrid) 포토레지스트인 것을 특징으로 하는 피쳐 한정 방법.
  5. 제 1 항에 있어서,
    상기 하부 포토레지스트층은,
    양성 색조 포토레지스트인 것을 특징으로 하는 피쳐 한정 방법.
  6. 제 1 항에 있어서,
    상기 하부 포토레지스트층은,
    음성 색조 포토레지스트인 것을 특징으로 하는 피쳐 한정 방법.
  7. 제 1 항에 있어서,
    상기 하부 포토레지스트층은,
    혼성 포토레지스트인 것을 특징으로 하는 피쳐 한정 방법.
  8. 제 1 항에 있어서,
    상기 하부 포토레지스트층은,
    폴리실란(polysilane) 포토레지스트인 것을 특징으로 하는 피쳐 한정 방법.
  9. 제 8 항에 있어서,
    상기 하부 포토레지스트층을 현상하는 단계는,
    방향성 염소 플라즈마 에칭(directional chlorine plasma etch)에 의해서 수행되는 것을 특징으로 하는 피쳐 한정 방법.
  10. 제 9 항에 있어서,
    상기 상부 포토레지스트층을 노광하는 단계와 상기 하부 포토레지스트층을 노광하는 단계는,
    동일한 노광 수단에 의해서 수행되는 것을 특징으로 하는 피쳐 한정 방법.
  11. 제 1 항에 있어서,
    상기 하부 포토레지스트층과 상기 상부 포토레지스트층은,
    상이한 파장의 광에 감응하는 것을 특징으로 하는 피쳐 한정 방법.
  12. 제 1 항에 있어서,
    상기 하부 포토레지스트층을 노광할 때 광이 투과되는 상기 제 2 마스크의 투명한 부분(translucent portions)은,
    연장된 형태인 것을 특징으로 하는 피쳐 한정 방법.
  13. 제 12 항에 있어서,
    제 2 마스크를 투과해서 하부 레지스트층을 노광하는 상기 단계에서는,
    교번 위상 전이 레티클(alternating phase shife reticle)이 사용되는 것을 특징으로 하는 피쳐 한정 방법.
  14. 제 12 항에 있어서,
    제 2 마스크를 투과해서 하부 페지스트층을 노광하는 상기 단계에서는,
    축이탈 조명(off-axis illumination)이 사용되는 것을 특징으로 하는 피쳐 한정 방법.
  15. 제 1 항에 있어서,
    상기 하부 포토레지스트층을 형성하는 단계에서는,
    상기 상부 포토레지스트층의 노광 및 현상 단계에 의해서 상기 상부 포토레지스트층에 루프형 개구부(looped openings)가 유발된 곳에 폴리실란 포토레지스트가 도포되는 것을 특징으로 하는 피쳐 한정 방법.
  16. 제 15 항에 있어서,
    상기 상부 포토레지스트층은,
    혼성 레지스트인 것을 특징으로 하는 피쳐 한정 방법.
  17. 제 15 항에 있어서,
    상기 상부 포토레지스트층을 노광하는 단계에서는,
    위상 전이 노광(phase shifting exposure)이 사용되는 것을 특징으로 하는 피쳐 한정 방법.
  18. 제 15 항에 있어서,
    하부 레지스트층을 현상하는 상기 단계에서는,
    상기 상부 포토레지스트의 환형 개구부와 상기 제 2 마스크의 노광 패턴의 교차부에 대응하는 상기 하부 포토레지스트층에 개별적인(discrete) 개구부가 형성되는 것을 특징으로 하는 피쳐 한정 방법.
  19. 제 15 항에 있어서,
    상기 현상 단계는, 염소 플라즈마에 의해서 수행되고;
    상기 하부 포토레지스트층에는,
    상기 상부 포토레지스트층의 환형 개구부와 상기 하부 포토레지스트층의 노광 단계에서 노광된 영역의 교차부에 대응하는 상기 하부 포토레지스트층에 개별적인 개구부가 형성되는 것을 특징으로 하는 피쳐 한정 방법.
  20. 제 1 항에 있어서,
    상기 피쳐 한정 방법은,
    (아)상기 상부 포토레지스트 개구부를 사용해서 제 2 피쳐를 형성하는 단계를 더 포함하는 것을 특징으로 하는 피쳐 한정 방법.
  21. 반도체 기판 상에 트렌치(trench) 및 비아(via)를 형성하는 방법에 있어서,
    (가) 상기 기판 위에 하부 포토레지스트층을 형성하는 단계;,
    (나) 상기 하부 포토레지스트층 위에 상부 포토레지스트층을 형성하는 단계;
    (다) 제 1 마스크를 투과해서 상기 상부 포토레지스트층을 노광하는 단계;
    (라) 상기 상부 포토레지스트층에 개구부가 형성되도록, 상기 상부 레지스트층을 현상하는 단계;
    (마) 상기 상부 레지스트에 형성된 개구부 및 그에 대응하는 제 2 마스크의 개구부가 교차되는 부분에 대응하는 상기 하부 포토레지스트층의 일부가 노광되도록, 상기 제 2 마스크 및 상기 상부 포토레지스트층에 형성된 개구부를 투과해서 상기 하부 포토레지스트층을 노광하는 단계;
    (바) 상기 하부 포토레지스트층에 개구부가 형성되도록, 상기 하부 포토레지스트층을 현상하는 단계;
    (사) 상기 하부 포토레지스트층 개구부를 사용해서 비아를 형성하는 단계; 및
    (아) 상기 상부 포토레지스트 개구부를 사용해서 트렌치를 형성하는 단계
    를 포함하는 트렌치(trench) 및 비아(via) 형성 방법.
  22. 제 21 항에 있어서,
    상기 상부 포토레지스트층은,
    음성 색조(negative tone) 포토레지스트인 것을 특징으로 하는 트렌치 및 비아 형성 방법.
  23. 제 21 항에 있어서,
    상기 상부 포토레지스트층은,
    양성 색조(positive tone) 포토레지스트인 것을 특징으로 하는 트렌치 및 비아 형성 방법.
  24. 제 21 항에 있어서,
    상기 상부 포토레지스트층은,
    혼성(hybrid) 포토레지스트인 것을 특징으로 하는 트렌치 및 비아 형성 방법.
  25. 제 21 항에 있어서,
    상기 하부 포토레지스트층은,
    양성 색조 포토레지스트인 것을 특징으로 하는 트렌치 및 비아 형성 방법.
  26. 제 21 항에 있어서,
    상기 하부 포토레지스트층은,
    음성 색조 포토레지스트인 것을 특징으로 하는 트렌치 및 비아 형성 방법.
  27. 제 21 항에 있어서,
    상기 하부 포토레지스트층은,
    혼성 포토레지스트인 것을 특징으로 하는 트렌치 및 비아 형성 방법.
  28. 제 21 항에 있어서,
    상기 하부 포토레지스트층은,
    폴리실란(polysilane) 포토레지스트인 것을 특징으로 하는 트렌치 및 비아 형성 방법.
  29. 제 28 항에 있어서,
    상기 상부 포토레지스트층을 노광하는 단계와 상기 하부 포토레지스트층을 노광하는 단계는,
    동일한 노광 파장에 의해서 수행되는 것을 특징으로 하는 트렌치 및 비아 형성 방법.
  30. 제 29 항에 있어서,
    상기 하부 포토레지스트층을 현상하는 단계는,
    방향성 염소 플라즈마 에칭(directional chlorine plasma etch)에 의해서 수행되는 것을 특징으로 하는 트렌치 및 비아 형성 방법.
  31. 제 21 항에 있어서,
    상기 하부 포토레지스트층 및 상기 상부 포토레지스트층은,
    상이한 파장의 광에 감응하는 것을 특징으로 하는 트렌치 및 비아 형성 방법.
  32. 제 21 항에 있어서,
    상기 제 2 마스크의 투명한 부분은,
    연장된 형태인 것을 특징으로 하는 트렌치 및 비아 형성 방법.
  33. 제 21 항에 있어서,
    상기 제 2 마스크를 투과해서 하부 레지스트층을 노광하는 단계에서는,
    교번 위상 전이 레티클(alternating phase shife reticle)이 사용되는 것을 특징으로 하는 트렌치 및 비아 형성 방법.
  34. 제 21 항에 있어서,
    상기 제 2 마스크를 투과해서 하부 레지스트층을 노광하는 단계에서는,
    축이탈 조명(off-axis illumination)이 사용되는 것을 특징으로 하는 트렌치 및 비아 형성 방법.
  35. 제 21 항에 있어서,
    상기 하부 포토레지스트 개구부를 사용해서 비아를 형성하는 단계 및 상기 상부 포토레지스트 개구부를 사용해서 트렌치를 형성하는 단계는,
    단일 에칭 공정에 의해서 이루어지는 것을 특징으로 하는 트렌치 및 비아 형성 방법.
  36. 반도체 기판 상에 자기 정렬된 도선(wire) 및 상호 연결 배선(interconnection)을 형성하는 방법에 있어서,
    (가) 상기 기판의 표면 위에 유전체층을 형성하는 단계;
    (나) 상기 유전체층 위에 하부 포토레지스트층을 형성하는 단계;
    (다) 상기 하부 포토레지스트층 위에 상부 포토레지스트층을 형성하는 단계;
    (라) 가) 상기 상부 포토레지스트층중에서 제 1 노광 패턴에 대응하는 부분에만 제 1 파장의 광이 조사되도록, 상기 제 1 노광 패턴이 형성되어 있는 제 1 마스크를 투과해서 상기 상부 포토레지스트가 감응되는 상기 제 1 파장의 광을 상기 상부 포토레지스트층에 노광하는 과정; 및
    나) 상기 상부 포토레지스트층에 개구부가 형성되도록, 상기 포토레지스트층을 현상하는 과정에 의해서 상기 도선을 패터닝하는(patterning) 단계;
    (마) 가) 상기 상부 포토레지스트층의 개구부에 의해서 노출된 상기 하부 포토레지스트층 중에서 상기 제 2 노광 패턴에 대응하는 부분에만 제 2 파장의 광이 조사되도록, 상기 제 2 노광 패턴이 형성되어 있는 제 2 마스크 및 상기 상부 포토레지스트층의 개구부를 투과해서 상기 하부 포토레지스트층이 감응하는 상기 제 2 파장의 광을 상기 하부 포토레지스트층에 노광하는 과정; 및
    나) 상기 하부 포토레지스트층의 상기 제 2 파장의 광이 조사된 부분에서 개구부가 형성되도록, 상기 하부 포토레지스트층을 현상하는 과정에 의해서 상기 상호 연결 배선을 패터닝하는 단계;
    (바) 상기 상부 포토레지스트층의 개구부에 대응하는 위치(location)의 유전체층을 에칭해서 상기 유전체층에 트렌치를 에칭하는 단계;
    (사) 상기 하부 포토레지스트층의 개구부에 대응하는 위치의 유전체층을 통해서 비아를 에칭하는 단계;
    (아) 상기 트렌치 및 비아가 금속으로 매립되도록, 기판의 표면을 금속으로 과매립하는(overfilling) 단계; 및
    (자) 상기 비아 및 트렌치에 매립된 금속만 남도록 상기 금속을 평탄화하는 단계
    를 포함하는 자기 정렬된 도선 및 상호 배선 형성 방법.
  37. 제 36 항에 있어서,
    상기 상부 포토레지스트층은 음성 색조 포토레지스트이고,
    상기 상부 포토레지스트 개구부는 상기 상부 포토레지스트층 중에서 상기 제 1 파장의 광이 조사되지 않은 부분에 형성되는 것을 특징으로 하는 자기 정렬된 도선 및 상호 배선 형성 방법.
  38. 제 36 항에 있어서,
    상기 상부 포토레지스트층은 양성 색조 포토레지스트이고,
    상기 상부 포토레지스트 개구부는 상기 상부 포토레지스트층 중에서 상기 제 1 파장의 광이 조사된 부분에 형성되는 것을 특징으로 하는 자기 정렬된 도선 및 상호 배선 형성 방법.
  39. 제 36 항에 있어서,
    상기 상부 포토레지스트층은 혼성 포토레지스트이고,
    상기 상부 포토레지스트 개구부는 상기 상부 포토레지스트층 중에서 상기 제 1 파장의 광이 조사된 부분의 에지(egdes)에서 형성되는 것을 특징으로 하는 자기 정렬된 도선 및 상호 배선 형성 방법.
  40. 제 36 항에 있어서,
    상기 하부 포토레지스트층은,
    상기 제 1 파장의 광에 감응되지 않는 것을 특징으로 하는 자기 정렬된 도선 및 상호접속부 형성 방법.
  41. 제 36 항에 있어서,
    상기 상부 포토레지스트층은,
    상기 제 2 파장의 광에 감응되지 않는 것을 특징으로 하는 자기 정렬된 도선 및 상호접속부 형성 방법.
  42. 제 36 항에 있어서,
    상기 광의 제 1 파장은 대략 365 나노미터(nanometer)이고,
    상기 광의 제 2 파장은 대략 193 나노미터인 것을 특징으로 하는 자기 정렬된 도선 및 상호접속부 형성 방법.
  43. 제 36 항에 있어서,
    상기 광의 제 1 파장은 대략 248 나노미터이고,
    상기 광의 제 2 파장은 대략 193 나노미터인 것을 특징으로 하는 자기 정렬된 도선 및 상호접속부 형성 방법.
  44. 제 36 항에 있어서,
    상기 광의 제 1 파장은 대략 365 나노미터이고,
    상기 광의 제 2 파장은 대략 248 나노미터인 것을 특징으로 하는 자기 정렬된 도선 및 상호접속부 형성 방법.
  45. 제 36 항에 있어서,
    상기 제 2 노광 패턴은,
    다수의 연장된 형태를 포함하는 것을 특징으로 하는 자기 정렬된 도선 및 상호접속부 형성 방법.
  46. 제 45 항에 있어서,
    상기 상호 연결 배선을 패터닝하는 단계는,
    교번 위상 전이 레티클을 사용해서 상기 제 2 노광 패턴의 결상(結像)을 개선하는 것을 특징으로 하는 자기 정렬된 도선 및 상호접속부 형성 방법.
  47. 제 45 항에 있어서,
    상기 상호 연결 배선을 패터닝하는 단계는,
    축이탈 조명을 사용해서 상기 제 2 노광 패턴의 결상을 개선하는 것을 특징으로 하는 자기 정렬된 도선 및 상호접속부 형성 방법.
  48. 기판상에 피쳐를 한정하는 방법에 있어서,
    (가) 상기 기판 위에 하부 포토레지스트층을 형성하는 단계;
    (나) 상기 하부 포토레지스트층 위에 상부 포토레지스트층을 형성하는 단계;
    (다) 제 1 마스크를 투과해서 상기 상부 포토레지스트층을 노광하는 단계;
    (라) 상기 상부 포토레지스트층에 적어도 하나의 고리(環, loop)를 포함하는 개구부가 형성되도록, 상기 상부 포토레지스트층을 현상하는 단계;
    (마) 상기 고리에 의해서 노출되어 있는 하부 포토레지스트층중에서 적어도 일 부분이 노광되도록, 제 2 마스크 및 상기 상부 포토레지스트층의 고리를 투과해서 상기 하부 포토레지스트층을 노광하는 단계;
    (사) 상기 하부 포토레지스트층에 개구부가 형성되도록, 상기 하부 포토레지스트층을 현상하는 단계;
    (아) 상기 포토레지스트 개구부를 사용해서 피쳐를 형성하는 단계
    를 포함하는 피쳐 한정 방법.
  49. 제 48 항에 있어서,
    상기 하부 포토레지스트층은,
    폴리실란 포토레지스트인 것을 특징으로 하는 피쳐 한정 방법.
  50. 제 48 항에 있어서,
    상기 상부 포토레지스트층은,
    혼성 포토레지스트인 것을 특징으로 하는 피쳐 한정 방법.
  51. 제 48 항에 있어서,
    상기 제 1 마스크를 투과해서 상부 포토레지스트층을 현상하는 단계는,
    교번 위상 전이 레티클이 사용되는 것을 특징으로 하는 피쳐 한정 방법.
  52. 제 48 항에 있어서,
    상기 제 1 마스크를 투과해서 상부 포토레지스트층을 현상하는 단계는,
    축이탈 조명을 사용하는 결상 개선 기법(image enhancement technique)에 의해서 수행되는 것을 특징으로 하는 피쳐 한정 방법.
  53. 제 48 항에 있어서,
    상기 현상 단계는,
    염소 플라즈마에 의해서 수행되고;
    상기 하부 포토레지스트층에는,
    상기 상부 포토레지스트층의 환형 개구부와 상기 하부 포토레지스트층의 노광단계에서 노광된 영역의 교차부에 대응하는 상기 하부 포토레지스트층에 개별적인 개구부가 형성되는 것을 특징으로 하는 피쳐 한정 방법.
KR1019990039566A 1998-10-30 1999-09-15 기판상의 특징부 형성 방법, 트렌치 및 비아 제조 방법, 자기 정렬된 도선 및 상호 접속체 제조 방법 KR100323161B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/183,338 1998-10-30
US09/183,338 US6150256A (en) 1998-10-30 1998-10-30 Method for forming self-aligned features
US9/183,338 1998-10-30

Publications (2)

Publication Number Publication Date
KR20000028683A true KR20000028683A (ko) 2000-05-25
KR100323161B1 KR100323161B1 (ko) 2002-02-04

Family

ID=22672411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990039566A KR100323161B1 (ko) 1998-10-30 1999-09-15 기판상의 특징부 형성 방법, 트렌치 및 비아 제조 방법, 자기 정렬된 도선 및 상호 접속체 제조 방법

Country Status (5)

Country Link
US (1) US6150256A (ko)
KR (1) KR100323161B1 (ko)
CN (1) CN1327292C (ko)
MY (1) MY118631A (ko)
SG (1) SG80083A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209129B2 (en) 2012-07-16 2015-12-08 Synopsys, Inc. Self-aligned via interconnect using relaxed patterning exposure

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173897A (ja) * 1998-12-08 2000-06-23 Mitsubishi Electric Corp 露光精度制御方法、装置および記録媒体
KR100298458B1 (ko) * 1999-04-15 2001-09-26 김영환 반도체 소자의 배선 형성 방법
US6306769B1 (en) * 2000-01-31 2001-10-23 Advanced Micro Devices Use of dual patterning masks for printing holes of small dimensions
TW444274B (en) * 2000-03-23 2001-07-01 Mosel Vitelic Inc Improvement method for dishing effect in the polysilicon film deposited on the trench
FR2812450B1 (fr) * 2000-07-26 2003-01-10 France Telecom Resine, bi-couche de resine pour photolithographie dans l'extreme ultraviolet (euv) et procede de photolithogravure en extreme ultraviolet (euv)
AUPQ980700A0 (en) * 2000-08-31 2000-09-21 Unisearch Limited Fabrication of nanoelectronic circuits
US6582890B2 (en) * 2001-03-05 2003-06-24 Sandia Corporation Multiple wavelength photolithography for preparing multilayer microstructures
US6358843B1 (en) * 2001-04-02 2002-03-19 Advanced Micro Devices, Inc. Method of making ultra small vias for integrated circuits
US6589711B1 (en) 2001-04-04 2003-07-08 Advanced Micro Devices, Inc. Dual inlaid process using a bilayer resist
US6458691B1 (en) 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Dual inlaid process using an imaging layer to protect via from poisoning
US6524870B2 (en) * 2001-04-24 2003-02-25 Pell, Iii Edwin A. Method and apparatus for improving resolution of objects in a semiconductor wafer
US6677240B1 (en) * 2002-06-28 2004-01-13 Texas Instruments Incorporated Method for patterning dense and isolated features on semiconductor devices
US20040018742A1 (en) * 2002-07-25 2004-01-29 Applied Materials, Inc. Forming bilayer resist patterns
US6911389B2 (en) * 2002-09-18 2005-06-28 Texas Instruments Incorporated Self aligned vias in dual damascene interconnect, buried mask approach
US7214609B2 (en) * 2002-12-05 2007-05-08 Texas Instruments Incorporated Methods for forming single damascene via or trench cavities and for forming dual damascene via cavities
US20050245074A1 (en) * 2004-04-29 2005-11-03 Ping Jiang In-situ etch-stop etch and ashing in association with damascene processing in forming semiconductor interconnect structures
US7196005B2 (en) * 2004-09-03 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene process with dummy features
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
US7358140B2 (en) * 2005-11-04 2008-04-15 International Business Machines Corporation Pattern density control using edge printing processes
US20080113157A1 (en) * 2006-11-13 2008-05-15 Seagate Technology Llc Method for fabricating master stamper/imprinters for patterned recording media utilizing hybrid resist
JP5239870B2 (ja) * 2007-01-16 2013-07-17 コニカミノルタアドバンストレイヤー株式会社 マイクロチップ、及びマイクロチップの製造方法
KR101072379B1 (ko) * 2007-07-20 2011-10-11 엘지디스플레이 주식회사 리프트오프 방법 및 이를 이용한 액정표시장치용 어레이기판의 제조방법
US8198188B1 (en) * 2008-01-28 2012-06-12 Cadence Design Systems, Inc. Self-aligned VIAS for semiconductor devices
US8232198B2 (en) 2010-08-05 2012-07-31 International Business Machines Corporation Self-aligned permanent on-chip interconnect structure formed by pitch splitting
US8900988B2 (en) 2011-04-15 2014-12-02 International Business Machines Corporation Method for forming self-aligned airgap interconnect structures
US9054160B2 (en) 2011-04-15 2015-06-09 International Business Machines Corporation Interconnect structure and method for fabricating on-chip interconnect structures by image reversal
US8890318B2 (en) 2011-04-15 2014-11-18 International Business Machines Corporation Middle of line structures
US8298943B1 (en) * 2011-05-27 2012-10-30 International Business Machines Corporation Self aligning via patterning
KR20130011122A (ko) * 2011-07-20 2013-01-30 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법
US8822137B2 (en) 2011-08-03 2014-09-02 International Business Machines Corporation Self-aligned fine pitch permanent on-chip interconnect structures and method of fabrication
US20130062732A1 (en) 2011-09-08 2013-03-14 International Business Machines Corporation Interconnect structures with functional components and methods for fabrication
CN103365092B (zh) * 2012-03-31 2016-01-06 中芯国际集成电路制造(上海)有限公司 双重光刻胶及其处理方法
US9087753B2 (en) 2012-05-10 2015-07-21 International Business Machines Corporation Printed transistor and fabrication method
CN107803229B (zh) * 2017-11-16 2019-08-23 北京工业大学 基于对准结构的固定角度多层微流控芯片制作方法
CN108107036A (zh) * 2017-12-13 2018-06-01 杭州埃锐晶生物医学技术有限公司 蛋白微阵列检测用固相基质的制备方法及固相基质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5939906B2 (ja) * 1978-05-04 1984-09-27 超エル・エス・アイ技術研究組合 半導体装置の製造方法
US4761464A (en) * 1986-09-23 1988-08-02 Zeigler John M Interrupted polysilanes useful as photoresists
JP3001607B2 (ja) * 1989-04-24 2000-01-24 シーメンス、アクチエンゲゼルシヤフト 二層法における寸法安定な構造転写方法
EP0416809A3 (en) * 1989-09-08 1991-08-07 American Telephone And Telegraph Company Reduced size etching method for integrated circuits
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5187119A (en) * 1991-02-11 1993-02-16 The Boeing Company Multichip module and integrated circuit substrates having planarized patterned surfaces
DE69220846T2 (de) * 1991-05-03 1998-02-12 Philips Electronics Nv Verfahren zur Herstellung eines Halbleiterbauelements mit Ionenimplantierung
US5185294A (en) * 1991-11-22 1993-02-09 International Business Machines Corporation Boron out-diffused surface strap process
JP3104216B2 (ja) * 1993-12-15 2000-10-30 トヨタ車体株式会社 複合式溶接治具とこれを用いた溶接方法
JPH08148563A (ja) * 1994-11-22 1996-06-07 Nec Corp 半導体装置の多層配線構造体の形成方法
US5776660A (en) * 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209129B2 (en) 2012-07-16 2015-12-08 Synopsys, Inc. Self-aligned via interconnect using relaxed patterning exposure

Also Published As

Publication number Publication date
MY118631A (en) 2004-12-31
SG80083A1 (en) 2001-04-17
CN1327292C (zh) 2007-07-18
US6150256A (en) 2000-11-21
KR100323161B1 (ko) 2002-02-04
CN1254108A (zh) 2000-05-24

Similar Documents

Publication Publication Date Title
KR100323161B1 (ko) 기판상의 특징부 형성 방법, 트렌치 및 비아 제조 방법, 자기 정렬된 도선 및 상호 접속체 제조 방법
US5401691A (en) Method of fabrication an inverse open frame alignment mark
US5143820A (en) Method for fabricating high circuit density, self-aligned metal linens to contact windows
US5869395A (en) Simplified hole interconnect process
JPH09330877A (ja) フォトレジストマスクの形成方法
KR100443064B1 (ko) 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법
US6174801B1 (en) E-beam direct writing to pattern step profiles of dielectric layers applied to fill poly via with poly line, contact with metal line, and metal via with metal line
US6372647B1 (en) Via masked line first dual damascene
KR100694422B1 (ko) 반도체소자의 제조방법
KR20010017560A (ko) 이중 다마신 구조 형성 방법
US20030027419A1 (en) Tri-tone photomask to form dual damascene structures
KR100596831B1 (ko) 반도체소자의 제조방법
KR100685595B1 (ko) 반도체소자의 제조방법
US7087533B2 (en) Method for fabricating semiconductor device
US20040180295A1 (en) Method for fabricating a dual damascene structure using a single photoresist layer
US20020081532A1 (en) Methodology to introduce metal and via openings
KR20010063763A (ko) 반도체 소자의 제조 방법
KR100384876B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR100345367B1 (ko) 반도체소자의 제조방법
KR100709453B1 (ko) 반도체소자의 비트라인 형성방법
JP2006148003A (ja) 半導体装置の製造方法及び半導体装置
KR100334534B1 (ko) 반도체소자의 제조방법
KR100419752B1 (ko) 반도체소자의 제조방법
KR20050117594A (ko) 반도체 소자의 제조 방법
KR100333548B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041110

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee