CN1254108A - 制作自对准部件的方法 - Google Patents

制作自对准部件的方法 Download PDF

Info

Publication number
CN1254108A
CN1254108A CN99121381A CN99121381A CN1254108A CN 1254108 A CN1254108 A CN 1254108A CN 99121381 A CN99121381 A CN 99121381A CN 99121381 A CN99121381 A CN 99121381A CN 1254108 A CN1254108 A CN 1254108A
Authority
CN
China
Prior art keywords
photoresist layer
photoresist
exposure
opening
last
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99121381A
Other languages
English (en)
Other versions
CN1327292C (zh
Inventor
古川俊治
M·C·哈利
S·J·霍尔梅斯
D·V·霍拉克
P·A·拉比多西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1254108A publication Critical patent/CN1254108A/zh
Application granted granted Critical
Publication of CN1327292C publication Critical patent/CN1327292C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Abstract

本发明提供了一种在微芯片的制备过程中生成通孔和槽的改进方法。根据本发明,利用两层专门选定的光刻胶,并曝光光刻胶,使得下光刻胶只在上光刻胶层中形成开口的位置上曝光,由此在光刻工艺中实现通孔和槽的自对准。这种自对准使得通孔可以印刷成细长的图形,这就允许使用特别有效的图形增强技术。本发明还提供了生成通孔和槽的简化工序,因为只需要一个刻蚀步骤就可以同时生成通孔和槽。本发明的另一实施方案允许将环状或连接的图形,例如利用图形增强技术印刷的图形,修正为独立的部件。

Description

制作自对准部件的方法
本发明一般地涉及半导体微芯片的设计和制造。具体地讲，本发明涉及在半导体微芯片的各元件之间建立电连接的方法。
半导体微芯片已经成为在日常生活中无处不在的东西。微芯片不仅很容易在计算机中找到，而且可以在从车库门开启器，到汽车，到儿童玩具的各种物品中找到。微芯片对于每个美国人和世界上的大多数人已经成为日常生活中的一个极其重要的部分。
微芯片由硅或其它半导体材料制造。通过选择性地向硅的特定区域引入杂质，并选择性地在硅上淀积和去除其它材料，就可以在硅芯片上制造出电路。芯片是利用“光刻”工艺制造的。光刻包括在芯片表面上放置化学物质和将表面暴露在辐照之下两个步骤，辐照通常是波长经过仔细选择的光，以便在芯片表面上的特定位置选择性地产生化学反应。称为“光刻胶”或简称为“抗蚀剂”的特殊化合物就是为此目的而制造的。不同的光刻胶具有不同的化学和物理特性，响应于不同的光波长。化学反应的位置受芯片表面的掩膜控制，使得只有表面的特定部分接受辐照。化学反应的结果允许去除和修改芯片表面的特定部分。通过顺序地应用这些工艺，就可以制成电互连的器件层，例如晶体管和电容器。
单层芯片可以以多种方式电互连。电连接芯片层的一种方法是选择性地淀积和去除金属，在芯片表面产生金属线条，从而连接电路元件。根据该工艺，首先，薄金属薄膜，通常是铝，淀积在芯片表面。其次，在薄膜表面施加光刻胶层。然后，利用将相对较窄的线条图案暴露在光刻胶上的掩膜，将光刻胶在具有适当波长的光线下曝光。然后，对光刻胶进行显影和刻蚀，将铝留在在光刻胶上曝光的图案中。这种铝图案为芯片层形成电连接。
一种电连接芯片层的较新的方法称为“镶嵌”工艺。根据镶嵌工艺，二氧化硅层生长在芯片表面上。在二氧化硅层上施加光刻胶层。然后，将光刻胶曝光，建立适当的互连图案。然后，对光刻胶进行显影，并进行刻蚀。刻蚀步骤在二氧化硅中产生在该层中形成互连的槽。然后，在芯片表面淀积金属，通常是铝、铜或钨，将槽填满。然后，将金属磨平，以便去除芯片表面上除填充在槽中的金属之外的其它金属。结果，金属填充在槽中，形成互连图案。水平连接通常称为“布线”。典型的芯片包括一个器件层和多个连接这些器件的布线层。
尽管微芯片可以包括单层布线，但是在实际情况下，为了在当今的高技术世界中获得足够的芯片功能需要多层布线。芯片层通常是由二氧化硅或其它绝缘材料隔离的，以防止芯片的一层干扰另一层的工作。然而，这些芯片层必须在适当的位置穿过二氧化硅电互连。否则，每个单层将与其它层隔离，芯片将无法正常工作。
为了连接芯片层，必需穿透隔离布线层的二氧化硅，以适当的方式电连接层中的元件。一种电连接芯片层的普通方法是“双镶嵌”方法。该方法之所以称为双镶嵌是因为它类似于上述的、用于产生使一个芯片层上的元件电互连的布线的镶嵌工艺。如上所述，首先在二氧化硅上产生用于布线的槽。然后产生透过二氧化硅到达下芯片层的孔。孔是利用下述工艺制作的，施加光刻胶、掩膜、曝光、显影和刻蚀，如上所述。穿过二氧化硅层的孔通常称为“通孔”。通孔通常是利用方形掩膜图形形成的，该图形由于衍射效应将在光刻胶上形成一个圆形。方形掩膜图形，例如用于印刷通孔的图形，并不适用于光刻工艺中使用的绝大多数图形增强技术，因为这些技术需要细长的图形才能更有效地工作。在对光刻胶进行显影和刻蚀二氧化硅之后，导体，通常是铝、铜或钨，淀积在芯片表面，由此填充通孔和槽。通孔中的导体形成称为“栓塞”或“互连”的垂直结构，该结构穿过二氧化硅将二氧化硅上面的元件和二氧化硅下面的元件电连接在一起。为了使互连工作得更好，必需与将要连接的芯片层上的适当电路单元形成充分的接触。通常，通孔必需穿过二氧化硅，并在相邻层上的两个槽之间延伸。
电连接微芯片层的双镶嵌方法需要仔细地对准通孔和槽。确保通孔和槽恰当对准的公差限制了在微芯片上所能实现的密度。制备通孔和槽的传统方法是首先产生槽，然后产生通孔，这在制备工艺中是作为独立步骤进行的。每个步骤均需要如下子步骤：施加光刻胶、对表面进行掩膜和曝光、对光刻胶显影、然后刻蚀表面。
需要新工艺来改善通孔和槽的对准，以便更加充分地利用芯片上的空间。改进的方法将允许把传统的图形增强技术应用于通孔印刷，同时仍能在芯片上产生紧凑的、非细长的通孔。还要求新工艺在生成通孔和槽的过程中具有更少的工艺步骤，以便简化芯片的制备，降低制备成本。
本发明利用产生自对准通孔和槽的方法克服了在现有技术中发现的问题。本发明使用两层光刻胶生成自对准通孔和槽，其中的一层用于掩蔽底层，以便只在印有槽的位置上印刷通孔。
通孔和槽是利用一层叠在另一层之上的两层专门选定的光刻胶实现自对准的。下层光刻胶(用于构图通孔)只有在上层光刻胶(用于构图槽)也曝光的位置上曝光。结果，通孔只在生成了槽的位置上生成。因为通孔和槽是自对准的，所以布线和栓塞也是自对准的。因为通孔和槽是自对准的，所以为保证通孔与槽成功地相交而需要的误差范围更小。这可以产生密度和效率更高的芯片设计。自对准特性允许在产生通孔的过程中使用细长的图形，可以在印刷通孔的过程中使用图形增强技术。本发明还为芯片制备提供了更加高效的步骤，它只需要单次刻蚀步骤就可以同时生成通孔和槽。
本发明通过使用更加有效的图形增强技术可以提高芯片密度，例如交替相移光栅和偏轴照明可以减少相邻槽之间的距离，而不会有布线和触点之间的短路引起失效的风险。本发明还通过在形成通孔图形的过程中使用图形增强技术而实现了更高的芯片密度。通孔通常印刷为孤立的方形，这并不适合于图形增强技术。根据本发明，通孔可以印刷为细长的图形，这可以利用相移、混和光刻胶和/或偏轴照明技术进行增强。
本发明克服了由于考虑短路因素而导致的密度限制，因为互连与布线是自对准的。由此，可以降低布线之间的间距。本发明还可以避免由通孔和槽的错位而引起的开路电路的形成或接触区域的减少，因为通孔和槽是自对准的。
图1是优选实施方案中的方法。
图2是根据优选实施方案进行处理的衬底的剖面图。
图3是根据优选实施方案进行处理的衬底的顶视图。
图4是根据优选实施方案进行处理的衬底的顶视图。
图5是根据优选实施方案进行处理的衬底的顶视图。
图6是根据优选实施方案进行处理的衬底的剖面图。
图7是根据优选实施方案进行处理的衬底的剖面图。
图8是根据优选实施方案进行处理的衬底的剖面图。
图9是根据第二示例实施方案进行处理的衬底的顶视图。
图10是根据第二示例实施方案进行处理的衬底的剖面图。
图11是根据第二示例实施方案进行处理的衬底的剖面图。
图12是根据第二示例实施方案进行处理的衬底的顶视图。
图13是根据第二示例实施方案进行处理的衬底的顶视图。
图14是根据第二示例实施方案进行处理的衬底的剖面图。
图15是根据第二示例实施方案进行处理的衬底的剖面图。
本发明提供了一种在制备微芯片的过程中生成通孔和槽的改进方法。根据本发明，利用两层专门选定的光刻胶、并在不同的波长下对光刻胶进行曝光，可以在光刻工艺中实现通孔和槽的自对准。这种自对准使通孔可以印刷成细长型，这就允许使用特别有效的图形增强技术。本发明还包括生成通孔和槽的简化步骤，因为只需要一个刻蚀步骤就可以同时生成通孔和槽。
生成互连的通孔和线的传统方法不必要地占用芯片空间，并且牺牲了芯片的性能。同样，根据标准制备工艺生成通孔的光刻工艺面临着严重的限制，因为微芯片电路元件的尺寸正在持续地缩小。在瑞利(Rayleigh)模型中，
分辨率＝K*(曝光波长)/(曝光工具的数值孔径)更小的K值产生更高的分辨率。K依赖于光学器件的质量和用于构图图形的工艺类型。随着电路元件尺寸的减小，例如通孔，光刻工艺的极限变得更加突出。
利用图形增强技术可以扩展光刻工艺的极限。如所知道的，通孔典型地是利用将圆形印刷在光刻胶上的方形掩膜进行印刷的。通孔的架空图形通常可以利用边缘移动(rim-shift)相移光栅或衰减相移光栅增强。尽管这些技术部分增强了通孔的架空图形，但是它们还是不如交替(Levenson)相移光栅或偏轴照明方法有效。交替相移方法能够在瑞利参数K的值为0.35时印刷图形，而传统平板印刷术的操作限制在K参数值为0.6，边缘移动或衰减相位掩膜工作在0.5的K值。偏轴照明可以在一定程度上增强嵌套线/空间图形，但是几乎没有增强孤立图形，例如通常用于印刷通孔的图形。与衰减相位掩膜一起使用的偏轴照明可以在K值处于0.40和0.45之间时使用。边缘印刷方法，例如侧壁图形变换或复合光刻胶，还可以在K值等于0.35时进行操作，但是它们不能用于通孔。从上述讨论可知，传统的图形增强技术对紧凑图形，例如在印刷通孔时使用的图形的帮助很少。由此，印刷通孔已经成为继续缩小微芯片电路的主要障碍。
根据传统工艺，为了保证互连与布线之间的可靠接触，生成通孔和槽时必须保留相当大的误差范围。在许多芯片设计中，通孔和线具有几乎相等的宽度。为了确保可靠的互连，覆盖层裕量(budget)大约占图形尺寸的40％。因此，对于0.20微米的通孔和0.20微米的槽，需要正负0.08微米的覆盖层公差。图形尺寸公差通常大约是图形尺寸的20％，这在本例中是正负0.04微米。如果线的图形处于极限范围0.16微米，那么通孔的图形尺寸也处于0.16微米的极限范围，覆盖层处于极限0.08微米，还必须有足够的覆盖层用于器件制作，在本例中覆盖层为0.08微米。如果覆盖层不足，那么电路将无法正常工作。例如，电路可能在需要互连的位置“开路”。
类似地，需要防止相邻布线发生短路还限制了芯片上的可实现密度。当通孔很大，续上例为0.24微米，覆盖层为0.08微米时，布线处于最大可允许图形尺寸0.24微米，公差总计为0.16微米。在本例中，布线间距可以设定为0.20微米，这样将不会发生短路。这种间距限制了可在芯片上实现的密度。
现参考图1，流程图示出根据优选实施方案的方法100。方法100的第一步102是在衬底表面施加下光刻胶层。下光刻胶层优选地是在给定波长下曝光的化学汽相淀积光刻胶，在此该波长称为第二波长。可以用作下光刻胶层的光刻胶是Microelectronic Engineering，Vol.30，1996，pp.275-278描述的等离子体聚合聚硅烷光刻胶。方法100的下一步104是在下光刻胶层上施加上光刻胶层。
上和下光刻胶层可以分别是正光刻胶、负光刻胶或复合光刻胶。下光刻胶层和下光刻胶层的选择应当避免两层之间的混合。在结合优选实施方案描述的实例中，用于下光刻胶层的CVD聚硅烷光刻胶由类似于聚硅烷的硅网状物组成。该聚硅烷光刻胶不溶于通常用于溶解旋涂施加的光刻胶的溶剂，由此，在将上光刻胶层旋转涂敷在下层上时，将使光刻胶层之间的混合最小，使分辨率和图形外形的劣化最小。特别适用于下光刻胶层的其它光刻胶是水溶正光刻胶，例如J.M.Frechet，C.G.Wilson等人在SPIE，Vol.3049，pp.437-447，1997中描述的。具体地讲，该文中的方案2和方案4列出的材料适用于下光刻胶层。这些光刻胶的配方是DUV材料，并且与I-线上光刻胶层一起使用。这些光刻胶对于本发明特别有吸引力。在施加后烘烤之后进行的交连将防止混合。用于显影的冲洗工艺不会改变绝大多数光刻胶上的图形，可以用于上光刻胶层，它们在曝光之前的不可溶解性将防止它们在显影上光刻胶层的过程中劣化。
上光刻胶层可以是传统的I-线或DUV单层光刻胶。下光刻胶层的显影液相对于上光刻胶层优选地具有一定的差异，这样，在显影下光刻胶层时，上光刻胶层中显影的图形将不受影响。例如，可以用作下光刻胶的聚硅烷光刻胶(上述的)作为正光刻胶利用稀释的氟化氢(HF)、HF气体或氟离子进行显影，也可以作为负光刻胶利用氯等离子体进行显影。如果将DUV或I-线光刻胶用作上光刻胶，那么上光刻胶将不会对用于显影下光刻胶的HF或氯等离子体十分敏感。同时，绝大多数DUV和I-线光刻胶是利用水基溶液进行显影的，例如0.14到0.26N的四甲基氢氧化氨(TMAH)。用作下光刻胶层的聚硅烷光刻胶不受水显影液的影响。此外，下光刻胶层优选地对不能透过上光刻胶层的曝光波长具有感光性。例如，上光刻胶层可以是远紫外(DUV)光刻胶。绝大多数DUV光刻胶对于193纳米的曝光波长是不透明的。用作上光刻胶层的绝大多数I-线光刻胶对于DUV的曝光和193纳米的曝光是不透明的。本领域的技术人员可以认识到根据本发明可以使用不同的光刻胶组合。
在下光刻胶层和上光刻胶层之间使用增透膜是有利的。如果使用的话，增透膜将吸收透过上光刻胶层的光线，防止下光刻胶层曝光。使用增透膜是一种允许下光刻胶层和上光刻胶层有选择地对同一光波长进行响应的方法。然而，为了使下光刻胶层曝光，必需除去至少一部分增透膜。
图2示出了具有下光刻胶层205和上光刻胶层210的衬底部分200。二氧化硅层215或类似的绝缘材料层位于下光刻胶层205的下面。在二氧化硅层215的下面是硅衬底217。根据本发明，使用了与上述光刻胶不同的光刻胶，但是如果不使用增透膜，那么就必需选择所使用的光刻胶，使得下光刻胶层205的响应波长明显地不同于上光刻胶层210。这样，上光刻胶层210的曝光将不会影响下光刻胶205，反之亦然。另外，上光刻胶层210和下光刻胶层205优选地使用不同的显影液，使得一层的显影操作不会影响另一层。根据优选实施方案，下光刻胶是可以利用稀释的HF溶液、HF气体或氟离子显影的CVD聚硅烷光刻胶。尽管稀释的HF溶液是一种可以采用的显影液，但是已经知道稀释的HF溶液将与可以用作上光刻胶层的某些光刻胶发生黏附问题。这些问题可以通过使用HF气体作为显影液而避免。上光刻胶层对于下光刻胶层响应的第二波长是不透明的。例如，上光刻胶层是可以用水基溶液显影的传统光刻胶，例如四甲基氢氧化氨(例如0.26N)、氢氧化钾、或硅酸钠。在本例中，上光刻胶层不在稀释的HF溶液中显影，下光刻胶层不在水基显影液中显影。氯等离子体显影液是具有方向性的RIE，这放宽了对用作光掩膜的上光刻胶的要求。然而，如将要看到的，下光刻胶层205和上光刻胶层210优选地响应于相同的刻蚀工艺和化学药品。
允许将聚硅烷光刻胶用作下光刻胶层、并且上和下光刻胶层具有相同曝光波长的一个要素是聚硅烷光刻胶必需与空气中的氧反应，以便形成图形。曝光的聚硅烷光刻胶与氧反应形成二氧化硅。氯等离子体显影过程去除聚硅烷，保留二氧化硅。如果氧不能到达聚硅烷光刻胶，那么将不能形成图形。上光刻胶层至少部分地阻碍氧进入下光刻胶层。允许将聚硅烷光刻胶用作下光刻胶层、并且上和下光刻胶层具有相同曝光波长的另一个要素是聚硅烷的氯等离子体RIE显影工艺是有方向性的，即使上光刻胶没有用作光掩膜，它也能在RIE显影过程中用作物理掩膜。因此，在上光刻胶层保持完整的聚硅烷下光刻胶层中不会形成图形，但是在去除了上光刻胶层的位置可以形成图形。
有时期望对两个光刻胶层使用相同的曝光波长，因为这只需要一个曝光工具。聚硅烷光刻胶特别有用，因为它允许对上和下光刻胶层使用相同的曝光波长。然而，根据本发明，也可使用其它光刻胶。
现返回图1，方法100的下一步106是通过具有第一曝光图形的第一掩膜，利用不会影响下光刻胶层的第一波长对表面进行掩膜和曝光。第一曝光图形将界定在绝缘材料中形成的布线。根据优选实施方案，曝光是利用传统的I-线或DUV曝光工具进行的。这些曝光工具通常利用248或365纳米的波长。尽管根据优选实施方案用作下光刻胶层的聚硅烷光刻胶在248纳米有些感光性，但是这种感光性大约比绝大多数DUV光刻胶慢三倍，例如那些用作上光刻胶层的光刻胶。因为感光性较低，上光刻胶层在248纳米的曝光基本不会劣化下光刻胶层，当下光刻胶层包含聚硅烷光刻胶时。当然，根据本发明可以使用其它曝光工具，例如x-射线。因为下光刻胶层205不响应第一波长，所以下光刻胶层205不受曝光的影响。方法100的下一步108是显影上光刻胶层。在显影之后，暴露在上光刻胶层210中的线条成为允许光线到达下光刻胶层205的开口，而上光刻胶层210的未暴露部分将防止光线到达下光刻胶层205。因此，下光刻胶层205只能够在上光刻胶层暴露的地方接收使它响应的波长的光线。
现转到图3，示出了在步骤108之后衬底部分200的上表面。表面250已经受到为上光刻胶层210选定的第一波长的曝光。印在上光刻胶层210上的第一曝光图形已经经过显影成为开口。图3示出了晶片部分215的示例曝光图形和最终的开口。上光刻胶层210的曝光和显影在上光刻胶层210中形成线条310、320、330和340，并使部分下光刻胶层205曝光。如所要看到的，这些线条310、320、330和340将用于在绝缘材料层215中界定相应的槽，布线就形成在槽中。
返回图1，方法100的下一步110是使用具有第二曝光图形的第二掩膜，利用下光刻胶层能够发生响应的第二光波长对表面进行曝光。印在下光刻胶层上的图形将用于界定延伸过绝缘材料层的互连结构。尽管互连通常是方形结构，但是第二曝光图形可以包含细长的图形，因为下光刻胶层只能在第二曝光图形和印在上光刻胶层中的线条的交叉位置上曝光。显然，用于曝光下光刻胶层205的第二波长依赖于下光刻胶的特性。与下光刻胶层208一起使用的最优波长也依赖于用于上光刻胶层210的波长，因为这两个波长优选地具有足够大的差异，以便防止在曝光上光刻胶层210时下光刻胶层205发生意外的曝光。例如，下光刻胶层205可以利用193纳米的曝光系统(如果上光刻胶层210是248或365纳米的光刻胶)，或者利用248纳米的曝光系统(如果上光刻胶层210是365纳米的光刻胶)。
因为下光刻胶层205只能在上光刻胶层210暴露的开口处曝光，所以下光刻胶层205只能在上光刻胶开口和第二掩膜中的相应开口交叉的位置上曝光。因此，只有包含在第二掩膜上的曝光图形的一部分才能印刷到下光刻胶层205上。
图4示例了具有已经如上所述进行曝光的下光刻胶层205和上光刻胶层210的衬底部分200。表面250利用具有第二曝光图形的第二掩膜，在下光刻胶层205能够响应的第二波长处进行曝光。图4示出了示例性的第二曝光图形。表面250只在区域410、420、430、435、440、445和450曝光。如图4所示，曝光区域410、420、430、435、440、445和450的形状是细长的矩形。这种形状有助于确保与先前在上光刻胶层中曝光和显影的区域310、320、330和340充分地相交。第二曝光图形可以包括允许将图形增强技术，例如交替(Lenenson)相移光栅、偏轴照明和复合光刻胶应用于第二曝光图形的任何形状。在此回想一下，上光刻胶层210对于未曝光区域中的下光刻胶层205能够响应的光波长是不太透明的。因此，上光刻胶层210用作掩膜，使下光刻胶层205只能在叠盖上光刻胶层210的已曝光部分，即线条310、320、330、和340，和第二曝光图形的区域410、420、430、440、445和450相交的部分曝光。如优选实施方案所述，下光刻胶层可以正光刻胶。在这种情况下，第二曝光图形和上光刻胶层的显影线条的交叉点将在显影过程中除去。然而，本发明也可以将负光刻胶或复合光刻胶用作下光刻胶层。复合光刻胶在下述未审定专利申请中进行了描述，转让给IBM、由Hakey等人于1996年9月10日提交、序列号为08/715,287、题为“Frequency Doubling Hybrid Photoresist”的未审定专利申请，和转让给IBM、由Chen等人于1998年10月13日提交、序列号为09/170,756、题为“Optimization of Space Widthfor Hybrid Photoresist”的未审定专利申请。利用聚硅烷光刻胶作为负光刻胶允许对上和下光刻胶层使用相同的曝光波长，如前所述。如果负光刻胶用作下光刻胶层，那么第二曝光图形将包含与上光刻胶层中显影出来的线条相交的细长不透明图形。如果复合光刻胶用作下光刻胶层，那么第二曝光图形的细长图形边缘将在与上光刻胶层显影出来的线条的交叉处显影。
图5示出显影下光刻胶层的结果。下光刻胶层205只在第二曝光图形中的区域410、420、430、435、440、445、450和上光刻胶层210的开口，在这里是线条310、320、330、340和350，相交的位置曝光。这使得下光刻胶层205只在区域510、520、530、535、540、545和550曝光。如图5所示，这在通孔和槽的图形之间形成非常精确的自对准，由此节省了芯片215上的表面250。
图6示出在光刻胶显影之后，但在刻蚀之前的衬底部分。图6是图5所示衬底215沿线6-6的剖面图。上光刻胶层210已经曝光和显影，并且在位置630、635、637、638和639上形成开口。下光刻胶层205已经曝光和显影，并且在位置530和535上形成开口。
再参考图1，方法110的下一步114是在绝缘材料中刻蚀通孔和槽。根据优选实施方案，刻蚀深度由一层或两层光刻胶是否已经在特定位置上曝光决定。如果上光刻胶层210和下光刻胶层205在同一位置曝光和显影，例如制作通孔的情况，那么刻蚀将立即在绝缘材料上进行。然而，如果只有上光刻胶层210曝光，例如制作槽的情况，那么必需在刻蚀绝缘材料之前，刻蚀透下光刻胶层205。由此，在设定时间周期的刻蚀过程中，绝缘材料在两层光刻胶均曝光和显影的位置刻蚀得较深，而在只有上光刻胶层210曝光和显影的位置刻蚀得较浅。这样，通孔和槽可以在一步中刻蚀。当然，本领域的技术人员将认识到可以使用响应于不同刻蚀剂的光刻胶。尽管这需要附加的刻蚀步骤，但是它可以独立控制通孔和槽的刻蚀深度。在某些情况下，期望独立的刻蚀步骤。在刻蚀完通孔和槽之后，从衬底表面除去剩余的光刻胶。
图7示出完成刻蚀步骤114的衬底部分。通孔730和735已经刻蚀在下光刻胶层205和上光刻胶层210均曝光的位置。槽737、738、739已经刻蚀在只有上光刻胶层210曝光的位置。通孔730、735穿过绝缘材料215到达芯片的硅层217。在硅层217上，通孔730、735连接下层690上的布线794、796。这允许芯片层之间的互连。
再参考图1，方法100的下一步116是在芯片表面上淀积金属，以便填充通孔和槽，形成布线和互连。通常淀积的金属是铜、钨或铝。方法100的最后一步118是去除多余的金属，只留下布线和互连。这可以通过平面化工艺实现。
图8示出本工艺的结果。互连830、835透过绝缘材料215到达硅衬底217与布线794、796相连。布线837、838、839形成在刻蚀在绝缘材料215中的槽737、738、739中。现在，可以利用本领域采用的任何各种工艺进行芯片制备。
在优选实施方案的另一个变例中，上光刻胶层是利用产生“环状”或“连接”结构的图形增强技术图形化的。这些技术包括相位边缘图形变换和复合光刻胶。这些技术具有提高图形分辨率的优点，但是具有导致环状图形的缺点。因为需要分立地制作部件，所以这些图形增强技术不能利用独立的掩膜步骤将环状图形分割成分立的部件。这一变化将环状部件调整为分立部件，以允许在不使工艺过于复杂的条件下使用图形增强技术。
在这种变化中，聚硅烷光刻胶用作下光刻胶层，与图形增强技术相容的光刻胶用作上光刻胶层(例如传统的I-线或UV光刻胶，复合光刻胶等等)。聚硅烷优选地用作下光刻胶层有以下几个原因。第一，它在施加过程中不易与上光刻胶层混合。第二，用于聚硅烷光刻胶的等离子体显影基本不会劣化上光刻胶中的图形。第三，用于上光刻胶的水基显影液基本不会劣化聚硅烷光刻胶。第四，聚硅烷光刻胶可以在曝光波长为193nm时起作用，此时上光刻胶用作掩膜(当上光刻胶是DUV或I-线时)。
优选的是，聚硅烷光刻胶用于负光刻胶模式，而氯等离子体用于去除没有曝光的光刻胶区域。在这种情况下，聚硅烷可以在用于上光刻胶的相同波长下曝光，氯等离子体显影工艺将允许下光刻胶层只在没有被上光刻胶层覆盖的区域内显影，尽管上光刻胶层覆盖和没覆盖的下光刻胶层都得到曝光。利用湿法显影光刻胶作为下光刻胶层，任何曝光区域，即使是覆盖了上光刻胶层的曝光区域都将显影，使得上光刻胶的粘合失效。
在优选实施方案中应当注意，在上光刻胶层和下聚硅烷光刻胶层之间不需要增透膜(ARC)。这与传统方法相比，显著地降低了工艺的复杂性。
利用淀积的下和上光刻胶，上光刻胶利用适当的图形增强技术曝光。采用的工序决定于采用的技术。曝光之后，对上光刻胶显影。由于使用了图形增强技术，所以将在上光刻胶层中形成环状槽。这展露出一圈下聚硅烷光刻胶。
然后利用界定了应曝光的下光刻胶区域的掩膜光栅和上光刻胶对下光刻胶进行曝光。优选地，掩膜光栅包括阻挡部分环状槽、并暴露另一部分环状槽的图形。因此，与上光刻胶中的环状槽和光栅中的未阻挡图形相交的部分相对应的下光刻胶区域得到曝光。上光刻胶或光栅中的阻挡图形阻挡的下光刻胶部分没有曝光。
然后，利用氯等离子体或其它适宜的显影液显影下光刻胶。这去除了没有受到上光刻胶保护的、下聚硅烷光刻胶的未曝光部分。因此，只去除了与环状槽和第二曝光掩膜光栅中的阻挡图形相交的部分相对应的那一部分下光刻胶。因此，利用掩膜光栅有选择地阻挡部分环状槽，就可以在下聚硅烷光刻胶中形成分立的槽。这些分立的槽可以用来在衬底上形成分立的部件。
现转到图9、10和11，示例了根据优选实施方案，利用复合光刻胶，形成在聚硅烷光刻胶层上的环状图形。具体地讲，图9、10和11示例了位于衬底部分1802上的图形化复合光刻胶层1806和聚硅烷光刻胶层1804，其中图10是图9衬底沿线19-19的剖面图，图11是图9衬底沿线20-20的剖面图。使用复合光刻胶的一个好处是利用当前的远紫外(DUV)平板印刷工具可以印刷小于0.2μm的线宽，而该工具的设计分辨率是0.35μm。因此，利用掩膜图形的边缘在复合光刻胶中界定槽1808，可以实现比常规平板印刷允许的尺寸更小的部件尺寸。连接槽1808，这在某些应用中是期望的，例如隔离槽结构，对于其它类型的部件是一个问题，例如栅极导体或布线。对于这些应用，连接槽1808可能导致意外的短路。
根据本实施方案，衬底部分利用掩膜光栅再次曝光，连接图形的曝光部分在复合光刻胶中。现转到图12，示例了示例性的第二次曝光，其中区域1910和1920曝光了，而区域1915没有。如前面实施方案所述的，这种曝光包括利用UV光线进行的辐照，或离子注入。在另一种情况下，聚硅烷光刻胶1804的那些曝光部分不溶于氯等离子体显影剂。因此，与槽1808和曝光区域1910、1920的相交区域对应的下聚硅烷光刻胶区域得到曝光。由上光刻胶层阻挡的，或者处于未曝光区域1915的下聚硅烷光刻胶部分没有曝光。然后，利用氯等离子体显影剂显影下聚硅烷光刻胶。这只去除了由剩余复合光刻胶1806保护的未曝光部分。
现转到图13、14和15，示出了在利用氯等离子体显影剂去除了没有受到剩余复合光刻胶1806保护的未曝光部分之后的衬底部分1802。这在下聚硅烷光刻胶中形成两个分立的、未连接的槽1950。然后，这些部件可以用于在衬底部分1802上形成分立部件。本领域的技术人员应当认识到，该实施方案可以用来界定许多不同类型的部件，包括布线、栅极导体等，但不限于此。
尽管按照优选实施方案描述了本发明，但是本领域的技术人员将认识到，可以在不偏离发明宗旨的条件下进行修改。例如，可以使用更多种不同的光刻胶。在将来，很有可能开发出特别适于实现本发明的新型光刻胶。还可以使用与在此给出的实例不同的曝光工具和曝光波长。同样，可以使用多次刻蚀步骤，以代替在优选实施方案中采用的一步刻蚀。可以使用除二氧化硅之外的其它绝缘材料隔离芯片层。尽管描述了将互连与硅衬底上的布线相连的优选实施方案，本发明可以用来连接微芯片层和其它任何层。可以将除铝、铜或钨之外的其它导体用作布线或互连。互连甚至可以与元件对准，而不是电连接芯片层的布线。

Claims (53)

1.在衬底上界定部件的方法，包括步骤：
A在衬底上施加下光刻胶层；
B在下光刻胶层上施加上光刻胶层；
C利用第一掩膜曝光上光刻胶层；
D显影上光刻胶层，以便在上光刻胶层中形成开口；
E利用第二掩膜和上光刻胶开口曝光下光刻胶层，使与上光刻胶开口和第二掩膜中的相应开口的交叉部分对应的下光刻胶层部分曝光；
F显影下光刻胶层，以便在下光刻胶层上形成开口；
G利用下光刻胶开口形成部件。
2.权利要求1的方法，其中上光刻胶层是负光刻胶。
3.权利要求1的方法，其中上光刻胶层是正光刻胶。
4.权利要求1的方法，其中上光刻胶层是复合光刻胶。
5.权利要求1的方法，其中下光刻胶层是正光刻胶。
6.权利要求1的方法，其中下光刻胶层是负光刻胶。
7.权利要求1的方法，其中下光刻胶层是复合光刻胶。
8.权利要求1的方法，其中下光刻胶层是聚硅烷光刻胶。
9.权利要求8的方法，其中显影下光刻胶层的步骤包括执行有方向性的氯等离子体刻蚀。
10.权利要求9的方法，其中曝光上光刻胶层的步骤和曝光下光刻胶层的步骤使用相同的曝光工具。
11.权利要求1的方法，其中下光刻胶层和上光刻胶层响应于不同的光波长。
12.权利要求1的方法，其中第二掩膜中使下光刻胶层曝光的透明部分包括细长的图形。
13.权利要求12的方法，其中利用第二掩膜曝光下光刻胶层的步骤还包括使用交替相移光栅的步骤。
14.权利要求12的方法，其中利用第二掩膜曝光下光刻胶层的步骤还包括使用偏轴照明的步骤。
15.权利要求1的方法，其中施加下光刻胶层的步骤包括施加聚硅烷光刻胶，曝光和显影上光刻胶层的步骤在上光刻胶层中形成环状开口。
16.权利要求15的方法，其中上光刻胶层包括复合光刻胶。
17.权利要求15的方法，其中曝光上光刻胶层的步骤包括使用相移曝光。
18.权利要求15的方法，其中显影下光刻胶层的步骤在与上光刻胶层中的环状开口和第二掩膜的曝光图形的相交部分对应的下光刻胶层中形成分立的开口。
19.权利要求15的方法，其中显影步骤包括利用氯等离子体显影，下光刻胶层在与上光刻胶层中的环状开口和在曝光下光刻胶层的步骤中未曝光的部分相交的区域对应的下光刻胶层中形成分立的开口。
20.权利要求1的方法，还包括步骤：
H利用上光刻胶开口形成第二部件。
21.在半导体衬底上形成槽和通孔的方法，包括步骤：
A在衬底上施加下光刻胶层；
B在下光刻胶层上施加上光刻胶层；
C利用第一掩膜曝光上光刻胶层；
D显影上光刻胶层，以便在上光刻胶层中形成开口；
E利用第二掩膜和上光刻胶开口曝光下光刻胶层，使与上光刻胶开口和第二掩膜中的相应开口的交叉部分对应的下光刻胶层部分曝光；
F显影下光刻胶层，以便在下光刻胶层上形成开口；
G利用下光刻胶开口形成通孔。
H利用上光刻胶开口形成槽。
22.权利要求21的方法，其中上光刻胶层是负光刻胶。
23.权利要求21的方法，其中上光刻胶层是正光刻胶。
24.权利要求21的方法，其中上光刻胶层是复合光刻胶。
25.权利要求21的方法，其中下光刻胶层是正光刻胶。
26.权利要求21的方法，其中下光刻胶层是负光刻胶。
27.权利要求21的方法，其中下光刻胶层是复合光刻胶。
28.权利要求21的方法，其中下光刻胶层是聚硅烷光刻胶。
29.权利要求28的方法，其中曝光上光刻胶层的步骤和曝光下光刻胶层的步骤使用相同的曝光波长。
30.权利要求29的方法，其中显影下光刻胶层的步骤包括执行有方向性的氯等离子体刻蚀。
31.权利要求21的方法，其中下光刻胶层和上光刻胶层响应于不同的光波长。
32.权利要求21的方法，其中第二掩膜的透明部分包括细长的图形。
33.权利要求21的方法，其中利用第二掩膜曝光下光刻胶层的步骤还包括使用交替相移光栅的步骤。
34.权利要求21的方法，其中利用第二掩膜曝光下光刻胶层的步骤还包括使用偏轴照明的步骤。
35.权利要求21的方法，其中利用下光刻胶开口形成通孔和利用上光刻胶开口形成槽的步骤包括单次刻蚀。
36.在半导体衬底上形成自对准布线和互连的方法，包括步骤：
A在衬底表面形成绝缘材料层；
B在绝缘材料层上施加下光刻胶层；
C在下光刻胶层上施加上光刻胶层；
D通过以下步骤实现布线的图形：
I利用第一波长的光线曝光上光刻胶层，上光刻胶层透过具有第一曝光图形的第一掩膜对该光线进行响应，使得只与第一曝光图形对应的上光刻胶层部分接收第一波长的光线；和
II显影上光刻胶层，使得开口形成在上光刻胶层中；
E通过以下步骤实现互连的图形：
I利用第二波长的光线曝光下光刻胶层，下光刻胶层透过具有第二曝光图形的第二掩膜和上光刻胶层中的开口对该光线进行响应，使得只有位于上光刻胶层中的开口下面的并与第二曝光图形对应的下光刻胶层部分能够接收第二波长的光线；和
II显影下光刻胶层，使得开口在接收第二波长的光线的下光刻胶层中形成；
F在与上光刻胶层中的开口对应的绝缘材料层位置上刻蚀槽；
G透过与下光刻胶层中的开口对应的绝缘材料层位置刻蚀通孔；
H利用金属过填充衬底表面，使得槽和通孔添满金属；和
I平面化金属，使得金属只保留在通孔和槽中。
37.权利要求36的方法，其中上光刻胶层是负光刻胶，上光刻胶开口形成在没有接收到第一波长的光线的上光刻胶层部分中。
38.权利要求36的方法，其中上光刻胶层是正光刻胶，上光刻胶开口形成在接收到第一波长的光线的上光刻胶层部分中。
39.权利要求36的方法，其中上光刻胶层是复合光刻胶，上光刻胶开口形成在接收到第一波长的光线的上光刻胶层的边缘部分。
40.权利要求36的方法，其中下光刻胶层不响应第一波长的光线。
41.权利要求36的方法，其中上光刻胶层不响应第二波长的光线。
42.权利要求36的方法，其中光线的第一波长大约为365纳米，光线的第二波长大约为193纳米。
43.权利要求36的方法，其中光线的第一波长大约为248纳米，光线的第二波长大约为193纳米。
44.权利要求36的方法，其中光线的第一波长大约为365纳米，光线的第二波长大约为248纳米。
45.权利要求36的方法，其中第二曝光图形包括多个细长的图形。
46.权利要求45的方法，其中图形化互连的步骤还包括利用交替相移光栅增强第二曝光图形。
47.权利要求45的方法，其中图形化互连的步骤还包括利用偏轴照明增强第二曝光图形。
48.在衬底上界定部件的方法，包括步骤：
A在衬底上施加下光刻胶层；
B在下光刻胶层上施加上光刻胶层；
C利用第一掩膜曝光上光刻胶层；
D显影上光刻胶层，使得包含至少一个环的开口形成在上光刻胶层中；
E利用第二掩膜和上光刻胶层中的至少一个环曝光下光刻胶层，使得仅仅位于至少一个环下面的至少一部分下光刻胶层曝光；
F显影下光刻胶层，以便在下光刻胶层上形成开口；
G利用下光刻胶开口形成部件。
49.权利要求48的方法，其中下光刻胶层包括聚硅烷光刻胶。
50.权利要求48的方法，其中上光刻胶层包括复合光刻胶。
51.权利要求48的方法，其中利用第一掩膜曝光上光刻胶层的步骤包括使用交替相移光栅。
52.权利要求48的方法，其中利用图形增强技术透过第一掩膜曝光上光刻胶层的步骤包括使用偏轴照明。
53.权利要求48的方法，其中显影步骤包括利用氯等离子体显影，下光刻胶层在与上光刻胶层中的环状开口和在曝光下光刻胶层的步骤中未曝光的部分相交的区域对应的下光刻胶层形成分立的开口。
CNB991213815A 1998-10-30 1999-10-15 制作自对准部件的方法 Expired - Fee Related CN1327292C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/183338 1998-10-30
US09/183,338 US6150256A (en) 1998-10-30 1998-10-30 Method for forming self-aligned features

Publications (2)

Publication Number Publication Date
CN1254108A true CN1254108A (zh) 2000-05-24
CN1327292C CN1327292C (zh) 2007-07-18

Family

ID=22672411

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991213815A Expired - Fee Related CN1327292C (zh) 1998-10-30 1999-10-15 制作自对准部件的方法

Country Status (5)

Country Link
US (1) US6150256A (zh)
KR (1) KR100323161B1 (zh)
CN (1) CN1327292C (zh)
MY (1) MY118631A (zh)
SG (1) SG80083A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002019036A1 (en) * 2000-08-31 2002-03-07 Unisearch Limited Fabrication of nanoelectronic circuits
CN101349877B (zh) * 2007-07-20 2011-05-04 乐金显示有限公司 剥离方法及借此制造用于液晶显示装置的阵列基板的方法
CN103365092A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 双重光刻胶及其处理方法
CN101589311B (zh) * 2007-01-16 2016-11-23 柯尼卡美能达精密光学株式会社 微芯片、以及微芯片的制造方法
CN107803229A (zh) * 2017-11-16 2018-03-16 北京工业大学 基于对准结构的固定角度多层微流控芯片制作方法
CN108107036A (zh) * 2017-12-13 2018-06-01 杭州埃锐晶生物医学技术有限公司 蛋白微阵列检测用固相基质的制备方法及固相基质

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173897A (ja) * 1998-12-08 2000-06-23 Mitsubishi Electric Corp 露光精度制御方法、装置および記録媒体
KR100298458B1 (ko) * 1999-04-15 2001-09-26 김영환 반도체 소자의 배선 형성 방법
US6306769B1 (en) * 2000-01-31 2001-10-23 Advanced Micro Devices Use of dual patterning masks for printing holes of small dimensions
TW444274B (en) * 2000-03-23 2001-07-01 Mosel Vitelic Inc Improvement method for dishing effect in the polysilicon film deposited on the trench
FR2812450B1 (fr) * 2000-07-26 2003-01-10 France Telecom Resine, bi-couche de resine pour photolithographie dans l'extreme ultraviolet (euv) et procede de photolithogravure en extreme ultraviolet (euv)
US6582890B2 (en) * 2001-03-05 2003-06-24 Sandia Corporation Multiple wavelength photolithography for preparing multilayer microstructures
US6358843B1 (en) * 2001-04-02 2002-03-19 Advanced Micro Devices, Inc. Method of making ultra small vias for integrated circuits
US6589711B1 (en) 2001-04-04 2003-07-08 Advanced Micro Devices, Inc. Dual inlaid process using a bilayer resist
US6458691B1 (en) 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Dual inlaid process using an imaging layer to protect via from poisoning
US6524870B2 (en) * 2001-04-24 2003-02-25 Pell, Iii Edwin A. Method and apparatus for improving resolution of objects in a semiconductor wafer
US6677240B1 (en) * 2002-06-28 2004-01-13 Texas Instruments Incorporated Method for patterning dense and isolated features on semiconductor devices
US20040018742A1 (en) * 2002-07-25 2004-01-29 Applied Materials, Inc. Forming bilayer resist patterns
US6911389B2 (en) * 2002-09-18 2005-06-28 Texas Instruments Incorporated Self aligned vias in dual damascene interconnect, buried mask approach
US7214609B2 (en) * 2002-12-05 2007-05-08 Texas Instruments Incorporated Methods for forming single damascene via or trench cavities and for forming dual damascene via cavities
US20050245074A1 (en) * 2004-04-29 2005-11-03 Ping Jiang In-situ etch-stop etch and ashing in association with damascene processing in forming semiconductor interconnect structures
US7196005B2 (en) * 2004-09-03 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene process with dummy features
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet
US7358140B2 (en) * 2005-11-04 2008-04-15 International Business Machines Corporation Pattern density control using edge printing processes
US20080113157A1 (en) * 2006-11-13 2008-05-15 Seagate Technology Llc Method for fabricating master stamper/imprinters for patterned recording media utilizing hybrid resist
US7902613B1 (en) * 2008-01-28 2011-03-08 Cadence Design Systems, Inc. Self-alignment for semiconductor patterns
US8232198B2 (en) 2010-08-05 2012-07-31 International Business Machines Corporation Self-aligned permanent on-chip interconnect structure formed by pitch splitting
US8890318B2 (en) 2011-04-15 2014-11-18 International Business Machines Corporation Middle of line structures
US9054160B2 (en) 2011-04-15 2015-06-09 International Business Machines Corporation Interconnect structure and method for fabricating on-chip interconnect structures by image reversal
US8900988B2 (en) 2011-04-15 2014-12-02 International Business Machines Corporation Method for forming self-aligned airgap interconnect structures
US8298943B1 (en) * 2011-05-27 2012-10-30 International Business Machines Corporation Self aligning via patterning
KR20130011122A (ko) * 2011-07-20 2013-01-30 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법
US8822137B2 (en) 2011-08-03 2014-09-02 International Business Machines Corporation Self-aligned fine pitch permanent on-chip interconnect structures and method of fabrication
US20130062732A1 (en) 2011-09-08 2013-03-14 International Business Machines Corporation Interconnect structures with functional components and methods for fabrication
US9087753B2 (en) 2012-05-10 2015-07-21 International Business Machines Corporation Printed transistor and fabrication method
US8813012B2 (en) 2012-07-16 2014-08-19 Synopsys, Inc. Self-aligned via interconnect using relaxed patterning exposure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5939906B2 (ja) * 1978-05-04 1984-09-27 超エル・エス・アイ技術研究組合 半導体装置の製造方法
US4761464A (en) * 1986-09-23 1988-08-02 Zeigler John M Interrupted polysilanes useful as photoresists
JP3001607B2 (ja) * 1989-04-24 2000-01-24 シーメンス、アクチエンゲゼルシヤフト 二層法における寸法安定な構造転写方法
EP0416809A3 (en) * 1989-09-08 1991-08-07 American Telephone And Telegraph Company Reduced size etching method for integrated circuits
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5187119A (en) * 1991-02-11 1993-02-16 The Boeing Company Multichip module and integrated circuit substrates having planarized patterned surfaces
EP0512607B1 (en) * 1991-05-03 1997-07-16 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device using ion implantation
US5185294A (en) * 1991-11-22 1993-02-09 International Business Machines Corporation Boron out-diffused surface strap process
JP3104216B2 (ja) * 1993-12-15 2000-10-30 トヨタ車体株式会社 複合式溶接治具とこれを用いた溶接方法
JPH08148563A (ja) * 1994-11-22 1996-06-07 Nec Corp 半導体装置の多層配線構造体の形成方法
US5776660A (en) * 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002019036A1 (en) * 2000-08-31 2002-03-07 Unisearch Limited Fabrication of nanoelectronic circuits
CN101589311B (zh) * 2007-01-16 2016-11-23 柯尼卡美能达精密光学株式会社 微芯片、以及微芯片的制造方法
CN101349877B (zh) * 2007-07-20 2011-05-04 乐金显示有限公司 剥离方法及借此制造用于液晶显示装置的阵列基板的方法
CN103365092A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 双重光刻胶及其处理方法
CN103365092B (zh) * 2012-03-31 2016-01-06 中芯国际集成电路制造(上海)有限公司 双重光刻胶及其处理方法
CN107803229A (zh) * 2017-11-16 2018-03-16 北京工业大学 基于对准结构的固定角度多层微流控芯片制作方法
CN107803229B (zh) * 2017-11-16 2019-08-23 北京工业大学 基于对准结构的固定角度多层微流控芯片制作方法
CN108107036A (zh) * 2017-12-13 2018-06-01 杭州埃锐晶生物医学技术有限公司 蛋白微阵列检测用固相基质的制备方法及固相基质

Also Published As

Publication number Publication date
KR100323161B1 (ko) 2002-02-04
MY118631A (en) 2004-12-31
KR20000028683A (ko) 2000-05-25
US6150256A (en) 2000-11-21
SG80083A1 (en) 2001-04-17
CN1327292C (zh) 2007-07-18

Similar Documents

Publication Publication Date Title
CN1327292C (zh) 制作自对准部件的方法
US8652763B2 (en) Method for fabricating dual damascene profiles using sub pixel-voting lithography and devices made by same
CN100590842C (zh) 制备双镶嵌结构的方法
US9818611B2 (en) Methods of forming etch masks for sub-resolution substrate patterning
CN100499069C (zh) 使用所选掩模的双大马士革铜工艺
CN1204617C (zh) 与布线亚临界接触的自对准工艺
CN101488450B (zh) 用于形成包括印刷分辨率辅助特征的合成图形的方法
TWI288951B (en) Method utilizing compensation features in semiconductor processing
US5869395A (en) Simplified hole interconnect process
CN104155846A (zh) 采用单次曝光限定多层图案的方法
CN1253311A (zh) 使用阴影心轴和偏轴曝光印制亚光刻图像
US6509137B1 (en) Multilayer photoresist process in photolithography
US6636294B2 (en) Microdevice and structural components of the same
CN1303475C (zh) 具有照度偏光控制的光罩
US6174801B1 (en) E-beam direct writing to pattern step profiles of dielectric layers applied to fill poly via with poly line, contact with metal line, and metal via with metal line
US20030027419A1 (en) Tri-tone photomask to form dual damascene structures
US9658531B2 (en) Semiconductor device resolution enhancement by etching multiple sides of a mask
CN102738063A (zh) 一种线路互联结构制法
CN108231550B (zh) 半导体装置的制作方法
US10026645B2 (en) Multiple patterning process for forming pillar mask elements
JP2000058647A (ja) 半導体装置の製造方法
Vandeweyer et al. Immersion lithography and double patterning in advanced microelectronics
JP2006148003A (ja) 半導体装置の製造方法及び半導体装置
CN117461111A (zh) 干湿双层抗蚀剂
US6380077B1 (en) Method of forming contact opening

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070718

Termination date: 20091116