CN102738063A - 一种线路互联结构制法 - Google Patents
一种线路互联结构制法 Download PDFInfo
- Publication number
- CN102738063A CN102738063A CN2011100862048A CN201110086204A CN102738063A CN 102738063 A CN102738063 A CN 102738063A CN 2011100862048 A CN2011100862048 A CN 2011100862048A CN 201110086204 A CN201110086204 A CN 201110086204A CN 102738063 A CN102738063 A CN 102738063A
- Authority
- CN
- China
- Prior art keywords
- photoresist layer
- interconnect architecture
- circuit interconnect
- opening
- making
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开一种线路互联结构制法,包括:提供一基底,该基底一表面形成有多数个电性连接垫,于该基底表面形成一光阻层;于该光阻层中形成相互堆叠之第一开口及第二开口,以露出该基底第一表面之电性连接垫;以及于该第一开口及第二开口中形成线路互联结构,且该线路互联结构电性连接至该基底第一表面之电性连接垫。
Description
技术领域
本发明涉及集成电路制造技术领域,尤其适用于一种半导体生产的金属层布线技术。
背景技术
大马士革技术是一种半导体生产的铜布线技术,大马士革(damascene)一词,衍生自古代的Damascus(大马士革)工匠的嵌刻技术,故又称为大马士革镶嵌技术。双大马士革技术是用两次大马士革技术完成一个立体凹槽结构,一次完成镶嵌的技术。
传统的集成电路的多层金属互连是以干蚀刻金属层的方式来制作金属导线,然后进行介电层的填充。而大马士革技术则是先在介电层上蚀刻金属导线用的图膜,然后再填充金属。大马士革技术最主要的特点是不需要进行金属层的蚀刻。当金属导线的材料由铝转换成电阻率更低的铜的时候,由于铜的干蚀刻较为困难,因此大马士革技术对铜制程来说便极为重要。
大马士革结构可分为两种:单大马士革结构(single damascene)以及双大马士革结构(dual damascene)。单大马士革结构如前所述,仅是把单层金属导线的制作方式由传统的(金属层蚀刻+介电层填充)方式改为大马士革方式(介电层蚀刻+金属填充)。而传统的双大马士革结构则是将孔洞(hole)及金属导线结合一起都用大马士革的方式来做,只需一道金属填充的步骤。其中,传统的双大马士革干刻蚀后结构如图1所示。
现有技术中,无论是单大马士革工艺还是双大马士革工艺都必须经历刻蚀转移等步骤,造成生产时间的延长和生产成本的增加。
发明内容
为克服现有技术缺陷,本发明公开一种线路互联结构制法,利用光阻层(即光刻胶)曝光/显影不彻底时底部光阻层会有残留的特性,在垂直方向采用双重曝光,使其在垂直方向形成双大马士革立体结构,以便在所述双大马士革立体结构沉积金属以形成线路互联结构。
为实现上述发明目的,本发明公开一种线路互联结构制法,包括:提供一基底,该基底一表面形成有多数个电性连接垫,于该基底表面形成一光阻层;于该光阻层中形成相互堆叠之第一开口及第二开口,以露出该基底第一表面之电性连接垫;以及于该第一开口及第二开口中形成线路互联结构,且该线路互联结构电性连接至该基底第一表面之电性连接垫。
更进一步地,该方法还包括:去除该光阻层;以及于该基底第一表面填充树脂材料。
更进一步地,该方还包括固化该光阻层。
更进一步地,该方还包括:去除该光阻层;以及于该基底第一表面填充介电材料。
更进一步地,该方该第一开口及第二开口之制法包括:进行曝光制程,以在该光阻层上对应该些电性连接垫区域形成第一曝光区域;进行曝光制程,以在该第一曝光区域下方对应该些电性连接垫区域形形成第二曝光区域;进行显影制程,以去除该第一曝光区域及第二曝光区域的光阻层,进而形成该第一开口及第二开口。
更进一步地,该方该线路互联结构的材料是以下金属或由以下金属组成的合金中的一种或几种:金、银、铜、铝、锡、铅。
更进一步地,该方该线路互联结构是采用电镀方法或无电镀方法形成。
本发明还公开一种线路互联结构制法,包括:提供一基底,该基底表面形成有多数个电性连接垫,于该基底表面形成第二光阻层;进行曝光制程,以在该第二光阻层中对应该些电性连接垫区域形成第二曝光区域;于该第二光阻层上形成第一光阻层;进行曝光制程,以在该第一光阻层中对应该些电性连接垫区域形成第一曝光区域;进行显影制程,以在该一光阻层中形成第一开口,在该第二光阻层中形成第二开口;以及于该第一开口及第二开口中形成线路互联结构,且该线路互联结构电性连接至该基底表面之电性连接垫。
更进一步地,该方该还包括:去除该第一及第二光阻层;以及于该基底第一表面填充树脂材料。
更进一步地,该方该还包括固化该第一及第二光阻层。
更进一步地,该方该该线路互联结构的材料是以下金属或由以下金属组成的合金中的一种或几种:金、银、铜、铝、锡、铅。
更进一步地,该方该该线路互联结构是采用电镀方法或无电镀方法形成。
与现有技术中的双大马士革工艺相比较,利用光阻层曝光/显影不彻底的现象将光阻层形成立体图形并将双大马士革工艺首次应用于光阻层材料;同时透过金属沉积过程一次形成线路互联结构,增加了连接力,减少了电阻。使用光阻层材料产生的双大马士革结构不需要刻蚀、CVD、CMP等工艺加工步骤,极大的节约了生产成本与时间。
附图说明
关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
图1是现有技术中的双大马士革工艺结构图;
图2是光阻层的时间-厚度剂量分布图;
图3是光阻层剂量不足时显影的效果图;
图4是现有技术中的单大马士革镶嵌流程图;
图5是本发明所涉及的第一实施方式的流程图;
图6是本发明所涉及的第二实施方式的流程图。
主要图示如下
1-电介质材料 2-金属材料
3-硅片 4-光阻层
5-金属互连 6-第一次曝光后的光阻层
7-第二次曝光光阻层 8-光阻层被显影后留下空白区域
具体实施方式
下面结合附图详细说明本发明的具体实施例。
众所周知,现有技术中的光阻层(即光阻层)通常由3种材料组成:1.溶剂,其作用是使光阻层维持液态,能够均匀的分布到硅片的表面;2.树脂,树脂对入射光线不产生反应,主要用于提供光阻层对衬底的黏附性、供給光阻层抗蚀刻能力、決定光阻层涂覆后的厚度和热稳定性等材料性质,而且可被显影液分解;3.光活性化合物,对特殊波长光线敏感,发生化学反应后,极大地改变显影速率。
对于正性光阻层胶而言,当入射光进入光阻层时,由于光阻层中的光活性化合物(以下简称PAC)吸收光线的缘故,使得该化合物将随着曝光时间增加而被破坏成为一种易溶于碱性显影液的化合物,所以光阻的吸收度亦将随著曝光时间增加而降低。PAC吸收光线的行为可由三个参数描述,即为著名的Dill的ABC参数。PAC浓度的表达式可用M(Z,t)表示,其积分表达式为:
而光阻层中光强的分布表达式为:
其中,Z为垂直进入光阻层的深度,光阻层表面Z=0,t为曝光时间光阻层表面,并且有
其中,I0是光进入光阻层前的光强。
根据以上原理,通过计算,我们发现光阻层中垂直方向的光强分布并不均匀——具体如图2所示,水平方向为时间,垂直方向为光阻层的深度,可以发现,光阻层底部累积的光剂量明显小于光阻层顶部。对应的,通过实际实验,我们得到结果如图3所示——从图中可见,光阻层曝光位置的光阻层底部没有接受足够的曝光剂量,无法显影打开。理论计算结果和实验结果都证实了曝光剂量不足则光阻层底部无法显影开现象的存在。本发明利用光阻层的这种特性,在下文设计工艺流程实施例,实现一种双大马士革工艺。
为了说明本实施例的双大马士革工艺,先介绍一个简单的单大马士革镶嵌工艺流程。如图4所示,过程为:涂胶S1,曝光S2,显影S3,电镀S4,去胶S5,形成图1所示的金属互连结构至少需要经过2次以上的单大马士革工艺流程,而生产过程需要1至8层如图1结构金属互连。
图5是本发明所涉及的第一实施方式的流程图。
如图5中所示:
S101-第一次涂胶。涂第1层光阻层4,光阻层4的厚度根据设计时需要的金属层高度确定,本实施例不作具体规定。现有技术中已经充分公开光阻层的特性及工艺要点,因此此处省略。
S102-第一次曝光。在第1层光阻层上曝光,需要有足够的第一次曝光剂量,使得第一次曝光光阻层6的区域能够充分曝光。
S103-第二次涂胶。在S102后不经过显影,直接在第1层光阻层上涂第2层光阻层4,同样的光阻层4的厚度根据设计时需要的金属层高度确定,本实施例不作具体规定。
S104-第二次曝光。进行第二次曝光,曝光要特别注意控制第二次曝光剂量与焦面,焦面控制在光阻层表面,曝光剂量需经过计算确定,由前文叙述的原理可知,光经过光阻层时首先会被表面未被曝光的区域吸收大部分光能量,控制剂量使接受足够第二次曝光剂量的光阻层7的区域在第2层光阻层内,第1层光阻层不被完全曝光。
S105-显影。曝光区域6与7与未曝光区4显影效率相差极大,显影过程中,经过完全曝光的光阻层6与7被快速显影去除,而未被曝光的区域光阻层显影速率极慢,可以得到如S105显示的双大马士革结构形貌。
S106-金属填充。在S105光阻层形成双大马士革结构后直接电镀,即可形成金属互连5。
S107-去胶。最后,将多余的光阻层去除,即可得到双大马士革空间结构的金属互连5,后续工艺可用树脂材料填充空隙,或者用光敏树脂代替光阻层4,直接将光敏树脂固化后形成坚固的介质层。
图6是本发明所涉及的第二实施方式的流程图,第二实施方式所采用的是单次涂胶、双次曝光及单次显影的双大马士革工艺实例。
如图6中所示:
S201-涂胶。涂一层光阻层4,厚度等于实例1两层光阻层的厚度之和;
S202-第一次曝光。在第1次曝光注意控制剂量,光阻层的下半部分不被曝光,被曝光的光阻层6区域如S202所示。
S203-第二次曝光。第二次曝光,使整层其光阻层彻底曝光,第二次被曝光的光阻层7的区域如S203所示;
S204-显影。显影形成双大马士革结构;
S205-金属填充。例如在所形成的双大马士革结构中电镀铜,形成双大马士革金属互连(即线路互联结构);
S206-去胶。光阻层去除,该步骤与S107一致。
本发明公开了一种新的双大马士革工艺,利用光阻层曝光/显影不彻底底部光阻层会有残留的特性,在垂直方向采用双重曝光,使其在垂直方向形成双大马士革结构。该方法的优点在于直接用光阻层代替介电物质,去除了刻蚀转移步骤,节约了成本及生产时间;用双重曝光过程中,光阻层表面水平度高,间接增加了焦深,提高了工艺分辨率;双大马士革相对原有光阻层中的单大马士革工艺只需1次显影/电镀,节约了成本与时间,基本消除了不同层之间的电阻,提高了电性能。
本说明书中所述的只是本发明的较佳具体实施例,以上实施例仅用以说明本发明的技术方案而非对本发明的限制。凡本领域技术人员依本发明的构思通过逻辑分析、推理或者有限的实验可以得到的技术方案,皆应在本发明的范围之内。
Claims (12)
1.一种线路互联结构制法,包括:
提供一基底,该基底一表面形成有多数个电性连接垫,于该基底表面形成一光阻层;
于该光阻层中形成相互堆叠之第一开口及第二开口,以露出该基底第一表面之电性连接垫;以及
于该第一开口及第二开口中形成线路互联结构,且该线路互联结构电性连接至该基底第一表面之电性连接垫。
2.如权利要求1所述的线路互联结构制法,还包括:
去除该光阻层;以及
于该基底第一表面填充树脂材料。
3.如权利要求1所述的线路互联结构制法,还包括固化该光阻层。
4.如权利要求1所述的线路互联结构制法,还包括:
去除该光阻层;以及
于该基底第一表面填充介电材料。
5.如权利要求1所述的线路互联结构制法,其特征在于,该第一开口及第二开口之制法包括:
进行曝光制程,以在该光阻层上对应该些电性连接垫区域形成第一曝光区域;
进行曝光制程,以在该第一曝光区域下方对应该些电性连接垫区域形形成第二曝光区域;
进行显影制程,以去除该第一曝光区域及第二曝光区域的光阻层,进而形成该第一开口及第二开口。
6.如权利要求1所述的线路互联结构制法,其特征在于,该线路互联结构的材料是以下金属或由以下金属组成的合金中的一种或几种:金、银、铜、铝、锡、铅。
7.如权利要求1所述的线路互联结构制法,其特征在于,该线路互联结构是采用电镀方法或无电镀方法形成。
8.一种线路互联结构制法,包括:
提供一基底,该基底表面形成有多数个电性连接垫,于该基底表面形成第二光阻层;
进行曝光制程,以在该第二光阻层中对应该些电性连接垫区域形成第二曝光区域;
于该第二光阻层上形成第一光阻层;
进行曝光制程,以在该第一光阻层中对应该些电性连接垫区域形成第一曝光区域;
进行显影制程,以在该一光阻层中形成第一开口,在该第二光阻层中形成第二开口;以及
于该第一开口及第二开口中形成线路互联结构,且该线路互联结构电性连接至该基底表面之电性连接垫。
9.如权利要求8所述的线路互联结构制法,还包括:
去除该第一及第二光阻层;以及
于该基底第一表面填充树脂材料。
10.如权利要求8所述的线路互联结构制法,还包括固化该第一及第二光阻层。
11.如权利要求8所述的线路互联结构制法,其特征在于,该线路互联结构的材料是以下金属或由以下金属组成的合金中的一种或几种:金、银、铜、铝、锡、铅。
12.如权利要求8所述的线路互联结构制法,其特征在于,该线路互联结构是采用电镀方法或无电镀方法形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110086204.8A CN102738063B (zh) | 2011-04-07 | 2011-04-07 | 一种线路互联结构制法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110086204.8A CN102738063B (zh) | 2011-04-07 | 2011-04-07 | 一种线路互联结构制法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102738063A true CN102738063A (zh) | 2012-10-17 |
CN102738063B CN102738063B (zh) | 2015-01-21 |
Family
ID=46993301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110086204.8A Active CN102738063B (zh) | 2011-04-07 | 2011-04-07 | 一种线路互联结构制法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102738063B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107622976A (zh) * | 2017-09-25 | 2018-01-23 | 京东方科技集团股份有限公司 | 一种过孔的制备方法及显示基板的制备方法 |
CN109378270A (zh) * | 2018-09-29 | 2019-02-22 | 大连芯冠科技有限公司 | 功率器件多场板的制备方法 |
TWI677081B (zh) * | 2015-08-19 | 2019-11-11 | 聯華電子股份有限公司 | 堆疊式光阻層的製造方法及紅外線影像感測元件的製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150641A (ja) * | 1998-11-06 | 2000-05-30 | Nec Corp | 半導体装置の製造方法 |
CN1534760A (zh) * | 2003-03-28 | 2004-10-06 | 联华电子股份有限公司 | 一种利用重复曝光形成双镶嵌结构的方法 |
US20090081418A1 (en) * | 2007-09-20 | 2009-03-26 | International Business Machines Corporation | Spin-on antireflective coating for integration of patternable dielectric materials and interconnect structures |
US20090090998A1 (en) * | 2007-10-08 | 2009-04-09 | Je-Sik Woo | Semiconductor device and manufacturing method thereof |
CN101546727A (zh) * | 2008-03-25 | 2009-09-30 | 中芯国际集成电路制造(上海)有限公司 | 一种大马士革工艺方法 |
-
2011
- 2011-04-07 CN CN201110086204.8A patent/CN102738063B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150641A (ja) * | 1998-11-06 | 2000-05-30 | Nec Corp | 半導体装置の製造方法 |
CN1534760A (zh) * | 2003-03-28 | 2004-10-06 | 联华电子股份有限公司 | 一种利用重复曝光形成双镶嵌结构的方法 |
US20090081418A1 (en) * | 2007-09-20 | 2009-03-26 | International Business Machines Corporation | Spin-on antireflective coating for integration of patternable dielectric materials and interconnect structures |
US20090090998A1 (en) * | 2007-10-08 | 2009-04-09 | Je-Sik Woo | Semiconductor device and manufacturing method thereof |
CN101546727A (zh) * | 2008-03-25 | 2009-09-30 | 中芯国际集成电路制造(上海)有限公司 | 一种大马士革工艺方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI677081B (zh) * | 2015-08-19 | 2019-11-11 | 聯華電子股份有限公司 | 堆疊式光阻層的製造方法及紅外線影像感測元件的製造方法 |
CN107622976A (zh) * | 2017-09-25 | 2018-01-23 | 京东方科技集团股份有限公司 | 一种过孔的制备方法及显示基板的制备方法 |
CN109378270A (zh) * | 2018-09-29 | 2019-02-22 | 大连芯冠科技有限公司 | 功率器件多场板的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102738063B (zh) | 2015-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230135165A1 (en) | Device and method of very high density routing used with embedded multi-die interconnect bridge | |
US9711457B2 (en) | Semiconductor devices with recessed interconnects | |
CN1327292C (zh) | 制作自对准部件的方法 | |
CN103918354B (zh) | 配线基板及其制造方法 | |
KR102613403B1 (ko) | 상이한 두께들을 갖는 내장 다이들을 수용하는 패치 | |
CN101764113B (zh) | 半导体元件的线路面的连接垫上的金属凸块结构及形成方法 | |
CN106030791A (zh) | 具有金属桩互连的底部封装 | |
CN104538318B (zh) | 一种扇出型圆片级芯片封装方法 | |
CN101981655B (zh) | 用于在c4焊盘之间制造线/间隔布线的方法 | |
CN106783120B (zh) | 一种电子元件电极的制作方法及电子元件 | |
CN105489565B (zh) | 嵌埋元件的封装结构及其制法 | |
CN103985647B (zh) | 一种制备铜柱凸点的方法 | |
CN102412208A (zh) | 芯片尺寸封装件及其制法 | |
CN102738063B (zh) | 一种线路互联结构制法 | |
CN106816425A (zh) | 线路板结构及其制作方法 | |
CN102299081B (zh) | 一种封装基板制造方法及封装基板 | |
CN104124205B (zh) | 一种rdl布线层的制备方法 | |
CN103325692A (zh) | 半导体器件扇出倒装芯片封装结构的制作方法 | |
KR102646248B1 (ko) | 칩 재배선 구조 및 그 제조 방법 | |
CN102376629B (zh) | 一种借助悬架光刻胶实现硅通孔互连的方法 | |
CN103456715B (zh) | 中介基材及其制作方法 | |
CN116259546A (zh) | 一种多脚数引线框架及其制作方法 | |
CN103441111A (zh) | 一种三维封装互连结构及其制作方法 | |
CN107666771A (zh) | 线路板结构 | |
CN102263082A (zh) | 封装基板结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 201203 1525 Zhang Dong Road, Zhangjiang hi tech park, Pudong District, Shanghai Patentee after: Shanghai microelectronics equipment (Group) Limited by Share Ltd Address before: 201203 1525 Zhang Dong Road, Zhangjiang hi tech park, Pudong District, Shanghai Patentee before: Shanghai Micro Electronics Equipment Co., Ltd. |
|
CP01 | Change in the name or title of a patent holder |