CN106816425A - 线路板结构及其制作方法 - Google Patents
线路板结构及其制作方法 Download PDFInfo
- Publication number
- CN106816425A CN106816425A CN201610654853.6A CN201610654853A CN106816425A CN 106816425 A CN106816425 A CN 106816425A CN 201610654853 A CN201610654853 A CN 201610654853A CN 106816425 A CN106816425 A CN 106816425A
- Authority
- CN
- China
- Prior art keywords
- layer
- base material
- circuit board
- chemical plating
- patterned line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 239000000463 material Substances 0.000 claims abstract description 109
- 238000007747 plating Methods 0.000 claims abstract description 54
- 239000000126 substance Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 230000008569 process Effects 0.000 claims abstract description 28
- 238000000059 patterning Methods 0.000 claims description 43
- 238000002360 preparation method Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000000243 solution Substances 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 239000003292 glue Substances 0.000 description 5
- 239000011469 building brick Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910001453 nickel ion Inorganic materials 0.000 description 2
- ACVYVLVWPXVTIT-UHFFFAOYSA-M phosphinate Chemical compound [O-][PH2]=O ACVYVLVWPXVTIT-UHFFFAOYSA-M 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- VMHLLURERBWHNL-UHFFFAOYSA-M Sodium acetate Chemical compound [Na+].CC([O-])=O VMHLLURERBWHNL-UHFFFAOYSA-M 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 238000006555 catalytic reaction Methods 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 1
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002893 slag Substances 0.000 description 1
- 239000001632 sodium acetate Substances 0.000 description 1
- 235000017281 sodium acetate Nutrition 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Geometry (AREA)
Abstract
本发明提供一种线路板结构及其制作方法，其线路板结构包括基板、多个可金属化感光显影基材、化学镀种子层及第二图案化线路层。基板包括上表面、相对上表面的下表面以及第一图案化线路层。可金属化感光显影基材分别设置于上表面及下表面。各可金属化感光显影基材包括多个盲孔，其分别暴露至少部分的第一图案化线路层，且各可金属化感光显影基材的材料包括光敏感材料。化学镀种子层设置于可金属化感光显影基材上并覆盖各盲孔的内壁。第二图案化线路层分别设置于第一化学镀种子层上并填充于盲孔内，以与第一图案化线路层电性连接。本发明有效简化了线路板结构的工艺步骤，提升工艺效率。
Description
技术领域
本发明涉及一种线路板结构及其制作方法，尤其涉及一种具有可金属化感光显影基材的线路板结构及其制作方法。
背景技术
在目前的半导体封装工艺中，由于线路板具有布线细密、组装紧凑及性能良好等优点，使得线路板已成为经常使用的构装组件之一。线路板能与多个电子组件(electroniccomponent)组装，而这些电子组件例如是芯片(chip)与被动组件(passive component)。通过线路板，这些电子组件得以彼此电性连接，而信号才能在这些电子组件之间传递。
一般而言，线路板主要是由多层图案化线路层及多层绝缘层交替迭合而成，并藉由导电盲孔(conductive via)形成图案化线路层彼此之间的电性连接。传统的导电盲孔的形成方法通常是以激光钻孔的方式形成一贯穿绝缘层的盲孔，并使盲孔暴露下方的线路层。之后，进行一除胶渣工艺，以清除因激光钻孔而产生的胶渣。接着，再于盲孔中形成一导电层，以电性连接下方的线路层。
值得注意的是，在上述激光钻孔的过程中，未被激光完全去除的胶渣会残留在盲孔的孔壁上，故后续仍须以碱性药液进行除胶渣处理，因此，目前的盲孔工艺步骤仍旧相当地繁复。并且，在除胶渣的过程中，盲孔下方的铜层易于碱性药液中剥离，因而影响工艺的良率。
发明内容
本发明提供一种线路板结构，其工艺效率以及工艺良率较高。
本发明提供一种线路板结构的制作方法，其可有效提升工艺效率以及工艺良率。
本发明的线路板结构包括基板、多个可金属化感光显影基材、化学镀种子层及第二图案化线路层。基板包括上表面、相对上表面的下表面以及第一图案化线路层。可金属化感光显影基材分别设置于上表面及下表面。各可金属化感光显影基材包括多个盲孔，其分别暴露至少部分的第一图案化线路层，且各可金属化感光显影基材的材料包括光敏感材料。化学镀种子层设置于可金属化感光显影基材上并覆盖各盲孔的内壁。第二图案化线路层分别设置于第一化学镀种子层上并填充于盲孔内，以与第一图案化线路层电性连接。
本发明的线路板结构的制作方法包括下列步骤。提供基板，其中基板包括上表面、相对上表面的下表面以及第一图案化线路层。各设置可金属化感光显影基材于上表面及下表面，其中各可金属化感光显影基材的材料包括光敏感材料。对可金属化感光显影基材进行曝光显影工艺，以于各可金属化感光显影基材上形成多个盲孔，且盲孔暴露部分的第一图案化线路层。进行化学镀工艺，以形成化学镀种子层于可金属化感光显影基材上，且化学镀种子层覆盖各盲孔的内壁。形成第二图案化线路层，其中第二图案化线路层设置于化学镀种子层上并填充于盲孔内，以与第一图案化线路层电性连接。
在本发明的一实施例中，上述的基板还包括绝缘基材，且第一图案化线路层设置于绝缘基材上。
在本发明的一实施例中，上述的基板还包括贯穿绝缘基材的通孔，且第一图案化线路层覆盖通孔的内壁。
在本发明的一实施例中，上述的基板还包括填充材，填充于通孔内。
在本发明的一实施例中，上述的可金属化感光显影基材的材料包括聚酰亚胺(polyimide,PI)。
在本发明的一实施例中，上述的各化学镀种子层的材料包括镍。
在本发明的一实施例中，上述的各第二图案化线路层的材料包括铜。
在本发明的一实施例中，上述的提供基板的步骤还包括下列步骤：提供绝缘基材。形成通孔于绝缘基材上，其中通孔贯穿绝缘基材。形成第一图案化线路层于绝缘基材上，且第一图案化线路层覆盖通孔的内壁。
在本发明的一实施例中，上述的线路板结构的制作方法还包括下列步骤：设置一填充材于通孔内，以填充通孔。
在本发明的一实施例中，上述的形成盲孔的步骤包括：形成图案化干膜层于可金属化感光显影基材的多个移除区上，其中移除区的位置分别对应盲孔。进行曝光工艺，以对未被各图案化干膜层所覆盖的部分可金属化感光显影基材进行曝光。进行显影工艺，以移除未被曝光的移除区而形成盲口。移除图案化干膜层。
在本发明的一实施例中，上述的形成盲孔的步骤包括：形成图案化干膜层于可金属化感光显影基材上，其中图案化干膜层暴露出多个移除区，且移除区的位置分别对应盲孔。进行曝光工艺，以对被暴露的移除区进行曝光。进行显影工艺，以移除被曝光的移除区而形成盲口。移除图案化干膜层。
在本发明的一实施例中，上述的形成第二图案化线路层的步骤包括：形成金属层于化学镀种子层上。形成图案化干膜层于金属层上，且图案化干膜层至少覆盖填充于盲孔内的部分金属层。进行蚀刻工艺，以移除未被图案化干膜层所覆盖的部分金属层而形成第二图案化线路层。移除图案化干膜层。
在本发明的一实施例中，上述的形成第二图案化线路层的步骤包括：形成图案化干膜层于化学镀种子层上，且图案化干膜层至少暴露盲孔。以图案化干膜层为罩幕进行电镀工艺，以形成第二图案线路层。移除图案化干膜层以暴露下方的部分化学镀种子层。进行蚀刻工艺，以移除暴露的部分化学镀种子层。
基于上述，本发明利用可金属化感光显影基材的光敏感特性对其进行曝光显影工艺，以于可金属化感光显影基材上形成多个盲孔。并且，本发明通过化学镀工艺于可金属化感光显影基材的表面形成化学镀种子层，以便于后续利用化学镀种子层作为导电路径进行电镀工艺而形成图案化线路层，且图案化线路层填充于盲孔内，以通过盲孔电性连接迭构间的图案化线路。因此，本发明有效简化了线路板结构的工艺步骤，提升工艺效率。除此之外，本发明也可避免现有的盲孔工艺中激光钻孔所产生的胶渣残留在盲孔内的问题，因而可提升线路板结构的工艺良率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1H是依照本发明的一实施例的一种线路板结构的制作方法的流程剖面示意图；
图2是依照本发明的另一实施例的一种线路板结构的制作方法的部分流程剖面示意图；
图3A至图3C是依照本发明的另一实施例的一种线路板结构的制作方法的部分流程剖面示意图。
附图标记：
100：线路板结构
110：基板
111：绝缘基材
112：上表面
114：下表面
116：第一图案化线路层
118：通孔
119：填充材
120：可金属化感光显影基材
122：盲孔
130：化学镀种子层
140：金属层
142：第二图案化线路层
150、160、170、180：图案化干膜层
R1：移除区
具体实施方式
有关本发明的前述及其他技术内容、特点与功效，在以下配合附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附加图式的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。并且，在下列各实施例中，相同或相似的组件将采用相同或相似的标号。
图1A至图1H是依照本发明的一实施例的一种线路板结构的制作方法的流程剖面示意图。本实施例的线路板结构的制作方法包括下列步骤。首先，提供如图1A所示的基板110，其中，基板110包括上表面112、相对上表面112的下表面114以及第一图案化线路层116。详细而言，形成上述的基板110的方法可例如先提供绝缘基材111。接着，形成通孔118于绝缘基材111上，其中，通孔118贯穿绝缘基材111。之后再形成第一图案化线路层116于绝缘基材111上，且第一图案化线路层116覆盖通孔118的内壁，并设置填充材119于通孔118内，以填充通孔118，即可形成如图1A所示的基板110。当然，本实施例仅用以举例说明，本发明并不限制基板110的形成方法以及基板110的形式。
接着，请参照图1B，各设置可金属化感光显影基材120于基板110的上表面112及下表面114，其中，可金属化感光显影基材120的材料包括光敏感材料以及聚酰亚胺(polyimide,PI)。在本实施例中，可金属化感光显影基材120可为正光阻或是负光阻，以便于后续直接对可金属化感光显影基材120进行曝光显影工艺。若可金属化感光显影基材120为负光阻，则可金属化感光显影基材120经曝光后会固化而无法溶于显影液中，相反地，若可金属化感光显影基材120为正光阻，则可金属化感光显影基材120经曝光后会产生裂解而极易溶于显影液中。并且，可金属化感光显影基材120可例如是经过特殊的活化及敏化处理的基材，以便于后续直接于其上进行化学镀工艺。
接着，请参照图1C以及图1D，对可金属化感光显影基材120进行曝光显影工艺，以于各可金属化感光显影基材120上形成多个如图1D所示的盲孔122，且盲孔122暴露部分的第一图案化线路层116。在本实施例中，盲孔122可为用以电性连接线路板结构中任意两相邻的图案化线路层的导通孔。在此须说明的是，在如图1C所示的实施例中，可金属化感光显影基材120为负光阻，也就是说，可金属化感光显影基材120经曝光后会固化而无法溶于显影液中。如此，前述的曝光显影工艺可包括下列步骤：首先，如图1C所示的各形成图案化干膜层150于可金属化感光显影基材120上，其中，各图案化干膜层150覆盖可金属化感光显影基材120的多个移除区。在本实施例中，移除区的位置分别对应如图1D所示的盲孔122。之后，再进行曝光工艺，以对未被图案化干膜层150所覆盖的部分可金属化感光显影基材120进行曝光。也就是说，可金属化感光显影基材120中除了移除区以外的区域会受到紫外光的照射而产生质变，使可金属化感光显影基材120中除了移除区以外的区域固化而变成无法溶于显影液中。之后，再进行显影工艺，由于移除区被图案化干膜层150所覆盖而未受到紫外光照射，故对应盲孔122的移除区会溶于显影工艺的显影液中，因而可移除被图案化干膜层150所覆盖而未被曝光的移除区，以形成如图1D所示的多个盲孔122，之后再移除图案化干膜层160即可。
当然，在其他实施例中，可金属化感光显影基材120亦可为正光阻，也就是说，可金属化感光显影基材120经曝光后会裂解而变成极易溶解于显影液中。在此情况下，则盲孔122的形成方式可参照图2所示的形成图案化干膜层160于可金属化感光显影基材120上，其中，各图案化干膜层160如图2所示的暴露可金属化感光显影基材120的多个移除区R1。之后，再进行例如紫外线的曝光工艺，以对可金属化感光显影基材120的移除区R1进行曝光。也就是说，可金属化感光显影基材120的移除区R1会受到紫外光的照射而产生质变，使可金属化感光显影基材120的移除区R1产生裂解而变成极易溶解于显影液中。之后，再进行显影工艺，由于移除区R1受到紫外光照射而产生质变，故移除区R1会溶于显影工艺中的显影液，因而可移除被图案化干膜层160所暴露而被曝光的移除区R1，以形成如图1D所示的多个盲孔122。之后再移除图案化干膜层160即可。本发明并不限制可金属化感光显影基材120的光阻种类，只要其具有光敏感特性，可通过曝光显影工艺而直接对其进行图案化即可。
接着，请参照图1E，进行化学镀工艺，以形成化学镀种子层130于可金属化感光显影基材120上，且化学镀种子层130覆盖各盲孔122的内壁。具体而言，化学镀种子层130系全面性的覆盖可金属化感光显影基材120的表面，并延伸至各盲孔122内。
承上述，化学镀工艺是利用化学氧化还原反应在可金属化感光显影基材120的表面沉积镀层。在本实施例中，化学镀种子层130的材料包括镍，也就是说，本实施例的化学镀种子层130可为化学镀镍层。具体而言，化学镀镍是用还原剂把溶液中的镍离子还原沉积在具有催化活性的表面上。举例而言，本实施例可例如先将可感光显影的基材经过特殊的活化及敏化处理，以形成本实施例的可金属化感光显影基材120。如此，化学镀工艺步骤可包括将可金属化感光显影基材120浸入例如以硫酸镍、次磷酸二氢钠、乙酸钠和硼酸等所配成的混合溶液内，使其在一定酸度和温度下发生变化，让溶液中的镍离子被次磷酸二氢钠还原为原子而沉积于可金属化感光显影基材120的表面上而形成如图1E所示的化学镀种子层130。
接着，形成如图1H所示的第二图案化线路层142，其中，第二图案化线路层142设置于化学镀种子层130上，并填充于盲孔122内，以与下方的第一图案化线路层116电性连接。在本实施例中，第二图案化线路层142的材料包括铜。在本实施例中，第二图案化线路层142可例如通过减成(substractive)法而形成。具体而言，形成第二图案化线路层142的步骤可例如是先以化学镀种子层130作为导电路径进行电镀工艺，以形成如图1F所示的金属层140于化学镀种子层130上。接着，形成如图1G所示的图案化干膜层170于金属层140上，且图案化干膜层170至少覆盖填充于盲孔122内的部分金属层140。接着，再进行蚀刻工艺，以移除未被图案化干膜层170所覆盖的部分金属层140而形成如图1H所示的第二图案化线路层142，之后再移除图案化干膜层170，即可完成第二图案化线路层142的制作。如此，线路板结构100的制作方法即大致完成。
当然，在本发明的其他实施例中，第二图案化线路层142也可通过半加成(semi-additive)法而形成。具体而言，形成第二图案化线路层142的步骤可例如是在形成如图1E的化学镀种子层130之后，接续图3A至图3C所显示的工艺而形成。首先，形成如图3A所示的图案化干膜层180于化学镀种子层130上，且图案化干膜层180至少暴露盲孔122。接着，请再参照图3B，以图案化干膜层180为罩幕进行电镀工艺，以于被图案化干膜层180所暴露的部分形成第二图案线路层142。接着，再如图3C所示的移除图案化干膜层180以暴露下方的部分化学镀种子层130。之后再进行蚀刻工艺，以移除暴露的部分化学镀种子层130，以形成如图1H所示的线路板结构100。
就结构而言，线路板结构100可如图1H所示的包括基板110、多个可金属化感光显影基材120、化学镀种子层130及第二图案化线路层142。基板110如图1A所示包括绝缘基材111、上表面112、相对上表面112的下表面114以及设置于绝缘基材111上的第一图案化线路层116。详细而言，基板110可包括贯穿绝缘基材111的通孔118及填充材119，且第一图案化线路层116覆盖通孔118的内壁。填充材119则可填充于通孔118内。可金属化感光显影基材120分别设置于基板110的上表面112及下表面114。各个可金属化感光显影基材120包括多个盲孔122，其分别暴露至少部分的第一图案化线路层116，且可金属化感光显影基材120的材料包括光敏感材料，以便于通过曝光显影工艺而直接对可金属化感光显影基材120进行图案化。化学镀种子层130设置于可金属化感光显影基材120上并覆盖各盲孔122的内壁。第二图案化线路层142则分别设置于第一化学镀种子层130上并填充于盲孔122内，以与第一图案化线路层116电性连接。
综上所述，本发明利用可金属化感光显影基材的光敏感特性对其进行曝光显影工艺，以于可金属化感光显影基材上形成多个盲孔。并且，本发明通过化学镀工艺于可金属化感光显影基材的表面形成化学镀种子层，以便于后续利用化学镀种子层作为导电路径进行电镀工艺而形成图案化线路层，且图案化线路层填充于盲孔内，以通过盲孔电性连接迭构间的图案化线路。因此，本发明有效简化了线路板结构的工艺步骤，提升工艺效率。除此之外，本发明也可避免现有的盲孔工艺中激光钻孔所产生的胶渣残留在盲孔内的问题，因而可提升线路板结构的工艺良率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。
Claims (14)
1.一种线路板结构，其特征在于，包括：
基板，包括上表面、相对所述上表面的下表面以及第一图案化线路层；
多个可金属化感光显影基材，分别设置于所述上表面及所述下表面，各所述可金属化感光显影基材包括多个盲孔，所述多个盲孔分别暴露至少部分的所述第一图案化线路层，且各所述可金属化感光显影基材的材料包括光敏感材料；
化学镀种子层，设置于所述多个可金属化感光显影基材上并覆盖各所述盲孔的内壁；以及
第二图案化线路层，分别设置于所述第一化学镀种子层上并填充于所述多个盲孔内，以与所述第一图案化线路层电性连接。
2.根据权利要求1所述的线路板结构，其特征在于，所述基板还包括绝缘基材，所述第一图案化线路层设置于所述绝缘基材上。
3.根据权利要求2所述的线路板结构，其特征在于，所述基板还包括贯穿所述绝缘基材的通孔，所述第一图案化线路层覆盖所述通孔的内壁。
4.根据权利要求3所述的线路板结构，其特征在于，所述基板还包括填充材，填充于所述通孔内。
5.根据权利要求1所述的线路板结构，其特征在于，所述可金属化感光显影基材的材料包括聚酰亚胺。
6.根据权利要求1所述的线路板结构，其特征在于，各所述化学镀种子层的材料包括镍。
7.根据权利要求1所述的线路板结构，其特征在于，各所述第二图案化线路层的材料包括铜。
8.一种线路板结构的制作方法，其特征在于，包括：
提供基板，其中所述基板包括上表面、相对所述上表面的下表面以及第一图案化线路层；
各设置可金属化感光显影基材于所述上表面及所述下表面，其中各所述可金属化感光显影基材的材料包括光敏感材料；
对所述多个可金属化感光显影基材进行曝光显影工艺，以于各所述可金属化感光显影基材上形成多个盲孔，所述多个盲孔暴露部分的所述第一图案化线路层；
进行化学镀工艺，以形成化学镀种子层于所述多个可金属化感光显影基材上，且所述化学镀种子层覆盖各所述盲孔的内壁；以及
形成第二图案化线路层，其中所述第二图案化线路层设置于所述化学镀种子层上并填充于所述多个盲孔内，以与所述第一图案化线路层电性连接。
9.根据权利要求8所述的线路板结构的制作方法，其特征在于，提供所述基板的步骤还包括：
提供绝缘基材；
形成通孔于所述绝缘基材上，其中所述通孔贯穿所述绝缘基材；以及
形成所述第一图案化线路层于所述绝缘基材上，且所述第一图案化线路层覆盖所述通孔的内壁。
10.根据权利要求8所述的线路板结构的制作方法，其特征在于，还包括：
设置填充材于所述通孔内，以填充所述通孔。
11.根据权利要求8所述的线路板结构的制作方法，其特征在于，形成所述多个盲孔的步骤包括：
形成图案化干膜层于所述多个可金属化感光显影基材的多个移除区上，其中所述多个移除区的位置分别对应所述多个盲孔；
进行曝光工艺，以对未被各所述图案化干膜层所覆盖的部分可金属化感光显影基材进行曝光；
进行显影工艺，以移除未被曝光的所述多个移除区而形成所述多个盲口；以及
移除所述图案化干膜层。
12.根据权利要求8所述的线路板结构的制作方法，其特征在于，形成所述多个盲孔的步骤包括：
形成图案化干膜层于所述多个可金属化感光显影基材上，其中所述图案化干膜层暴露出多个移除区，且所述多个移除区的位置分别对应所述多个盲孔；
进行曝光工艺，以对被暴露的所述多个移除区进行曝光；
进行显影工艺，以移除被曝光的所述多个移除区而形成所述多个盲口；以及
移除所述图案化干膜层。
13.根据权利要求8所述的线路板结构的制作方法，其特征在于，形成所述第二图案化线路层的步骤包括：
形成金属层于所述化学镀种子层上；
形成图案化干膜层于所述金属层上，且所述图案化干膜层至少覆盖填充于所述多个盲孔内的部分所述金属层；
进行蚀刻工艺，以移除未被所述图案化干膜层所覆盖的部分所述金属层而形成所述第二图案化线路层；以及
移除所述图案化干膜层。
14.根据权利要求8所述的线路板结构的制作方法，其特征在于，形成所述第二图案化线路层的步骤包括：
形成图案化干膜层于所述化学镀种子层上，且所述图案化干膜层至少暴露所述多个盲孔；
以所述图案化干膜层为罩幕进行电镀工艺，以形成所述第二图案线路层；以及
移除所述图案化干膜层以暴露下方的部分所述化学镀种子层；以及
进行蚀刻工艺，以移除暴露的部分所述化学镀种子层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104140004A TW201720247A (zh) | 2015-11-30 | 2015-11-30 | 線路板結構及其製作方法 |
| TW104140004 | 2015-11-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106816425A true CN106816425A (zh) | 2017-06-09 |
Family
ID=59106942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610654853.6A Pending CN106816425A (zh) | 2015-11-30 | 2016-08-11 | 线路板结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106816425A (zh) |
| TW (1) | TW201720247A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109890150A (zh) * | 2019-03-06 | 2019-06-14 | 江苏艾森半导体材料股份有限公司 | 一种高效率多层线路的制作工艺 |
| CN110554789A (zh) * | 2018-05-30 | 2019-12-10 | 凯姆控股有限公司 | 双面电极及其图案化方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI726760B (zh) * | 2020-07-01 | 2021-05-01 | 健鼎科技股份有限公司 | 電路板結構的製造方法 |
| TWI756788B (zh) | 2020-08-21 | 2022-03-01 | 欣興電子股份有限公司 | 線路板及其孔洞形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6608757B1 (en) * | 2002-03-18 | 2003-08-19 | International Business Machines Corporation | Method for making a printed wiring board |
| TW200838387A (en) * | 2007-03-02 | 2008-09-16 | Phoenix Prec Technology Corp | Warp-proof circuit board structure |
| CN101924061A (zh) * | 2009-06-11 | 2010-12-22 | 戴维斯 | 集成电路金属层制程方法 |
| TWI345282B (en) * | 2007-12-31 | 2011-07-11 | Unimicron Technology Crop | Method for fabricating package substrate having an embedded semiconductor element |
-
2015
- 2015-11-30 TW TW104140004A patent/TW201720247A/zh unknown
-
2016
- 2016-08-11 CN CN201610654853.6A patent/CN106816425A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6608757B1 (en) * | 2002-03-18 | 2003-08-19 | International Business Machines Corporation | Method for making a printed wiring board |
| TW200838387A (en) * | 2007-03-02 | 2008-09-16 | Phoenix Prec Technology Corp | Warp-proof circuit board structure |
| TWI345282B (en) * | 2007-12-31 | 2011-07-11 | Unimicron Technology Crop | Method for fabricating package substrate having an embedded semiconductor element |
| CN101924061A (zh) * | 2009-06-11 | 2010-12-22 | 戴维斯 | 集成电路金属层制程方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110554789A (zh) * | 2018-05-30 | 2019-12-10 | 凯姆控股有限公司 | 双面电极及其图案化方法 |
| CN110554789B (zh) * | 2018-05-30 | 2023-09-01 | 英属维京群岛商天材创新材料科技股份有限公司 | 双面电极及其图案化方法 |
| CN109890150A (zh) * | 2019-03-06 | 2019-06-14 | 江苏艾森半导体材料股份有限公司 | 一种高效率多层线路的制作工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201720247A (zh) | 2017-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100505991C (zh) | 制造印刷电路板的方法以及印刷电路板 | |
| CN108617104B (zh) | 印刷电路板的局部图形铜厚加厚的制作方法 | |
| CN106816425A (zh) | 线路板结构及其制作方法 | |
| JP6015969B2 (ja) | 回路基板の形成方法 | |
| JP2011119567A (ja) | プリント配線板の製造方法 | |
| TWI721172B (zh) | 用於使用光可成像層之半導體封裝體的系統與方法 | |
| JP6189592B2 (ja) | 部品組込み型印刷回路基板及びその製造方法 | |
| CN205946362U (zh) | 线路板结构 | |
| CN106455368A (zh) | 一种一阶hdi树脂塞孔线路板的制作方法 | |
| JP2005251893A (ja) | 積層セラミック電子部品、回路基板等、および当該部品、基板等の製造に供せられるセラミックグリーンシートの製造方法 | |
| CN107666771A (zh) | 线路板结构 | |
| CN113133224A (zh) | Fpcb板导通孔选镀工艺 | |
| KR101862243B1 (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
| CN107703722A (zh) | 图案化光阻的形成方法 | |
| TWM522542U (zh) | 線路板結構 | |
| CN105430925A (zh) | 厚铜线路板制作方法 | |
| JPH04181749A (ja) | ２層ｔａｂ製造用フォトマスク | |
| JPH11315384A (ja) | 無電解金属めっき法 | |
| CN107689321A (zh) | 图案化光阻的形成方法及其结构 | |
| TWI407867B (zh) | 印刷電路板及其製作方法 | |
| JPH07142841A (ja) | プリント配線板の製造方法 | |
| JPH06177516A (ja) | プリント配線板の製造方法 | |
| CN114641136B (zh) | 电路板的铜层凸台制作方法及电路板 | |
| TWI619415B (zh) | Method for making printed circuit board by semi-additive method | |
| JPH09260560A (ja) | リードフレーム及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170609 |