TWI619415B - Method for making printed circuit board by semi-additive method - Google Patents

Abstract

一種半加成法製作印刷電路板之方法，其提供表面具有銀材料層之基板，而銀材料層之厚度為0.05~1μm，並經由鑽孔、導電化、壓膜、電鍍、去膜、蝕刻等步驟之半加成法，而製作印刷電路板，且由於銀材料層之厚度較小，使金屬導電層之厚度變小，亦減少印刷電路板之厚度，且在蝕刻過程中，由於銀材料層與銅材料層之不同，可依據所需選擇蝕刻所用之溶劑，使印刷電路板上之金屬導線之寬度可控制在3~1000μm，讓金屬導線較細。

Description

半加成法製作印刷電路板之方法

本發明係有關一種半加成法製作印刷電路板之方法，其涉及印製電路板及觸控面板製造技術領域。

按，隨著近年來電子設備的快速發展，對印刷電路板的要求越來越高，如手機、平板電腦、顯示器、導航儀等，而目前印刷電路板，其導電層通常採用銅製成，在電子產品不斷追求越輕越薄的趨勢下，也要求印刷電路板越來越薄，因此，印刷電路板之厚度的減小，直接影響了企業的經濟效益；現有的印刷電路板採用電鍍銅材料層作為導電層，存在以下缺點：電鍍銅材料在蝕刻時，需要預留一定尺寸的銅材料作，且在蝕刻時，只能製作較寬的線路，產品的等級較低；在第一次鍍銅材料層的時候，銅材料層的厚度為3μm以上，使印刷電路板厚度較厚。隨著電子產品向輕薄短小的方向發展，對產品精細化程度的要求也越來越高。在印製電路板的製作中，除了減小導通孔孔徑外，縮小線路尺寸也是提高產品密度，減小完成板尺寸的一個重要方向。

次按，目前印刷電路板製造之技術，在圖案轉移技術可分為：減成法技術、加成法技術及半加成法技術。在減成法技術中，一般採用光敏性抗蝕材料來完成圖案轉移，並利用該材料來保護不需蝕刻去除的區域，隨後採用酸性或鹼性蝕刻藥水將未保護區域的銅層去除，但裸露銅層在往下蝕刻過程中，易產生側向蝕刻，限制了減成法技術在精細線路製作中的應用，因此，並非適用於輕薄短小之產品，容不贅述。

圖1A~圖1C所示之加成法技術之示意圖，如圖1A所示，提供 一感光樹脂板11；圖1B所示，曝光形成不抗鍍圖形12；圖1C所示，在不抗鍍圖形係鍍上化學銅層13，而形成線路圖形。雖加成法技術較適合製作精細線路，但對基材有特殊要求，而製造成本較高，且技術尚未成熟，因此，未廣泛應用於印刷電路板產業。

圖2A~圖2F所示之半加成法技術之示意圖，如圖2A所示，在基板21上形成化學銅層22；圖2B所示，在化學銅層22上形成光敏抗蝕薄膜23；圖2C所示，在光敏抗蝕薄膜23形成抗蝕圖形24；圖2D所示，在抗蝕圖形24電鍍形成電鍍銅層25；圖2E所示，去除光敏抗蝕薄膜23；圖2F所示，蝕刻去除多餘的化學銅層22。惟查，半加成法技術乃生產精細線路之主要方法，它的特點在於圖形形成主要靠電鍍和蝕刻，對線路側向蝕刻很小，比較容易控制，但化學銅層22較厚，所製作印刷電路板較厚，且基板21與化學銅層22之間的結合力較差，亦在高溫之下出現基板21與化學銅層22之間的分離，及化學銅層22與電鍍銅層26皆為相同材料，在蝕刻化學銅層22過程中，乃對電鍍銅層25造成影響，難以依據所需選擇蝕刻所用之溶劑，並不易控制電鍍銅層25之蝕刻，故難以控制線路尺寸精確，而無法製作等級較高的印刷電路板。

本發明人有鑑於先前技術之問題點，乃構思一種半加成法製作印刷電路板之方法，可減少印刷電路板之厚度、具有較好結合力及控制線路尺寸精確，為本發明所欲解決的課題。

緣是，本發明之主要目的，係在提供一種半加成法製作印刷電路板之方法，其將較厚之化學銅層換成較薄之銀材料層，進而減少印刷電路板厚度之功效增進。

本發明之又一目的，係在提供一種半加成法製作印刷電路板之 方法，其將較低結合力之化學銅層換成較高結合力之銀材料層，進而提升結合力之功效增進。

本發明之另一目的，係在提供一種半加成法製作印刷電路板之方法，其銅材料層複合於銀材料層，乃因銀材料層及銅材料層為不同之材料，在蝕刻過程中，可依所需選擇蝕刻所用之溶劑，進而有效控制線路尺寸精確之功效增進。

為達上述目的，本發明採用之技術手段包含：(a).提供一表面具有銀材料層之基板，而該銀材料層之厚度為0.05~1μm，且在該基板上進行鑽孔，形成至少一通孔或盲孔；(b).前述銀材料層與前述通孔或盲孔之孔壁進行導電化處理，使該通孔或盲孔，形成一孔導電層；(c).提供一感光膜層，該感光膜層經由壓膜，而貼於該銀材料層上，並在該銀材料層上通過圖案轉移，形成一覆蓋第一部分銀材料層之乾膜層，並露出該第一部分銀材料層以外之第二部分銀材料層及孔導電層；(d).提供一銅材料層，將該銅材料層電鍍至未覆蓋該乾膜層之第二部分銀材料層及孔導電層；(e).去除覆蓋在該第一部分銀材料層之乾膜層，並露出該第一部分銀材料層；以及(f).以蝕刻去除未覆蓋該銅材料層之第一部分銀材料層，即露出該基板之表面，而製作成印刷電路板。

依據前揭特徵，該步驟(a)與該步驟(b)之間更包括(a1)步驟，該通孔或盲孔進行去孔汙及除渣。

依據前揭特徵，該步驟(b)中，該通孔或盲孔之孔壁經由化學沉積或物理沉積後，形成該孔導電層。

依據前揭特徵，該步驟(c)中，該壓膜係包括下列步驟：步驟(c1)，在該銀材料層之表面係壓制該感光膜層；步驟(c2)，在該感光 膜層上係鋪設帶有圖案之底片後，而進行曝光；以及步驟(c3)，在該感光膜層之中部區域經顯影後，而被去除留下該邊框結構之乾膜層。

依據前揭特徵，該銅材料層複合於該銀材料層，形成一金屬導電層，該金屬導電層具有一寬度為3~1000μm之金屬導線，該金屬導線係電性連接至該孔導電層。

藉助上揭技術手段，本發明乃為半加成法製作印刷電路板之方法，其以鑽孔、導電化、壓膜、電鍍、去膜、蝕刻等步驟之半加成法製作印刷電路板，且該銀材料層之厚度小至0.05~1μm，使金屬導電層之厚度變小，亦減少印刷電路板之厚度，且該銀材料層與該基板之結合力較強，加上該銀材料層與該銅材料層為不同之材料，在蝕刻過程中，可依該金屬導電層及金屬導線之尺寸選擇金屬刻蝕的溶液，使該金屬導電層及金屬導線之尺寸更加精確，讓該金屬導線較細，亦可製作等級較更高之印刷電路板。

30‧‧‧基板

31‧‧‧銀材料層

311‧‧‧第一部分銀材料層

312‧‧‧第二部分銀材料層

40‧‧‧通孔

41‧‧‧孔導電層

50‧‧‧感光膜層

51‧‧‧乾膜層

52‧‧‧底片

60‧‧‧銅材料層

70‧‧‧金屬導電層

71‧‧‧金屬導線

a~f‧‧‧步驟

圖1A~圖1C係先前技術加成法技術之示意圖。

圖2A~圖2F係先前技術半加成法技術之示意圖。

圖3係本發明之流程圖。

圖4A~圖4G係本發明半加成法技術之示意圖。

圖5A~圖5D係本發明壓膜之示意圖。

圖6係本發明印刷電路板之剖視圖。

圖7係本發明印刷電路板之俯視圖。

首先，請參閱圖3~圖7所示，本發明一種半加成法製作印刷電 路板之方法之較佳實施例包含：(a).提供一表面具有銀材料層31之基板30，而該銀材料層31之厚度為0.05~1μm，並配合圖4A所示，其該銀材料層31之電阻率小，能與該基板30之間產生較強結合力，且該銀材料層31與該基板30之結合力，乃為化學銅層與該基板30之結合力的三倍以上，如此一來，該銀材料層31的材料少、成本低，而不用增加該銀材料層31之厚度，亦能減少所製作印刷電路板之厚度；在該基板30上進行鑽孔，形成至少一通孔40或盲孔，並配合圖4B所示，其鑽孔乃為印刷電路板慣用之加工手段，例如：機械鑽孔或鐳射鑽孔，使該通孔40用於設置將該基板30的上、下表面導通，以實現印刷電路板的高度集成化，本實施例中，該基板30上鑽該通孔40或盲孔時，則該通孔40或盲孔處可能有孔汙或殘渣，而在鑽孔後需將該通孔40或盲孔進行去孔汙及除渣，以確保該通孔40的光滑整齊無汙。

(b).前述銀材料層31與前述通孔40或盲孔之孔壁進行導電化處理，使該通孔40或盲孔，形成一孔導電層41，並配合圖4C所示，本實施例中，該通孔40或盲孔之孔壁經由化學沉積或物理沉積後，形成該孔導電層41。

(c).提供一感光膜層50，該感光膜層50經由壓膜，而貼於該銀材料層31上，並在該銀材料層31上通過圖案轉移，形成一覆蓋第一部分銀材料層311之乾膜層51，並露出該第一部分銀材料層311以外之第二部分銀材料層312及孔導電層41，並配合圖4D所示，本實施例中，該感光膜層50厚度為20~45μm，但不限定於此。

進一步，圖5A所示，其為鑽孔後之該基板30進行壓膜係包括下列步驟：步驟(c1)，在該銀材料層31係壓制該感光膜層50，並配合圖5B所示；步驟(c2)，在該感光膜層50上係鋪設帶有圖案之底片52後， 而進行曝光，並配合圖5C所示；以及步驟(c3)，在該感光膜層50之中部區域經顯影後，而被去除留下該邊框結構之乾膜層51，並配合圖5D所示，因此，該基板30之表面上沒有被該乾膜層51覆蓋之區域，乃需設置金屬導電層之區域，即為線路圖形之區域，且壓制該乾膜層51時，亦為電路圖形留有一定的餘量。

(d).提供一銅材料層60，將該銅材料層60電鍍至未覆蓋該乾膜層51之第二部分銀材料層312及孔導電層41，並配合圖4E所示，換言之，在壓制有該乾膜層51的基板30之表面上電鍍該銅材料層60，因沒有被該乾膜層51覆蓋的位置電鍍有該銀材料層31，在電鍍該銅材料層60時，且該銅材料層60與該銀材料層31的結合力強，故被該乾膜層51覆蓋的區域不會電鍍上該銅材料層60，同時，該通孔40或盲孔之孔壁上也電鍍有該銅材料層60。

(e).去除覆蓋在該第一部分銀材料層311之乾膜層51，並露出該第一部分銀材料層311，並配合圖4F所示，本實施例中，當該乾膜層51的寬度大於或等於25μm時，亦採用無機去膜液即可將該乾膜層51去除；當該乾膜層51的寬度小於25μm時，採用有機去膜液將該乾膜層51去除，去膜效果好，去膜後該基板30之表面上留下該銀材料層31及銅材料層60。

(f).以蝕刻去除未覆蓋該銅材料層60之第一部分銀材料層311，即露出該基板30之表面，而製作成印刷電路板，並配合圖4G所示，換言之，將沒有被該銅材料層60覆蓋的該銀材料層31去除，即露出基板30之表面，而製作成印刷電路板，請同時參考圖6及圖7所示，其該銅材料層60複合於該銀材料層31，形成一金屬導電層70，該金屬導電層70具有一寬度為3~1000μm之金屬導線71，該金屬導線71係電性連接 至該孔導電層41，本實施例中，使用蝕刻銀材料的溶劑將沒有被銅材料層覆蓋的銀材料層刻蝕去除，留下的該銅材料層60及被該銅材料層60覆蓋之銀材料層31形成該金屬導電層70，即得到電路圖形，而製作成印刷電路板。

基於如此之構成，本發明乃為半加成法製作印刷電路板之方法，可涉及印製電路板及觸控面板製造技術領域，不僅該銀材料層31之厚度小至於0.05~1μm，使該金屬導電層70之厚度變小，亦減少印刷電路板之厚度，且該銀材料層31與該基板30之結合力較強，並進行鑽孔去孔汙、在該基板30上壓制該乾膜層51、壓制該乾膜層51之基板30上所電鍍該銅材料層60、將該乾膜層51去除、該乾膜層去除後進行金屬刻蝕、亦留下該金屬導電層70即為電路圖形，而製作印刷電路板等一連串步驟，同時，該銀材料層31及該銅材料層60為不同的材料，在蝕刻過程中時，可依該金屬導電層70及該金屬導線71之尺寸選擇金屬刻蝕的溶液，使該金屬導電層70及該金屬導線71之尺寸更加精確，讓該金屬導線71較細，亦可製作等級較更高之印刷電路板。

綜上所述，本發明所揭示之技術手段，確具「新穎性」、「進步性」及「可供產業利用」等發明專利要件，祈請 鈞局惠賜專利，以勵創作，無任德感。

惟，上述所揭露之圖式、說明，僅為本發明之較佳實施例，大凡熟悉此項技藝人士，依本案精神範疇所作之修飾或等效變化，仍應包括在本案申請專利範圍內。

Claims (4)

1. 一種半加成法製作印刷電路板之方法，包含：(a).提供一表面具有銀材料層之基板，而該銀材料層之厚度為0.05μm，且在該基板上進行鑽孔，形成至少一通孔或盲孔；(b).前述銀材料層與前述通孔或盲孔之孔壁進行導電化處理，使該通孔或盲孔，形成一孔導電層；(c).提供一感光膜層，其厚度為20~45μm，該感光膜層經由壓膜，而貼於該銀材料層上，並在該銀材料層上通過圖案轉移，形成一覆蓋第一部分銀材料層之乾膜層，並露出該第一部分銀材料層以外之第二部分銀材料層及孔導電層；(d).提供一銅材料層，將該銅材料層電鍍至未覆蓋該乾膜層之第二部分銀材料層及孔導電層；(e).當該乾膜層的寬度大於26μm時，採用無機去膜液即可將該乾膜層去除，或當該乾膜層的寬度小於25μm時，採用有機去膜液將該乾膜層去除，去除覆蓋在該第一部分銀材料層之乾膜層，並露出該第一部分銀材料層；以及(f).以蝕刻去除未覆蓋該銅材料層之第一部分銀材料層，即露出該基板之表面，該銅材料層複合於該銀材料層，形成一金屬導電層，該金屬導電層具有一寬度為3μm之金屬導線，該金屬導線係電性連接至該孔導電層，而製作成印刷電路板。
2. 如申請專利範圍第1項所述之半加成法製作印刷電路板之方法，其中，該步驟(a)與該步驟(b)之間更包括(a1)步驟，該通孔或盲孔進行去孔汙及除渣。
3. 如申請專利範圍第1項所述之半加成法製作印刷電路板之方 法，其中，該步驟(b)中，該通孔或盲孔之孔壁經由化學沉積或物理沉積後，形成該孔導電層。
4. 如申請專利範圍第1項所述之半加成法製作印刷電路板之方法，其中，該步驟(c)中，該壓膜係包括下列步驟：步驟(c1)，在該銀材料層係壓制該感光膜層；步驟(c2)，在該感光膜層上係鋪設帶有圖案之底片後，而進行曝光；以及步驟(c3)，在該感光膜層之中部區域經顯影後，而被去除留下該邊框結構之乾膜層。