TWI531293B - 電路板及其製作方法 - Google Patents

電路板及其製作方法 Download PDF

Info

Publication number
TWI531293B
TWI531293B TW103128199A TW103128199A TWI531293B TW I531293 B TWI531293 B TW I531293B TW 103128199 A TW103128199 A TW 103128199A TW 103128199 A TW103128199 A TW 103128199A TW I531293 B TWI531293 B TW I531293B
Authority
TW
Taiwan
Prior art keywords
circuit board
copper
region
layer
area
Prior art date
Application number
TW103128199A
Other languages
English (en)
Other versions
TW201607401A (zh
Inventor
鄧日勇
陳志勇
Original Assignee
臻鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 臻鼎科技股份有限公司 filed Critical 臻鼎科技股份有限公司
Publication of TW201607401A publication Critical patent/TW201607401A/zh
Application granted granted Critical
Publication of TWI531293B publication Critical patent/TWI531293B/zh

Links

Description

電路板及其製作方法
本發明涉及一種具有板邊電鍍槽的電路板及其製作方法。
隨著電路板製作技術的發展,許多電路板的邊緣(板邊)需要設置有電鍍槽,該電鍍槽用於與外界其他元件進行電連接或用於接地。現有的電鍍槽的製作方式一般為先通過機械加工的方式形成槽,然後在通過電鍍的方式形成電鍍槽。機械加工形成槽的方式分為鑽孔和撈型。其中鑽孔方式形成的槽品質好,但加工時間相對較長而導致成本過高;而撈型方式雖然加工時間短,成本低廉,但在用銑刀撈型的過程中由於金屬延展性的問題,槽的邊緣會產生毛邊,從而影響槽的品質。
有鑑於此,有必要發明一種加工時間短、成本低、且避免形成毛邊的電路板及其製作方法。
一種電路板製作方法,包括步驟:
提供一覆銅基板,該覆銅基板包括絕緣層及設置於絕緣層表面的銅箔層,該覆銅基板包括至少一個電路板區域,在每個該電路板區域內,該銅箔層包括蝕刻區域、撈型區域、及線路區域,該蝕刻區域將該撈型區域與該線路區域隔開,該蝕刻區域及該撈型區域與該電路板區域的一邊接觸;
蝕刻掉該蝕刻區域的銅箔層;
沿該撈型區域對該覆銅基板進行撈型以形成槽;
對該槽鍍銅以形成電鍍槽;
對該銅箔層進行線路成型;及
沿該電路板區域的邊界對該覆銅基板進行整型,以得到電路板。
一種電路板,包括絕緣層和設置於絕緣層表面的導電線路層,該電路板包括一板邊,該板邊經鍍銅形成有電鍍槽,該電鍍槽的銅層相對該導電線路層向絕緣層方向凹陷,從而形成臺階。
本發明採用先形成無銅的蝕刻區域,再在該蝕刻區域撈型形成槽的方法;由於撈型時銑刀加工的區域沒有銅,可有效避免撈型時產生毛邊,製作成本低的同時產品良率高。
圖1是本發明實施例提供的覆銅基板的平面示意圖。
圖2是圖1的II-II向剖面圖。
圖3是對圖1的覆銅基板進行鑽孔的剖面示意圖。
圖4是在圖1的覆銅基板上覆上乾膜的剖面示意圖。
圖5是對圖4中乾膜進行曝光的剖面示意圖。
圖6是圖5中覆銅基板顯影後的剖面示意圖。
圖7是將圖6中覆銅基板上未覆蓋乾膜而露出的銅箔層進行蝕刻的剖面示意圖。
圖8是去除圖7中覆銅基板上乾膜後的剖面示意圖。
圖9是對圖8中的覆銅基板進行撈型的剖面示意圖。
圖10是對圖9中的覆銅基板進行電鍍的剖面示意圖。
圖11是對圖10中的覆銅基板進行線路成型的剖面示意圖。
圖12是對圖11中的覆銅基板進行進行整型從而獲得電路板的剖面示意圖。
本發明實施例提供一種電路板10製作方法,包括步驟:
第一步,請參閱圖1、圖2,提供一覆銅基板100,該覆銅基板100包括絕緣層110及形成於絕緣層110表面的銅箔層111。當然,該覆銅基板100可包括多個絕緣層110及多個銅箔層111。作為示例,這裡僅畫出了一個絕緣層110及一個銅箔層111。該覆銅基板100包括至少一個電路板區域101,每個電路板區域101用於形成一個單獨的電路板10。在本實施方式中,僅畫出了一個電路板區域101,當然,該覆銅基板100還可包括多個電路板區域101。每個該電路板區域110包括一板邊112,在每個該電路板區域110內,該銅箔層111包括蝕刻區域113、撈型區域114、及線路區域115,該蝕刻區域113將該撈型區域114與該線路區域115隔開。在本實施方式中,該撈型區域114呈凹形,其兩端與板邊112接觸。該蝕刻區域113亦呈凹形,其兩端與板邊112接觸,且該蝕刻區域113的外側邊相對該撈型區域114的外側邊向該線路區域115凸出約2密耳(mil,1mil=0.0254mm)。在本實施方式中,該蝕刻區域113完全覆蓋該撈型區域114,在其他實施方式中該蝕刻區域113也可部分覆蓋或不覆蓋該撈型區域114,只要保證且該蝕刻區域113的外側邊相對該撈型區域114的外側邊向該線路區域115凸出即可。
第二步,請參閱圖3,在線路區域115需要形成電鍍孔的位置鑽孔116,孔116可以是通孔,也可以是盲孔。
第三步,請參閱圖4~8,蝕刻掉蝕刻區域113的銅,從而使得蝕刻區域113成為無銅區域。
本實施例中,採用貼乾膜、曝光、顯影、蝕刻及剝膜工藝處理該蝕刻區域113以形成無銅區域。其包括如下具體步驟:第一,在該銅箔層111上貼上乾膜121;第二,曝光,該乾膜121對應於該銅箔層111的蝕刻區域113的區域為遮光區1211,其他區域為透光區1212,該透光區1212經光照形成阻焊層1210;第三,顯影,在顯影劑的作用下,將遮光區1211的乾膜121去除掉;第四,蝕刻,對蝕刻區域113進行蝕刻,使得蝕刻區113成為無銅區域;第五,剝膜,將貼附於銅箔層111上乾膜121去除掉。
第四步,請參閱圖1、圖9,採用銑刀沿撈型區域114對覆銅基板100進行撈型,以形成槽117。由於銑刀加工的區域沒有銅,因此,槽117的邊緣並不會形成毛邊,從而保證了槽117的加工品質。
第五步,請參閱圖10,鍍銅以在槽117處形成電鍍槽1170,在孔116處形成電鍍孔1160。
本實施例中,採用全板電鍍的方式形成該電鍍槽1170和電鍍孔1160。電鍍時,槽117的槽壁和孔116的孔壁上會沉積形成電鍍銅層從而形成電鍍槽1170和電鍍孔1160。由於是全板電鍍,因此,在電鍍槽1170和電鍍孔1160之外也會形成電鍍銅層。由於在槽117的邊緣處,存在只有絕緣層110而沒有銅箔層111的蝕刻區域113,在電鍍過後,電鍍形成的銅層在電鍍槽1170處會形成臺階,即形成於該絕緣層110的第一電鍍銅層1171(為該電鍍槽1170的一部分)相對形成於銅箔層111上的第二電鍍銅層1172向絕緣層110方向凹陷,從而形成輕微的高度差,而該輕微的高度差即為該銅箔層111的厚度。
在其他實施方式中,也可採用貼乾膜、曝光、顯影、電鍍及剝膜工藝處理該槽117、孔116,僅在對應槽117、孔116處進行電鍍以形成該電鍍槽1170、電鍍孔1160。電鍍的區域應大於槽117、孔116的尺寸以確保電鍍的銅層與銅箔層111的連接。在電鍍完成之後,在電鍍槽1170處,也同樣會形成上述的高度差。
第六步,請參閱圖11,在線路區域115進行線路成型。
本實施方式中,通過蝕刻該銅箔層111及第二電鍍銅層1172的方式進行線路成型,以獲得導電線路層151。
第七步,請參閱圖1、圖12,沿電路板區域101的邊界對覆銅基板100進行整型,以獲得電路板10。
在本實施方式中,採用銑刀對覆銅基板100進行撈型,以獲得電路板10。
請參閱圖11、12,本實施例提供一種電路板10,其包括絕緣層110和形成於該絕緣層110上的導電線路層151。該電路板10包括一板邊112,該板邊112開設有電鍍槽1170,該電鍍槽1170的第一電鍍銅層1171(即該電鍍槽1170的銅層)相對該導電線路層151向絕緣層110方向凹陷,從而形成臺階。在本實施例中,該電路板10還形成有穿透該導電線路層151及該絕緣層110的電鍍孔116。
本發明採用先形成無銅的蝕刻區域,再在該蝕刻區域撈型形成槽的方法;由於撈型時銑刀加工的區域沒有銅,可有效避免撈型時產生毛邊,製作成本低的同時產品良率高。本發明實施例的方法與鑽孔方法相比成本只有鑽孔方法的約30%,與普通的撈型方法相比雖成本一致但品質更佳。
總之,本技術領域的普通技術人員應當認識到,以上的實施方式僅是用來說明本發明,而並非用作為對本發明的限定,只要在本發明的實質精神範圍之內,對以上實施例所作的適當改變和變化都落在本發明要求保護的範圍之內。
電路板:10
覆銅基板:100
絕緣層:110
銅箔層:111
電路板區域:101
板邊:112
蝕刻區域:113
撈型區域:114
線路區域:115
孔:116
電鍍孔:1160
槽:117
電鍍槽:1170
第一電鍍銅層:1171
第二電鍍銅層:1172
乾膜:121
遮光區:1211
透光區:1212
阻焊層:1210
導電線路層:151
電路板:10
絕緣層:110
板邊:112
線路區域:115
電鍍槽:1170
第一電鍍銅層:1171
第二電鍍銅層:1172
導電線路層:151

Claims (10)

  1. 一種電路板製作方法,包括步驟:
    提供一覆銅基板,該覆銅基板包括絕緣層及設置於絕緣層表面的銅箔層,該覆銅基板包括至少一個電路板區域,在每個該電路板區域內,該銅箔層包括蝕刻區域、撈型區域、及線路區域,該蝕刻區域將該撈型區域與該線路區域隔開,該蝕刻區域及該撈型區域與該電路板區域的一邊接觸;
    蝕刻掉該蝕刻區域的銅箔層;
    沿該撈型區域對該覆銅基板進行撈型以形成槽;
    對該槽鍍銅以形成電鍍槽;
    對該銅箔層進行線路成型;及
    沿該電路板區域的邊界對該覆銅基板進行整型,以得到電路板。
  2. 如請求項1所述的電路板製作方法,其中,蝕刻掉該蝕刻區域的銅箔層的具體步驟包括:第一,在該銅箔層上貼上乾膜;第二,曝光,該乾膜對應於該蝕刻區域的區域為遮光區,其他區域為透光區,經光照形成阻焊層;第三,顯影,在顯影劑的作用下,將該遮光區的乾膜去除掉;第四,蝕刻,對該蝕刻區域的銅箔層進行蝕刻,使得該蝕刻區成為無銅區域;第五,剝膜,將貼附於該銅箔層的乾膜去除掉。
  3. 如請求項1所述的電路板製作方法,其中,該電鍍槽的銅層表面在鄰近槽中心一側相對遠離槽中心一側向絕緣層方向凹陷,從而形成高度差。
  4. 如請求項3所述的電路板製作方法,其中,所述電鍍槽的銅層表面的高度差等於所述銅箔層的厚度。
  5. 如請求項1所述的電路板製作方法,其中,所述蝕刻區域的鄰近所述線路區域的外側邊相對所述撈型區域的鄰近所述線路區域的外側面向所述線路區域凸出。
  6. 如請求項5所述的電路板製作方法,其中,所述蝕刻區域的外側邊相對所述撈型區域的外側板凸出約2密耳。
  7. 如請求項1所述的電路板製作方法,其中,還包括對該覆銅基板鑽孔的步驟。
  8. 如請求項7所述的電路板製作方法,其中,還包括在鑽孔後對該孔進行電鍍以形成電鍍孔的步驟。
  9. 一種電路板,包括絕緣層和設置於絕緣層表面的導電線路層,該電路板包括一板邊,該板邊經鍍銅形成有電鍍槽,其中,該電鍍槽的銅層相對該導電線路層向絕緣層方向凹陷,從而形成臺階。
  10. 如請求項9所述的電路板,其中,該電路板還形成有穿透該導電線路層及該絕緣層的電鍍孔。
TW103128199A 2014-08-12 2014-08-15 電路板及其製作方法 TWI531293B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410393191.2A CN105338751B (zh) 2014-08-12 2014-08-12 电路板及其制作方法

Publications (2)

Publication Number Publication Date
TW201607401A TW201607401A (zh) 2016-02-16
TWI531293B true TWI531293B (zh) 2016-04-21

Family

ID=55288916

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103128199A TWI531293B (zh) 2014-08-12 2014-08-15 電路板及其製作方法

Country Status (2)

Country Link
CN (1) CN105338751B (zh)
TW (1) TWI531293B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106735387A (zh) * 2016-12-27 2017-05-31 广东生益科技股份有限公司 多层板的钻孔方法
CN115799077B (zh) * 2023-02-08 2023-04-18 四川富乐华半导体科技有限公司 一种覆铜陶瓷基板台阶蚀刻方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4840628B2 (ja) * 2000-07-24 2011-12-21 日立化成工業株式会社 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ
TWI262042B (en) * 2004-12-20 2006-09-11 Nan Ya Printed Circuit Board C Method for cutting printed circuit board
TWI275186B (en) * 2005-10-17 2007-03-01 Phoenix Prec Technology Corp Method for manufacturing semiconductor package
CN101711089A (zh) * 2009-11-12 2010-05-19 深南电路有限公司 Pcb板金属化台阶槽的制备方法

Also Published As

Publication number Publication date
CN105338751B (zh) 2018-02-02
CN105338751A (zh) 2016-02-17
TW201607401A (zh) 2016-02-16

Similar Documents

Publication Publication Date Title
JP2009124098A (ja) 電気部材及びそれを用いた印刷回路基板の製造方法
US20150114698A1 (en) Substrate structure and manufacturing method thereof
JP2009272549A (ja) 配線回路基板の製造方法
JP4760506B2 (ja) 両面配線基板の製造方法
TW201446103A (zh) 電路板及其製作方法
TWI606763B (zh) 電路板及其製作方法
TWI531293B (zh) 電路板及其製作方法
CN108323040B (zh) 一种具有阶梯槽的pcb的制作方法及pcb
TWI573506B (zh) 電路板的製作方法
CN103717014B (zh) 基板结构的制作方法
TW201519719A (zh) 配線基板及其製造方法
TW201349972A (zh) 一種基板之導通製程方法
TWI482545B (zh) 電路板及其製作方法
TWI542271B (zh) 封裝基板及其製作方法
TWI462660B (zh) 電路板及其製作方法
TWI605741B (zh) 線路板及其製作方法
JPWO2005015966A1 (ja) プリント配線板およびその製造方法
US11540390B2 (en) Printed wiring board and method of manufacturing printed wiring board
JP6258810B2 (ja) 配線基板の製造方法
JP4326014B2 (ja) 回路基板とその製造方法
US20140174791A1 (en) Circuit board and manufacturing method thereof
KR101241291B1 (ko) 미세 피치 인쇄회로기판 제조방법
JP2020004934A (ja) 配線基板の製造方法
TWI619415B (zh) Method for making printed circuit board by semi-additive method
JP2017147375A (ja) プリント配線板及びその製造方法